JPH0574979A - セラミツクス配線基板及びその製造方法 - Google Patents

セラミツクス配線基板及びその製造方法

Info

Publication number
JPH0574979A
JPH0574979A JP3238054A JP23805491A JPH0574979A JP H0574979 A JPH0574979 A JP H0574979A JP 3238054 A JP3238054 A JP 3238054A JP 23805491 A JP23805491 A JP 23805491A JP H0574979 A JPH0574979 A JP H0574979A
Authority
JP
Japan
Prior art keywords
substrate
ceramic
layer
coating layer
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3238054A
Other languages
English (en)
Other versions
JP3025560B2 (ja
Inventor
Yukihiro Kimura
Sumuto Tominaga
澄人 冨永
幸広 木村
Original Assignee
Ngk Spark Plug Co Ltd
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co Ltd, 日本特殊陶業株式会社 filed Critical Ngk Spark Plug Co Ltd
Priority to JP3238054A priority Critical patent/JP3025560B2/ja
Publication of JPH0574979A publication Critical patent/JPH0574979A/ja
Application granted granted Critical
Publication of JP3025560B2 publication Critical patent/JP3025560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60NSEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N3/00Arrangements or adaptations of other passenger fittings, not otherwise provided for
    • B60N3/02Arrangements or adaptations of other passenger fittings, not otherwise provided for of hand grips or straps
    • B60N3/023Arrangements or adaptations of other passenger fittings, not otherwise provided for of hand grips or straps movable

Abstract

(57)【要約】 【目的】 簡単な製造工程によって、基板表面に耐熱性
に優れた平滑なコーティング層を形成できるとともに、
ビアホール等の導通を十分に確保できるセラミックス配
線基板及びその製造方法を提供すること。 【構成】 セラミックス基板2に設けられたビアホール
3の表面に、Niメッキ層6を備えるとともに、このN
iメッキ層6の以外のセラミックス基板2の表面には、
SiO2及びAl23からなるコーティング層4が形成
されている。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、例えば半導体を搭載す
る基板等に使用されて、表面に微細な配線が施されるセ
ラミックス配線基板及びその製造方法に関する。

【0002】

【従来の技術】従来より、半導体用基板等に使用される
セラミックス基板には、セラミックス基板の上面と下面
との導通を取るために、基板の厚さ方向に貫くビアホー
ルが設けられている。このビアホールとは、セラミック
ス基板に設けられた貫通孔内に、タングステン等の導電
部材が充填されたものであり、例えば複数のセラミック
ス基板を積層してセラミックス多層基板を製造する際な
どに、上下の基板の導通を確保するため等に使用され
る。

【0003】また、この様な半導体用の基板には、前記
ビアホールとともにセラミックス基板の表面に多数の微
細な配線が形成されるが、この配線を施すためには、セ
ラミックス基板の焼成時に発生する穴(ボイド)等の表
面欠陥を塞いで、基板の表面を平滑にする必要がある。

【0004】このため、セラミックス基板の表面を平滑
にする技術として、シリカゾルやアルキルシリケート等
のコーティング剤を基板表面に塗布し焼成することによ
って、無機コーティング層を形成する技術が提案されて
いる(特開昭62−105987号公報参照)。また、
このコーティング剤とは別に、ポリイミド等の合成樹脂
を用いてセラミックス基板の表面を平滑にする技術が知
られている。

【0005】

【発明が解決しようとする課題】ところが、前記の様な
技術では、セラミックス基板の表面を平滑にし、しかも
その基板表面に露出したビアホール等の導通を確保する
ことが容易ではないという問題があった。

【0006】つまり、従来は、例えばビアホールの部分
の導通を確保するために、ビアホール以外のセラミック
ス基板の表面に無機材料を用いてコーティング層を形成
しているので、例えばビアホールが多数ある場合にはそ
の作業が容易ではなく、非常に手間がかかるという問題
があった。また、ビアホールは一般に小さなものである
ため、ビアホール周辺のコーティングが過不足なくしっ
かりと行えないという問題や、コーティング層がビアホ
ールの表面にまで広がって、ビアホールの導通の確保が
十分にできないという問題も生じていた。

【0007】更に近年では、他の方法として、まずセラ
ミックス基板の表面全体をコーティングした後、感光性
樹脂(レジスト)を塗布し、いわゆるホトリソグラフに
よりビアホール部のみ感光性樹脂を除去し、コーティン
グ層をエッチングする技術が開発されているが、この光
を使用したエッチング処理は、通常塗布・洗浄等の多く
の処理工程を必要とするので必ずしも容易ではない。ま
た、合成樹脂を用いてコーティング層を形成した場合
は、熱に弱いという別の問題点があった。

【0008】本発明は前記課題を解決するためになさ
れ、簡単な製造工程によって、基板表面に耐熱性に優れ
た平滑なコーティング層を形成できるとともに、ビアホ
ール等の導通を十分に確保できるセラミックス配線基板
及びその製造方法を提供することを目的とする。

【0009】

【課題を解決するための手段】かかる目的を達成するた
めの、請求項1の発明は、セラミックス基板に設けられ
たビアホールが基板表面に露出した表面導電層を備える
とともに、該表面導電層以外の前記セラミックス基板の
表面に無機材料からなるコーティング層を備えたことを
特徴とするセラミックス配線基板を要旨とする。

【0010】また、請求項2の発明は、セラミックス基
板に基板表面に露出する導電部を設けるとともに、該導
電部の表面に表面導電層を形成し、次いで前記セラミッ
クス基板及び表面導電層を覆って無機材料のゾル又は/
及び溶液を塗布し、その後乾燥し焼成してコーティング
層を形成し、次に前記表面導電層上のコーティング層を
除去して表面導電層を露出させて導通を確保することを
特徴とするセラミックス配線基板の製造方法を要旨とす
る。

【0011】ここで、セラミックス基板としては、アル
ミナ,ムライト,窒化アルミニウム等の基板を使用する
ことができる。前記導電部としては、セラミックス基板
の上下の面を貫通して導通を確保するビアホールが挙げ
られる。

【0012】表面導電層としては、メッキや蒸着等によ
って形成された、Ni,Cu,Au,Pt等からなる導
電膜が挙げられる。無機材料としては、SiO2系やA
23系のものが挙げられ、その材料のゾル又は溶液を
単独で或はそれらを混合して使用してもよい。尚、溶液
としては、例えばアルコキシド等を使用することができ
る。

【0013】ゾルや溶液等の液剤を塗布する方法として
は、例えば基板を液剤に浸漬した後に引き上げるいわゆ
る浸漬法,回転体上に基板を固定し基板表面に液剤を滴
下するいわゆるスピナー法などがあり、その他、スプレ
ー,ロール,刷毛等を使用する方法等が挙げられる。

【0014】焼成温度としては、例えば800〜150
0℃の範囲が好ましく、そのうち1000℃前後が好適
である。形成したコーティング層の厚さは、1μm以下
が好ましく、このコーティング層によって表面が平滑に
なり、ボイドが10μm以下になることが望ましい。

【0015】コーティング層を除去する方法としては、
特に限定はないが、ラップ研磨等が好適である。

【0016】

【作用】上記構成を有する請求項1の発明では、セラミ
ックス基板の表面は、SiO2系又は/及びAl23
等の無機材料からなるコーティング層を備えているの
で、表面のボイドや傷等がコーティング層に覆われて平
滑になり、コーティング層の表面に微細な配線を施すこ
とが可能である。それとともに、ビアホールには基板表
面に露出する表面導電層が形成され、しかもこの表面導
電層の上にはコーティング層が形成されていないので、
ビアホールを介してセラミックス基板の上下面の導電性
が確保できる。

【0017】また、請求項2の発明では、セラミックス
配線基板の製造に際して、まず、セラミックス基板の表
面に露出する導電部を設けて、導電部の表面に表面導電
層を形成する。次いでセラミックス基板及び表面導電層
を覆って無機材料のゾル又は/及び溶液を塗布し、その
後乾燥し焼成してコーティング層を形成することによっ
て、表面導通部も含んでセラミックス基板全体をコーテ
ィングする。次に表面導電層上のコーティング層のみ
を、研磨等によって除去して表面導電層を露出させるこ
とによって、導電部の導通を確保する。

【0018】つまり、一旦、基板全体をコーティングし
た後に、必要部分だけのコーティング層を除去すること
によって、十分なコーティングを保つとともに、必要な
導通を確保することが可能となる。

【0019】

【実施例】次に、本発明に係るセラミックス配線基板及
びその製造方法の実施例について説明する。本実施例の
セラミックス配線基板は、その表面に多数の微細な配線
が形成されるもので、例えば半導体を搭載する基板等に
利用される。

【0020】図1(A)及びその一部を破断して拡大し
た図1(B)に示す様に、本実施例のセラミックス配線
基板1は、厚さ1.5mmのアルミナ製のセラミックス基
板2に、多数のビアホール3(直径0.25mmが20
個,直径0.15mmが100個)が形成されたものであ
り、このセラミックス基板2の表面には、SiO2及び
Al23からなる厚さ1μm以下の(例えば0.8μm程
度の)コーティング層4が形成されている。尚、前記セ
ラミックス基板2は、後述する様に積層された4枚のグ
リーンシート10(図2)が焼成されて一体化されたも
のである。

【0021】前記ビアホール3とは、セラミックス基板
2の厚さ方向の導通を得るために、セラミックス基板の
上面と下面とを貫く貫通孔5に導電材であるタングステ
ンを充填したものであり、その表面には厚さ1.5μm
のNiメッキ層6が形成されている。そして、このNi
メッキ層6の上方のコーティング層4は、導通を得るた
めに除去されている。

【0022】次に、前記セラミックス配線基板1の製造
方法について説明する。まず、図2(A)に示す様
に、Al23を主材料としてドクターブレード法にて周
知のグリーンシート10を形成する。そして、図2
(B)に示す様に、このグリーンシート10を厚さ方向
に貫く多数の貫通孔5をあける。

【0023】次に、図2(C)に示す様に、貫通孔5
にタングステンペーストを充填して、セラミックス基板
2の上下面方向の導通を確保するビアホール3を形成す
る。同様にして、更に3枚のグリーンシート10にビア
ホール3を形成し、各々タングステンペーストをスクリ
ーン印刷して、信号ラインや電源層等の配線12(図2
(D))を形成する。

【0024】その後、図2(D)に示す様に、これら
のグリーンシート10を4層積層し、外径寸法36mm角
に切断した後、還元雰囲気中で焼成してセラミックス基
板2を得る。次いで、図2(E)に示す様に、ビアホ
ール3の露出した部分に無電解Niメッキを施し、Ni
メッキ層6を形成する。

【0025】そして、このNiメッキ層6の表面を含
むセラミックス基板2の表面全体に、20重量%Al2
3ゾル及び20重量%SiO2ゾルを、それぞれ浸漬法
により約1μmの厚さにコーティングする。次に、図
2(F)に示す様に、このコーティング剤を塗布したセ
ラミックス基板2を、乾燥させ、その後1000℃で焼
成して、コーティング剤の焼付けを行なって、コーティ
ング層4を形成する。

【0026】最後に、図2(G)に示す様に、Niメ
ッキ層6上に位置するコーティング層4を研磨して除去
し、Niメッキ層6を表面に露出させて、セラミックス
配線基板1を完成する。この様にして製造された、セラ
ミックス配線基板1は、基板表面が平滑で大きなボイド
や欠陥がなく、しかもNiメッキ層6の周囲までしっか
りとコーティングが施されている。また、セラミックス
配線基板1の表面には、Niメッキ層6のみが露出した
状態で配置されているので、ビアホール3及びNiメッ
キ層6による導通を確実に得ることができ、しかも配線
との接続が容易であるという利点がある。

【0027】更に、上述した実施例の方法では、十分な
コーティングができしかも確実な導通が得られるにもか
かわらず、従来と比較してその製造工程を極めて簡易化
できるという優れた効果がある。次に、本実施例の効果
を確認するために行った実験例について説明する。 (実験例1)本実験例では、セラミックス多層基板の表
面の平滑さを調べるために、下記表1の様なNo1〜5の
試料を製造して、その表面に発生したボイドの直径を測
定した。また、Niメッキ層の上方のコーティング層を
研磨して取り除き、Niメッキ層を露出させてビアホー
ルの上面と下面との間の導通状態も測定した。その結果
を表1に記す。

【0028】

【表1】

【0029】この表1に示す様に、本実施例の試料No
1,2のものは、表面のボイド径が小さく表面が平滑で
あるので好適であるが、比較例の試料No5のものは、ボ
イド径が大きく表面が平滑でないので好適ではない。ま
た、本実施例の試料No1,2のものは、研磨によってコ
ーティング層が除去されているので、確実に導通が得ら
れるが、比較例の試料No3,4のものは研磨が施されて
いないので、導通が得られず好適ではない。 (実験例2)本実験例では、セラミックス配線基板の表
面の平滑度をより詳しく調べるために、図3に示す様
に、基板の表面に100μm角のTa2Nの抵抗薄膜20
を100個(縦10個×横10個)形成し、この抵抗薄
膜20の両端にAu薄膜電極21a,21bを形成し
て、両薄膜電極21a,21b間の抵抗を測定した。そ
の結果を下記表2に記す。

【0030】

【表2】

【0031】この表2に示す様に、本実施例の試料No
6,7のものは、表面が平滑であるので抵抗値のバラツ
キが少なく好適であるが、比較例の試料No8のものは、
表面が平滑でないので抵抗値のバラツキが大きく好適で
はない。 (実験例3)本実験例では、セラミックス配線基板の表
面の平滑度を更に詳しく調べるために、図4に示す様
に、基板の表面にTi/Cu+Ni+Auからなる線幅
25μmと50μmとの薄膜配線30,31を各50本形
成し、その両端における導通と、配線30,31がボイ
ドにかかって形状不良となる発生状況を調べた。その結
果を下記表3に記す。

【0032】

【表3】

【0033】この表3に示す様に、本実施例の試料No
9,10のものは、表面が平滑で導通不良及び形状不良
が見られないので好適であるが、比較例の試料No11の
ものは、表面が平滑でなく、両配線30,31において
不良が見られるので好適ではない。

【0034】尚、本発明は、上記実施例に何等限定され
ず、本発明の要旨の範囲内において各種の態様で実施で
きることは勿論である。

【0035】

【発明の効果】以上詳述した様に、請求項1の発明で
は、セラミックス配線基板の表面が平滑で大きなボイド
や欠陥がなく、しかも表面導電層の周囲までしっかりと
コーティング層が形成されているという効果がある。ま
た、セラミックス配線基板表面には、表面導電層が露出
しているので導通を確実に得ることができ、しかも配線
との接続が容易であるという利点がある。

【0036】また、請求項2の発明では、前記請求項1
の様な、基板表面の優れた平滑性及び導電部分の高い導
通性を備えたセラミックス配線基板を、簡易な工程で容
易に製造できるという効果があり、特にビアホール等の
導電部が多数形成される場合に好適である。

【図面の簡単な説明】

【図1】本実施例のセラミックス配線基板を示す説明図
である。

【図2】本実施例のセラミックス配線基板の製造手順を
示す説明図である。

【図3】実験例2の実験方法を示す説明図である。

【図4】実験例3の実験方法を示す説明図である。

【符号の説明】

1…セラミックス配線基板 2…セラミックス基板 3…ビアホール 6…Niメッキ層 4…コーティング層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 H 6921−4E

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板に設けられたビアホー
    ルが基板表面に露出した表面導電層を備えるとともに、
    該表面導電層以外の前記セラミックス基板の表面に無機
    材料からなるコーティング層を備えたことを特徴とする
    セラミックス配線基板。
  2. 【請求項2】 セラミックス基板に基板表面に露出する
    導電部を設けるとともに、該導電部の表面に表面導電層
    を形成し、次いで前記セラミックス基板及び表面導電層
    を覆って無機材料のゾル又は/及び溶液を塗布し、その
    後乾燥し焼成してコーティング層を形成し、次に前記表
    面導電層上のコーティング層を除去して表面導電層を露
    出させて導通を確保することを特徴とするセラミックス
    配線基板の製造方法。
JP3238054A 1991-09-18 1991-09-18 セラミックス配線基板及びその製造方法 Expired - Fee Related JP3025560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3238054A JP3025560B2 (ja) 1991-09-18 1991-09-18 セラミックス配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238054A JP3025560B2 (ja) 1991-09-18 1991-09-18 セラミックス配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0574979A true JPH0574979A (ja) 1993-03-26
JP3025560B2 JP3025560B2 (ja) 2000-03-27

Family

ID=17024482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238054A Expired - Fee Related JP3025560B2 (ja) 1991-09-18 1991-09-18 セラミックス配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3025560B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129918A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びこれを用いた薄膜電子部品
JP2005126322A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
JP2010238932A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129918A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びこれを用いた薄膜電子部品
JP2005126322A (ja) * 2003-09-29 2005-05-19 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
JP2010238932A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュールの製造方法

Also Published As

Publication number Publication date
JP3025560B2 (ja) 2000-03-27

Similar Documents

Publication Publication Date Title
US6378424B1 (en) Electronic part fabricated by intaglio printing and a method for fabricating the same
KR960013632B1 (ko) 다중칩 집적회로 패키징 구성 및 방법
US6132543A (en) Method of manufacturing a packaging substrate
US5049980A (en) Electronic circuit device and method of manufacturing same
US4259061A (en) Method of achieving uniform sintering shrinkage in a laminated planar green ceramic substrate and apparatus therefor
US5547530A (en) Method of manufacturing a ceramic substrate
EP1435658B1 (en) Substrates and method for producing the same
US6212078B1 (en) Nanolaminated thin film circuitry materials
KR950002963B1 (ko) 다층배선 기판
DE602004005145T2 (de) Verfahren zur Herstellung von Dünnschichtkondensatoren auf keramischem Substrat
JP5406884B2 (ja) Stencil for screen printing having amorphous carbon film and method for producing the same
US3876912A (en) Thin film resistor crossovers for integrated circuits
EP1956876A1 (en) Ceramic substrate, electronic device, and process for producing ceramic substrate
JP3780386B2 (ja) セラミック回路基板及びその製造方法
TWI232487B (en) Methods for making microwave circuits
EP0355998B1 (en) Glass ceramic substrate having electrically conductive film
EP1154481A2 (en) Interposer and semiconductor device using it
US6696139B2 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board and manufacturing method of double-sided wiring board
US5378313A (en) Hybrid circuits and a method of manufacture
EP0127020A2 (en) Method of manufacturing multi-layer semiconductor device
US6165892A (en) Method of planarizing thin film layers deposited over a common circuit base
US20060000640A1 (en) Multilayer printed wiring board and a process of producing same
US20050191845A1 (en) Semiconductor device having a guard ring
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
US5219639A (en) Multilayer structure and its fabrication method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees