JPS63296293A - 厚膜回路形成方法 - Google Patents

厚膜回路形成方法

Info

Publication number
JPS63296293A
JPS63296293A JP2444687A JP2444687A JPS63296293A JP S63296293 A JPS63296293 A JP S63296293A JP 2444687 A JP2444687 A JP 2444687A JP 2444687 A JP2444687 A JP 2444687A JP S63296293 A JPS63296293 A JP S63296293A
Authority
JP
Japan
Prior art keywords
thick film
paste layer
base
film circuit
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2444687A
Other languages
English (en)
Inventor
Tomohiro Nakamori
仲森 智博
Yoshitaka Terao
芳孝 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2444687A priority Critical patent/JPS63296293A/ja
Publication of JPS63296293A publication Critical patent/JPS63296293A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、混成集積回路、サーマルヘッド、ディスプ
レイ及びその他の電子装置を構成する厚膜回路に用いら
れる厚膜回路形成方法に関する。
(従来の技術) 種々の電子装置に備えるための電子回路を構成するに当
り、信頼性が高く、高電圧に耐え、製造コストが比較的
低い、及びその他の優れた特色を有する技術として、厚
膜により回路形成を行なう方法が広く知られ、利用され
ている。
従来の厚膜形成方法として、例えば文献工:「厚膜IC
化技術」 (日本マイクロエレクトロニクス協会線、工
業調査4刊、第212〜221頁、1983年発行)に
開示されているように、導体ペーストを基板上にスクリ
ーン印刷し、これを乾燥・焼成して厚膜を得る方法が最
も一般的である。
尚、基板上に塗布される導体ペースト内には、主として
ニッケル(Ni)、銅(Cu)及びまたは用途に応じた
種々の金属材料からなる金属粉と、この金属粉同士を接
着すると共に、形成された厚膜と下地とを接着するため
のガラス粉からなるフリット分が含まれている。また、
この導体ペーストは、これを基板上に塗布する際に好適
な粘度に調節する目的で添加された溶媒と、この粘性を
導体ペーストに付与し、かつ乾燥後の厚膜パターンを維
持する目的で添加されたバインダとを含んだ構成となっ
ている(以下、これらの構成成分を添加成分と称する場
合もある。)。
以下、上述した従来の厚膜回路形成方法につき、図面を
参照して詳細に説明する。
第3図(A)及び(B)は、従来の形成方法を説明する
ため、概略的断面によって模式的示す製造工程図であり
、図中、断面を示すハツチングは省略して示している。
11はガラス、セラミックス、又はその他任意好適な材
料からなる下地としての基板、13は上述した導体ペー
ストからなる導体ペースト層、15は導体ペーストに含
まれる金属粉、!7は導体ペーストに含まれるフリット
粉、19は導体ペースト層13を焼成して基板11上に
形成された厚膜である。但し、厚膜を多重層として形成
する場合を含めて説明するため、以下の説明においては
、基板を下地11として包括的に示すものとし、さらに
、以下の説明の理解を容易とするため、導体ペーストに
含まれる金属粉15を口、フリット粉17をロコとして
模式的に図示する。
まず、第3図(A)に示すように、従来周知のスクリー
ン印刷法またはその他の手段によって、設計に応じた所
望のパターン(以下、このパターンを厚膜回路パターン
と称する場合もある。)として、金属粉15、フリット
粉17、及び図示していない添加成分を均一に分散せし
めてなる導体ペーストを下地11上に塗布して導体ペー
スト層13を画成する。
この導体ペースト層13の画成後、当該導体ペーストに
予め添加せしめた溶媒に応じた任意好適な温度下で乾燥
することにより、下地ll上に形成した導体ペースト層
L3中に含まれる溶媒を除去する。この乾燥工程は、焼
成時に、導体ペースト中に含まれる溶媒が沸腸して気泡
を生じないように、予め、溶媒を除去するために行なわ
れるものである。
このような工程を経た後、第3図(B)に示したように
、下地11上にパターン形成した導体ペースト層13を
焼成して、厚膜19が形成される。
但し、上述の焼成工程により、フリット粉17が融解す
るため、第3図CB)では厚膜19を5吋として図示し
ているが、これは焼成前のペースト内に分散せしめられ
た金属粉と、焼成後であってフリット分の融解により固
形化された厚膜内での金属粉とを区別するための表現と
して用いている。
また、これら厚膜回路の形成過程において、例えば厚膜
を多層構造として形成する際に必要とされる厚膜表面の
平滑化をはかり、かつ厚膜内に含まれる金属成分の劣化
を防止するため、通常、厚膜形成に必要な焼成温度範囲
内の比較的高い温度で焼成し、フリット分を厚膜の基板
と相対する表面付近に局在化せしめる技術が知られてい
る。
(発明が解決しようとする問題点) しかしながら、例えば文献■:「エレクトロコンポーネ
ント サイエンス アンド テクノロジー(Elect
rocomponent 5cience &Tech
nology) J(vol、11.p291−297
.1985)には、前述の金属粉をニッケル(Ni)と
した場合を例示して、前述の厚膜表面の平滑化を図り、
かつ外部環境から厚膜内の金属粉を保護するように厚膜
を形成するに当って、厚r!119の下地11とは反対
側の表面にフリット分が局在化して平滑化及び保護を図
り得る反面、厚膜18の下地ll側の界面近傍に金属粉
15が局在化してしまい、下地との接着強度が低下する
現象が開示されている(第3図CB)参照)、特に、近
年、配線の微細化が要求されている状況下では、厚膜と
下地との接着面積の減少に伴なって、上述のような接着
強度の低下による厚膜の剥離が顕著となり、歩留りが著
しく低下するという問題点が有った。
この発明の目的は、上述した従来の問題点に鑑み、厚膜
表面の平滑化を可能とし、かつ当該厚膜と下地との接着
強度を充分なものとし得る厚膜回路の形成方法を提供す
ることにある。
(問題点を解決するための手段) この目的の達成を図るため、この発明の厚膜回路形成方
法によれば、 基板上に厚膜回路を形成するに当り、 下地上にガラスペースト層を塗布する工程と、このガラ
スペーストeの上面に導体ペースト層を塗布する工程と
、 前記ガラスペースト層と導体ペースト層とを同時に焼成
する工程とを含む ことを特徴としている。
換言すれば、導体ペーストと下地との間に、ガラスペー
スト層を挟んだ後、焼成して厚膜形成することを特徴と
している。
(作用) この発明の厚膜回路形成方法の構成によれば、下地上に
、主としてガラス粉よりなるフリットペースト層を画成
し、当該ガラスペースト層上に導体ペースト層を積層し
、然る後、焼成するため、導体ペーストに含まれる金属
材料が下地と厚膜との界面近傍に局在化することがない
(実施例) 以下、この発明の厚膜回路形成方法の好適実施例につき
、図面を参照して説明する。
第1図(A)〜(C)は、この発明の形成方法を説明す
るため、下地としての基板上に厚膜を形成する工程を、
下地としての基板の概略的断面図により模式的に示した
製造工程図である。尚、以下の説明において、第3図(
A)及び(B)を用いて説明した構成成分と同様な機能
を持つ構成成分については同一の符号を付して示し、詳
細な説明は省略する。
まず始めに、下地11としてのガラス基板(コーニング
(Carning)社製、コード番号705111)上
に、ガラス粉をフリット粉17として含み、かつ前述の
添加成分が含有せしめられたガラスペースト(口座フェ
ロ社製、1138ペースト)を、従来周知のスピンコー
ド法によって塗布する。このスピンコード法による塗布
に際し、シンナーを溶媒として、粘度が約50cpとな
るように上述のガラスペーストを稀釈し、2,000r
p腸の速度で回転するスピンコーターによって、下地1
1上に均一に塗布してガラスペースト層21(口で示す
、)を形成する(第1図(A))。
この後、当該ガラスペースト層21が、後述の工程中に
損傷を受けないよう、恒温槽中、約120℃の温度で乾
燥を行なう(第1図(A))。
次に、上述のガラスペースト層21上に、従来周知のス
クリーン印刷法によって、設計に応じた所望の厚膜回路
パターンを形成するように導体ペースト層13(囮で示
す、)を積層し、恒温槽中、約120℃の温度で乾燥す
る(第1図(B))、尚、この実施例では、金属粉15
としてのニッケルと、前述の添加成分と、ガラス粉から
なるフリット粉とを含む導体ペーストとして、従来用い
られていた口座フェロ社製roxiF 5517 Jを
導体ペーストとして用いた。
続いて、ガラスペースト層21上に導体ペースト層13
を形成した下地11を焼成して厚膜23を形成する。こ
の焼成に当り、焼成時に到達する最高温度を約800℃
として焼成し厚膜25を形成した(第1図(C))、但
し、第3図(C)同様、焼成後の厚膜23を豆 として
示し、かつ導体ペースト層13とガラスペースト層21
との界面として第1図CB)に示した部分は実質的に消
失すると推定されるため、破線で示している。
さらに、上述の工程を経て下地ll上に形成された厚膜
の接着強度を試験するため、超音波洗浄浴中における剥
離試験、及びテープ(住友スリーエム社製、888番)
を用いたテープ引き剥し試験を行なったが、いずれの試
験でも厚膜23の剥離を生ずることはなかった、” また、上述の好適実施例により形成された厚膜23は、
焼成後の膜厚がほぼ20〜30JLmの間、ガラスペー
スト層と導体ペースト層との焼成前の膜厚の比がほぼ1
:1となるようにして行なったが、これら膜厚条件は各
ペーストの成分、焼成温度及びその他の条件を考慮して
決定するものであり、これら数値的条件は、この発明の
目的の範囲内で種々の設計変更及び変形を行ない得るも
のであることを理解されたい。
以上、この発明の好適実施例につき詳細に説明したが、
この発明の厚膜回路形成方法は、上述の好適実施例にの
み限定されるものではないこと明らかである0例えば、
ガラスペースト層21を下地11の全面に塗布するに当
り、比較的均一な塗布面が得られることで従来知られて
いるスピンコード法として説明したが、この塗布をロー
ルコータ−法、ディップコーティング法及びその他の任
意好適な手段により行なっても、上述の好適実施例同様
の効果を期待し得る。
次に、この発明の他の実施例につき図面を参照して説明
する。
第1図(A)〜(C)を用いて説明した上述の好適実施
例として図示し、説明を行なった構成では、下地ll上
の全面にガラスペースト層21を全面に塗布した後、導
体ペースト層13を厚膜回路パターンに従って画成する
として説明した。
しかしながら、この発明の厚膜回路形成方法は、上述の
好適実施例にのみ限定されるものではなく、例えば、前
述したように、厚膜、を多層構造として形成する(即ち
、下地11が厚膜回路である)場合、上述の好適実施例
ではガラスペースト層21を下地上全面に形成するとし
たため、上層として形成しようとする厚膜が、下層とし
て形成した厚膜回路の機能に支障となる場合が有る。従
って、このような場合には、以下に述べる手法により厚
膜回路を形成するのが好適である。
第2図は、この発明の他の実施例を説明するため、第1
図(C)で説明した状態(即ち、厚膜23を焼成した後
の状態)で示した概略的断面図である。尚、この図中、
第゛1図(A)〜(C)、及び第3図(A)及び(B)
と同一の機渣を有する構成成分については同一の符号を
付して示し、断面を示すハツチングは省略する。
まず、この実施例では、第2図の概略的断面図で示すよ
うに、前述のペーストからなるガラスペースト層21を
、上述の好適実施例で説明した従来周知のスクリーン印
刷法を用いて、設計に応じた所望の厚膜回路パターンを
構成するように、下地ll上に画成し、前述同様の温度
条件で乾燥する。
続いて、前述の好適実施例同様の手法により、前述の導
体ペーストよりなる導体ゴースト層13をスクリーン印
刷法により画成し、前述の温度条件で乾燥後焼成を行な
って厚17923を形成する。
上述の工程を経て下地上に形成した厚膜回路を、前述の
剥離試験及びテープ引き剥し試験、で下地と厚膜との接
着強度を調べたところ、第2図で示す構成として厚膜回
路を形成しても、厚膜の剥離は生じなかった。
また、形成した厚膜の膜厚条件は、前述の好適実施例同
様の条件として行なった。
以上詳細に説明したように、この発明の厚膜回路形成方
法によれば、少なくとも導体ペースト層の下部にガラス
ペースト層が存在する要件を満たしていれば、当該ガラ
スペースト層と下地との配置関係に関わらず、この発明
の形成方法を適用し得ることが理解できる。
また、上述の各実施例では、この発明の理解を容易とす
るため、特定の数値的条件、材料及びその他の条件とし
て説明したが、この発明は上述の実施例にのみ限定され
るものではなく、例えば種々の材料から構成される下地
、導体ペースト、ガラスペースト、溶媒及びその他の添
加成分に応じて、乾燥するための温度、焼成するための
温度及びその他の任意好適な条件として、設計の変更及
び変形を行ない得ること明らかである。
(発明の効果) 上述した説明からも明らかなように、この発明の厚膜回
路形成方法によれば、下地と導体ペースト層との間にガ
ラスペースト層を配設して厚膜回路を形成するため、厚
膜表面の平滑化及び厚膜内の金属粉の保護を図り、かつ
微細な厚膜回路パターンを構成するに伴なう厚膜と下地
との接着強度の低下を防ぐことができる。これがため、
下地と厚膜との充分な接着強度を有する厚膜回路を歩留
り良く、簡単かつ容易に形成することができる。
【図面の簡単な説明】
第1図(A)〜(C)は、この発明の回路形成方法の好
適実施例を説明するため、断面により模式的に示した製
造工程図、 第2図は、この発明の他の実施例を説明するための断面
図、 第3図(A)及び(B)は、従来の厚膜回路形成方法の
説明に供する、断面による模式的製造工程図である。 11・・・・下地(基板)、13・・・・導体ペースト
層15・・・・金属粉、17・・・・フリット粉19 
、23・・・・厚膜、21・・・・ガラスペースト層。 特許出願人    沖電気工業株式会社ll゛  下す
乞       zI゛ 力゛フスベースト漫lf:4
ル脣a分     〆、5 導4本へ°−スト層17、
フリアト#  υ41+! この発明の夾庚グ゛)の叛遣二脛固 第1図

Claims (1)

    【特許請求の範囲】
  1. (1) 基板上に厚膜回路を形成するに当り、下地上に
    ガラスペースト層を塗布する工程と、該ガラスペースト
    層の上面に導体ペースト層を塗布する工程と、 前記ガラスペースト層と導体ペースト層とを同時に焼成
    する工程とを含む ことを特徴とする厚膜回路形成方法。
JP2444687A 1987-02-06 1987-02-06 厚膜回路形成方法 Pending JPS63296293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2444687A JPS63296293A (ja) 1987-02-06 1987-02-06 厚膜回路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2444687A JPS63296293A (ja) 1987-02-06 1987-02-06 厚膜回路形成方法

Publications (1)

Publication Number Publication Date
JPS63296293A true JPS63296293A (ja) 1988-12-02

Family

ID=12138373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2444687A Pending JPS63296293A (ja) 1987-02-06 1987-02-06 厚膜回路形成方法

Country Status (1)

Country Link
JP (1) JPS63296293A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050864A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 配線基板の製造方法
JP2016072370A (ja) * 2014-09-29 2016-05-09 東洋アルミニウム株式会社 回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050864A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 配線基板の製造方法
JP4540193B2 (ja) * 2000-07-31 2010-09-08 京セラ株式会社 配線基板の製造方法
JP2016072370A (ja) * 2014-09-29 2016-05-09 東洋アルミニウム株式会社 回路基板の製造方法

Similar Documents

Publication Publication Date Title
JPS63296293A (ja) 厚膜回路形成方法
JPS58110676A (ja) ほうろう被覆を施す方法および装置
JP3025560B2 (ja) セラミックス配線基板及びその製造方法
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JP3823457B2 (ja) セラミックス配線基板の製造方法
JP4357792B2 (ja) プリント配線板の製造方法
JPH07122839A (ja) セラミックス配線基板の製造方法
JPH03284894A (ja) 厚膜回路基板及びその製造方法
JPS602365A (ja) スクリ−ン印刷治具
JP4759246B2 (ja) 表示素子用基板およびその製造方法
JPH04363092A (ja) 基板に導電層を形成する方法
JPH0567864A (ja) セラミツクス基板及びそのメタライズ方法
JPS63124433A (ja) フイルムキヤリア
JPS61113298A (ja) スル−ホ−ル印刷法
JPH09321411A (ja) セラミックス配線基板の製造方法
JPS5850437B2 (ja) 多層配線基板の製造方法
JPS6234159B2 (ja)
JPS641077B2 (ja)
JPH10340907A (ja) 突起電極の形成方法
JPH08222478A (ja) チップ型電子部品
JPH03296238A (ja) Tab用テープキャリア
JP2002171064A (ja) 多層配線基板の製造方法
JPH0513903A (ja) メタルコア基板及びその製造方法
JPS63273393A (ja) 混成集積回路装置
JPH07336025A (ja) 回路基板とその製造方法