JP4759246B2 - 表示素子用基板およびその製造方法 - Google Patents

表示素子用基板およびその製造方法 Download PDF

Info

Publication number
JP4759246B2
JP4759246B2 JP2004310291A JP2004310291A JP4759246B2 JP 4759246 B2 JP4759246 B2 JP 4759246B2 JP 2004310291 A JP2004310291 A JP 2004310291A JP 2004310291 A JP2004310291 A JP 2004310291A JP 4759246 B2 JP4759246 B2 JP 4759246B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
substrate
laminated
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004310291A
Other languages
English (en)
Other versions
JP2006127765A (ja
Inventor
伸行 寺内
泰則 来間
正樹 沓掛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004310291A priority Critical patent/JP4759246B2/ja
Publication of JP2006127765A publication Critical patent/JP2006127765A/ja
Application granted granted Critical
Publication of JP4759246B2 publication Critical patent/JP4759246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、絶縁層の厚み精度の優れた表示素子用基板とその製造方法に関するものである。
平面型表示素子としては、液晶ディスプレイ(LCD)、プラズマディスプレイ(PDP)、およびエレクトロルミネッセント素子(EL)等が知られている。これらのうち、PDPの前面板においては、例えばガラス基板に維持電極、誘電体層、および保護層(MgO層)等が順次積層され、PDPの背面板においては、例えばガラス基板にアドレス電極、誘電体層、リブ障壁層、および蛍光体層が順次積層されている。また、無機ELにおいては、例えば基板上に電極層、厚膜誘電体層、発光層、薄膜誘電体層、および電極層が順次積層されている。
積層される各層のうち、電極層は金属の薄膜をフォトリソグラフィー法とエッチング法によってパターン状に形成するか、もしくはスクリーン印刷法で形成し、また、誘電体層は一般的にスクリーン印刷法もしくはダイコーティング法によって形成することが多い。
誘電体層のような一様な層をスクリーン印刷法によって形成しようとすると、スクリーンメッシュの跡が解消しないため、局所的な膜厚の厚薄が生じ、この結果、得られる層の電気的特性が一定になりにくい。また、このような層の上にごく薄い層からなる電極層や発光層を形成しようとすると、一定の厚みの層を得ることが難しい。一般的に言ってスクリーン印刷法においては、被印刷体にインキが転移する際にスクリーン版のメッシュにインキが残ることがあり、転移したインキ層に凹部やピンホールが生じやすい。また、このような層をダイコーティング法によって形成するときには、スクリーン印刷法におけるようなメッシュ跡に起因する問題は生じないが、コーティング開始点付近およびコーティング終了点付近で、塗膜の膜厚が大きくなりやすく、エッジ部での段差を生じやすい。特にコーティング開始部ではコーティングが安定した部分にくらべ、膜厚が2倍以上になることが珍しくなくいからである。
プラズマディスプレイの前面基板や、EL素子等のように、基板上に電極層と、数10μm〜100μm程度の比較的厚い誘電体層とを積層した表示素子においては、下層の誘電体層のエッジ部における急激な段差が、誘電体層の上層として設ける層、例えば、別の誘電体層、蛍光体層、もしくは電極層等の形成に悪影響を及ぼし、誘電体層のエッジ近傍において、上層のクラック、もしくは断線等の欠陥が生じやすくなる。この欠陥を解消するために、誘電体層の形成方法を変更することも考えられるが、他のプロセスで行う場合、プロセスマージンは非常に狭いものとなる。また、プロセスマージンが狭くなることにより、多様な層構成の表示素子の作製が困難になるため、表示特性の向上も困難になる。
EL素子において、溶液塗布および焼成により形成された誘電体層の縁部をブラスト法により除去し、断線を防止したとする例が知られている。(特許文献1。)。
特開2003−203765号公報(請求項1および段落「0034」)。
しかしながら、誘電体層の縁部をブラスト法により除去する際には、使用する粒子として粒径の揃ったものを選択する必要があり、また、誘電体層以外の部分を損なわないためのブラスト条件の調整が難しい。
本発明は、上記したような誘電体層等の絶縁層のエッジの段差に起因して生じる上層の欠陥の解消を課題としており、段差を少なくした基板およびその製造方法を提供しようとするものである。
発明者の検討によれば、絶縁層を形成する際に、エッジ部のごく微細な部分の段差を一定限度以下とすることにより、課題を解決可能であることが判明し、また、このような一定限度以下の段差は、絶縁層形成用組成物を用いた塗布を行なうに先立って、絶縁層の形成予定区域の外にマスキング層を積層しておき、絶縁層形成用組成物を塗布後、固化しないうちに不要部を除去するか、マスキング層を積層せずに、絶縁層の形成予定区域およびその外側にかけて絶縁層形成用組成物を塗布後、やはり固化しないうちに不要部を除去することにより、実現可能であることが見出され、これらに基づいて本発明に到達することができた。
の発明は、基板上に電極層および絶縁層が順次積層されており、前記絶縁層は、前記基板の端部に余白を残して積層されており、前記絶縁層の端部から100μm以内において、前記絶縁層の最大厚みが5μm以下であり、前記絶縁層の端部から100μm以内において、前記絶縁層の厚みは端部に至るほど薄くなり、前記絶縁層の端部から100μm以内において、前記絶縁層の平均的な傾きが1/20以下であり、前記絶縁層の端部から100μmを超える部分において、前記絶縁層は、厚みが5μmを超え100μm以下の部分を有することを特徴とする表示素子用基板の製造方法であって、基板上に電極層を積層した後、絶縁層を積層する予定区域の外側に接する非予定区域に、予め前記絶縁層の厚みよりも薄いマスキング層を積層し、前記マスキング層上も含めて前記予定区域に絶縁層形成用組成物を塗布し、塗布された前記絶縁層形成用組成物が固化する以前に、前記マスキング層上の前記絶縁層形成用組成物を前記マスキング層ごと除去し、前記絶縁層形成用組成物を固化することにより、前記絶縁層を積層することを特徴とする表示素子用基板の製造方法に関するものである。
また、第の発明において、前記マスキング層が粘着テープで構成され、前記マスキング層の除去が、前記粘着テープの剥離であることが好ましい。
また、第の発明において、前記マスキング層がマスキング用樹脂で構成され、前記マスキング層の除去が、前記マスキング用樹脂を溶剤で溶解もしくは膨潤させるリフトオフ現象によることが好ましい。
の発明は、基板上に電極層および絶縁層が順次積層されており、前記絶縁層は、前記基板の端部に余白を残して積層されており、前記絶縁層の端部から100μm以内において、前記絶縁層の最大厚みが5μm以下であり、前記絶縁層の端部から100μm以内において、前記絶縁層の厚みは端部に至るほど薄くなり、前記絶縁層の端部から100μm以内において、前記絶縁層の平均的な傾きが1/20以下であり、前記絶縁層の端部から100μmを超える部分において、前記絶縁層は、厚みが5μmを超え100μm以下の部分を有することを特徴とする表示素子用基板の製造方法であって、基板上に電極層を積層した後、絶縁層を積層する予定区域および前記予定区域の外側に接する非予定区域にかけて、絶縁層形成用組成物を塗布し、塗布された前記絶縁層形成用組成物が固化する以前に、前記非予定区域上の前記絶縁層形成用組成物を除去し、前記絶縁層形成用組成物を固化することにより、前記絶縁層を積層することを特徴とする表示素子用基板の製造方法に関するものである。
また、第の発明において、前記絶縁層形成用組成物を除去することをEBR処理することにより行なうことが好ましい。
また、第の発明または第の発明において、前記絶縁層形成用組成物が、一次平均粒径が1μm以下である前記絶縁層を構成する素材の粒子を、バインダーおよび溶媒等とともに混練してなり、粘度が剪断速度:10sec−1において10000cps以下であるペースト状の絶縁層形成用組成物であることが好ましい。
の発明によれば、予めマスキング層を絶縁層を積層する予定区域の外に接して積層しておき、絶縁層形成用組成物を塗布後、固化する以前に非予定区域上の絶縁層形成用組成物を除去することにより、絶縁層を塗布により形成する際のエッジ部の大きな段差を解消することが可能な表示素子用基板の製造方法を提供することができる。
の発明によれば、絶縁体層を積層する予定区域からその外側にかけて、絶縁層形成用組成物を塗布し、塗布後、固化する以前に非予定区域上の絶縁層形成用組成物を除去することにより、絶縁層を塗布により形成する際のエッジ部の大きな段差を解消することが可能な表示素子用基板の製造方法を提供することができる。
また、前記絶縁層形成用組成物を除去することをEBR処理することにより行なう場合、第の発明の効果に加えて、非予定区域上の絶縁層形成用組成物を除去するのをEBR処理により行なうので、絶縁体層のエッジ部の断面を滑らかにすることが可能な表示素子用基板の製造方法を提供することができる。
図1は本発明の表示素子用基板の断面を模式的に示す図である。図1に示すように、本発明の表示素子用基板1においては、基板2の上に基板2の端部に余白を残して絶縁層3が積層されており、積層されている絶縁層3は、絶縁層3のエッジ部3Aの、絶縁層3の端部から100μm以内における絶縁層3の縁部の厚みが、好ましくは5μm以下であるものである。ここで、絶縁層3の端部から100μm以内における絶縁層3の縁部の厚みが10μm以下であるときは、絶縁層の端面の断面形状や、上層の薄膜の素材にかかわらず、上層のクラック、もしくは断線はほとんど生じない。しかし、絶縁層3の端部から100μm以内における絶縁層3の縁部の厚みが5μmを超えると、このような絶縁層3が積層されている部分と積層されていない部分とでは、平均的に見て100μmにつき5μm以上の傾斜が生じるから、このような絶縁層3が積層されている部分と積層されていない部分とにまたがって形成される上層のクラック、もしくは断線の発生が次第に増大するが、不良品を検査して除去したり、再処理する工程を加えることにより、10μm以下であれば、現実的には対処可能である。さらに絶縁層3の端部から100μm以内における絶縁層3の縁部の厚みが10μmを超えると、上層のクラック、もしくは断線の発生が許容範囲を越える。図2は、表示素子用基板11に積層されている絶縁層13が、絶縁層13のエッジ部13Aにおいて、絶縁層13の端部から100μm以内における絶縁層13の厚みがほぼ5μmを超えたものを示しており、エッジ部13Aの先端における絶縁層13の上面の傾斜が急なものとなった状態を示す。
絶縁層3の端部から100μm以内における絶縁層3の厚みが5μm以下であるということは、絶縁層3の端部から100μmを超える部分における絶縁層3の厚みについては必ずしも問わない。また、絶縁層3の端部から100μm以内においても、図1に示すように、絶縁層3の端部に至るほど、厚みが薄くなるものであることが好ましいが、そうでなくてもよい。
絶縁層3のエッジ部3Aを除く大部分における、絶縁層3の厚みは特に制限されるものではないが、実用上の観点から、100μm以下であることが好ましい。絶縁層3の厚みが100μmを超えると、絶縁性の向上効果が乏しくなり、また、絶縁層3が積層されている部分と積層されていない部分との段差が過大となるため、このような絶縁層3が積層されている部分と積層されていない部分とにまたがって形成される上層のクラック、もしくは断線が避けにくくなるからである。
基板2を構成する素材としては、ガラスもしくはセラミックの板、プラスチック板もしくはプラスチックフィルムを例示することができ、ガラスのごく薄いものも使用できる。電極群もしくは絶縁層を形成する際に、焼成等の高温加熱工程を経る場合には、基板2を構成する素材としては、ガラスもしくはセラミックが好ましい。
以上の説明、並びに図1および図2においては省いたが、本発明の表示素子用基板1の基板2は、絶縁層3が積層される側に予め電極層が積層されている。この電極層は、ストライプ状等のパターン状であっても、一様なものであってもよく、必要な電圧を印加するか、もしくは必要な電流を流す際の確実性を増すために、端子部を伴なっていてもよい。
電極層を構成する素材としては、導電性金属の薄膜、導電性金属の粉末が樹脂中に分散した組成物、もしくは導電性金属を例示することができる。導電性金属の薄膜で電極層を形成するには、蒸着法もしくはスパッタリング法等の気相成長法によって、基板2上に導電性金属の薄膜を形成し、薄膜上に感光性樹脂組成物を用いてレジストパターンを形成した後、エッチングを行なって所定の電極層の形状とすればよい。その後、レジストパターンは必要に応じ除去する。あるいは、電極層の形成をマスクパターンを介した気相成長法によって行なってもよい。導電性金属の粉末が樹脂中に分散した組成物で電極層を形成するには、その組成物を用いてシルクスクリーン印刷法等により電極層のパターンを印刷して形成すればよく、更に必要に応じて焼成し、導電性金属のみのパターンとしてもよい。
端子部も、基本的には電極層と同様な素材で構成することができ、電極層を構成するのと同じ素材を用いれば、電極層および端子部を同時に形成することができる。
なお、電極層がパターン状であるとき、電極層が積層された基板2上は、凹凸を生じ、凹凸の高低差が大きいときは、絶縁層3の表面に影響を与えることがあり得る。この観点で、電極層の厚みは、3μm以下であることが好ましい。また、電極層は前記したように、導電性金属の薄膜からなるもの、もしくは導電性金属の粉末が樹脂中に分散した組成物からなるものであり得るが、凹凸の高低差が小さい、導電性金属の薄膜からなるものであることが好ましい。電極層が導電性金属の薄膜からなる場合、厚みは3μm以下であるため、「絶縁層3の端部から100μm以内における絶縁層3の厚みが5μm以下」という本発明の特徴的事項に与える影響は無視できる。
絶縁層3を構成する素材としては、特に高誘電率を必要としなければ、SiO2、ZrO2、TiO2等の酸化物絶縁体を使用することができる。あるいは絶縁層を、誘電率を高めた誘電体層として利用する場合であれば、例えば、BaTiO3、BaZrO2等のペロブスカイト構造を有する誘電体、Pb(Mg1/3Ni2/3)O3等の複合ペロブスカイトリラクサー型強誘電体、PbNb26等のタングステンブロンズ型強誘電対材料等が、高い誘電率を有する膜を焼成で容易に形成しやすい点で好ましい。これの素材の粒は、一次平均粒径で1μm以下であることが好ましい。また、これらの素材は、バインダーおよび溶媒等と共に混練してペースト状の絶縁層形成用塗液(もしくは絶縁層形成用組成物)として用い、ペースト状の絶縁層形成用塗液の粘度は、剪断速度;10sec-1において、10000cps以下であることが好ましい。
絶縁層3の積層は、絶縁層形成用塗液を塗布することによって、一般的なコーティング法を利用して行なうことができ、用いた塗液の組成に応じて、乾燥を行なうか、または乾燥および焼成を行なって、絶縁層3とすることができる。塗布に利用し得るコーティング法としては、シルクスクリーン印刷、ロールコーティング法、ダイコーティング法、もしくはブレードコーティング法を例示することができる。これらのコーティング法のうち、ダイコーティング法、もしくはブレードコーティング法が塗布厚みの均一性の点で好ましく、さらにダイコーティング法を利用するときは、ダイから流出する塗液の時間あたりの流量を変化させて、塗布開始点付近および塗布終了点付近における塗布厚みの不均一性を回避し得るので、より好ましい。
絶縁層の端部から100μm以内の縁部における最大厚みを5μm以下とすることは、基本的には、絶縁層3の積層の際に、基板2に対する絶縁層形成用塗液の濡れ性、もしくは絶縁層形成用塗液の粘度等を考慮することにより実現できるが、さらに次のような手法を加えることにより、絶縁層の端部から100μm以内の縁部における最大厚みを5μm以下とすることを、より確実に実現することができる。
加えることが好ましい手法には、大別すると、予めマスキング層を施しておき、マスキング層上に形成した部分の絶縁層3を除去する、マスキング層を用いた除去法と、広めに形成した絶縁層3の不要部分を除去する、直接除去法とがある。本発明においては、いずれの手法によるにせよ、マスキング層上の絶縁層3の除去を、絶縁層形成用塗液が固化する以前に行なうことが好ましい。
図3は、マスキング層を用いた除去法の各工程を示す図である。まず、基板2を準備する(図3(a))。基板2は、その上面に電極層が積層されたものであり得る。基板2の上面には、絶縁層3を積層する予定区域と非予定区域とが設定されており、予定区域内には、概ね電極層の全部もしくは大部分が予め積層されており、予定区域内には、電極層に加えて、電極層に接続された端子部の全部もしくは電極層側の一部が積層されていてよい。
基板2の上記予定区域の周囲、即ち予定区域の外側に接する非予定区域にはマスキング層4が積層される(図3(b))。マスキング層4は、粘着テープもしくはマスキング用樹脂で構成することができる。このマスキング層4は、予定区域の形状の輪郭に沿って、かつ予定区域に接するよう積層されることが好ましく、基板2の端部側に余白を残して積層されていてもよい。マスキング層4の厚みは原則的には任意であるが、絶縁層3の厚みよりも小さいものであることが好ましい。
マスキング層4が施された基板2上に、絶縁層形成用塗液31を塗布する(図3(c))。絶縁層形成用塗液31の塗布は、上記予定区域上の全部および予定区域に外側に接する非予定区域にかけて、連続して行ない、好ましくはマスキング層4の外側の縁に沿った部分を残して行なう。
絶縁層形成用塗液31が固化する以前に、マスキング層4を基板2上から除去することにより、絶縁層形成用塗液31のマスキング層4上の部分を、マスキング層4ごと除去する。マスキング層4を粘着テープで構成したときは、粘着テープを剥離すればよい。マスキング層4をマスキング用樹脂で構成したときは、マスキング用樹脂を溶解もしくは膨潤させる溶剤を作用させて行なう「リフトオフ現像」によって、絶縁層形成用塗液31のマスキング層4上の部分をマスキング層4ごと除去する。
その後、残った絶縁層形成用塗液31を乾燥、または、乾燥および焼成等により固化させ、絶縁層3を得る(図3(d))。このようにすることにより、例えば、コーティング開始点付近およびコーティング終了点付近で、塗膜の膜厚が大きくなりやすいこと等により生じる絶縁層3の周囲の縁の部分で厚みが過大となることを回避できる。また、本発明においては、塗布された絶縁層形成用組成物31の不要部を除去後、残った絶縁層形成用組成物31を固化させるので、絶縁層3の周囲の縁の部分を、絶縁層3の端部に至るほど、厚みが薄くなる好ましい断面形状を得ることが容易である。従来技術のように、固化させてから、マスキング層を除去すると、残った部分の端部の傾きが急峻となりやすいからである。
直接除去法は、塗布された絶縁層形成用組成物における不要部を、機械的に除去するものである。機械的な除去は、研磨材による研磨、溶剤をしみ込ませた布等による拭取り、もしくは溶剤の拭きつけによるEBR(Edge Bead Remover)処理等によって行ない得るが、所定の部分を精度よく除去できる点でEBR処理が好ましい。EBR処理は、真空チャックで保持した基板2を回転させ、端部にリンス液を吐出して行なうものである。なお、EBRによる処理では、除去後に残る部分の端部が滑らかである。
上記の直接除去法による場合も、除去後、残った絶縁層形成用塗液31を乾燥、または乾燥および加熱等により固化させ、絶縁層3を得る(図3(d))。
ポリエステル樹脂フィルムをベースとする厚みが30μm、幅が15mmの粘着テープを用い、ガラス基板上に、長方形の枠状に貼り付け、マスキング層を形成した後、長方形の枠内および粘着テープ上の枠の内側寄りの幅が10mmの範囲に連続するように、誘電体層形成用組成物を塗布した。誘電体層形成用組成物としては、SiO2、ZrO2、ガラスフリット、および樹脂ワニス(ブチルカルビトールアセテートおよびエチルセルロースからなる。)を成分とするものを用い、ダイコートによって塗布し、塗布厚みは40μmとなるように調整した。
塗布後、ガラス基板上の粘着テープを剥離し、剥離後の基板を乾燥させたところ、乾燥塗膜の各辺から直角方向に100μm以内の区域において、膜厚は4μmであった。
また、上記のようにして形成された乾燥塗膜の上に、第2の誘電体層形成用組成物を塗布し、乾燥および焼成したところ、形成された第2の誘電体層のエッジ部からクラックは発生しなかった。さらに、第2の誘電体層の上に蛍光体層等の発光層および電極層を順に積層形成したが、エッジ部からのクラック及び断線は発生しなかった。
(比較例)
比較のため、粘着テープを予め貼り付けることなく、誘電体層形成用組成物を塗布し、乾燥させた後、不要部の誘電体形成用組成物を、拭取りにより除去したところ、塗膜の各辺から直角方向に100μm以内の区域において、13μmであった。また、このようにして形成された乾燥塗膜の上に、第2の誘電体層形成用組成物を塗布し、乾燥および焼成したところ、形成された第2の誘電体層のエッジ部からクラックが発生した。
本発明の表示素子用基板の断面を模式的に示す図である。 従来の表示素子用基板の断面を模式的に示す図である。 マスキング層を用いた除去法の各工程を示す図である。
符号の説明
1……表示素子用基板
2……基板
3……絶縁層
4……マスキング層












Claims (6)

  1. 基板上に電極層および絶縁層が順次積層されており、
    前記絶縁層は、前記基板の端部に余白を残して積層されており、
    前記絶縁層の端部から100μm以内において、前記絶縁層の最大厚みが5μm以下であり、
    前記絶縁層の端部から100μm以内において、前記絶縁層の厚みは端部に至るほど薄くなり、
    前記絶縁層の端部から100μm以内において、前記絶縁層の平均的な傾きが1/20以下であり、
    前記絶縁層の端部から100μmを超える部分において、前記絶縁層は、厚みが5μmを超え100μm以下の部分を有することを特徴とする表示素子用基板の製造方法であって、
    基板上に電極層を積層した後、絶縁層を積層する予定区域の外側に接する非予定区域に、予め前記絶縁層の厚みよりも薄いマスキング層を積層し、前記マスキング層上も含めて前記予定区域に絶縁層形成用組成物を塗布し、塗布された前記絶縁層形成用組成物が固化する以前に、前記マスキング層上の前記絶縁層形成用組成物を前記マスキング層ごと除去し、前記絶縁層形成用組成物を固化することにより、前記絶縁層を積層することを特徴とする表示素子用基板の製造方法。
  2. 前記マスキング層が粘着テープで構成され、前記マスキング層の除去が、前記粘着テープの剥離であることを特徴とする請求項1に記載の表示素子用基板の製造方法。
  3. 前記マスキング層がマスキング用樹脂で構成され、前記マスキング層の除去が、前記マスキング用樹脂を溶剤で溶解もしくは膨潤させるリフトオフ現象によることを特徴とする請求項1に記載の表示素子用基板の製造方法。
  4. 基板上に電極層および絶縁層が順次積層されており、
    前記絶縁層は、前記基板の端部に余白を残して積層されており、
    前記絶縁層の端部から100μm以内において、前記絶縁層の最大厚みが5μm以下であり、
    前記絶縁層の端部から100μm以内において、前記絶縁層の厚みは端部に至るほど薄くなり、
    前記絶縁層の端部から100μm以内において、前記絶縁層の平均的な傾きが1/20以下であり、
    前記絶縁層の端部から100μmを超える部分において、前記絶縁層は、厚みが5μmを超え100μm以下の部分を有することを特徴とする表示素子用基板の製造方法であって、
    基板上に電極層を積層した後、絶縁層を積層する予定区域および前記予定区域の外側に接する非予定区域にかけて、絶縁層形成用組成物を塗布し、塗布された前記絶縁層形成用組成物が固化する以前に、前記非予定区域上の前記絶縁層形成用組成物を除去し、前記絶縁層形成用組成物を固化することにより、前記絶縁層を積層することを特徴とする表示素子用基板の製造方法。
  5. 前記絶縁層形成用組成物を除去することをEBR処理することにより行なうことを特徴とする請求項4記載の表示素子用基板の製造方法。
  6. 前記絶縁層形成用組成物が、一次平均粒径が1μm以下である前記絶縁層を構成する素材の粒子を、バインダーおよび溶媒等とともに混練してなり、粘度が剪断速度:10sec−1において10000cps以下であるペースト状の絶縁層形成用組成物であることを特徴とする請求項1ないし請求項5のいずれか一項に記載の表示素子用基板の製造方法。
JP2004310291A 2004-10-26 2004-10-26 表示素子用基板およびその製造方法 Expired - Fee Related JP4759246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004310291A JP4759246B2 (ja) 2004-10-26 2004-10-26 表示素子用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004310291A JP4759246B2 (ja) 2004-10-26 2004-10-26 表示素子用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006127765A JP2006127765A (ja) 2006-05-18
JP4759246B2 true JP4759246B2 (ja) 2011-08-31

Family

ID=36722295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004310291A Expired - Fee Related JP4759246B2 (ja) 2004-10-26 2004-10-26 表示素子用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4759246B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170163A (ja) * 1988-12-23 1990-06-29 Dainippon Printing Co Ltd 除共域を有するレジスト塗布基板およびその塗布方法
JPH11154459A (ja) * 1997-11-20 1999-06-08 Fuji Film Olin Kk プラズマデイスプレイ基板上の隔壁形成方法
JP3598921B2 (ja) * 1999-07-27 2004-12-08 セイコーエプソン株式会社 Ic実装構造の製造方法及び電気光学装置の製造方法、並びに電気光学装置
JP2001155626A (ja) * 1999-11-29 2001-06-08 Noritake Co Ltd ディスプレイ基板の製造方法
JP4229414B2 (ja) * 1999-12-27 2009-02-25 大日本印刷株式会社 塗布膜形成方法
JP2001319580A (ja) * 2000-05-11 2001-11-16 Mitsubishi Electric Corp プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの製造方法。
DE10026974A1 (de) * 2000-05-31 2002-01-03 Schott Glas Kanalplatte aus Glas für Flachbildschirme und Verfahren zu ihrer Herstellung
JP2003039005A (ja) * 2001-07-27 2003-02-12 Matsushita Electric Ind Co Ltd 塗布装置、塗布方法、プラズマディスプレイ、プラズマディスプレイの製造方法、プログラム、および媒体
JP2003092068A (ja) * 2001-09-19 2003-03-28 Toppan Printing Co Ltd プラズマディスプレイの背面板とその製造方法
JP3979844B2 (ja) * 2001-12-28 2007-09-19 ザ ウエステイム コーポレイション 複合基板の製造方法、複合基板、およびこれを用いたel表示パネル
JP2003226453A (ja) * 2002-02-06 2003-08-12 Dainippon Printing Co Ltd テープ貼り装置及びそれに使用する蛇行補正ガイドローラ
JP3817201B2 (ja) * 2002-04-19 2006-09-06 Jsr株式会社 導電性膜形成用組成物、導電性膜およびその形成法
JP2004014393A (ja) * 2002-06-10 2004-01-15 Dainippon Printing Co Ltd プラズマディスプレイパネルの蛍光面形成方法及び蛍光面形成装置
JP2004170586A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
JP2006127765A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
JP3947226B2 (ja) ロールコーティングされたelパネル
JP2005197530A (ja) 積層セラミック電子部品
JP2005294263A (ja) ホール構造物,ホール構造物の形成方法,及び電子放出素子
JP4759246B2 (ja) 表示素子用基板およびその製造方法
JP2005243499A (ja) フラットディスプレイパネルの電極形成方法
JP2000031623A (ja) 金属転写フィルムおよび電子部品の電極形成方法
JP2003198130A (ja) セラミック多層基板の製造方法
JP2003261397A (ja) セラミック基板とその製造方法、このセラミック基板を用いた電子部品の製造方法
JP2000348623A (ja) プラズマディスプレイ用部材の製造方法
JP2003264120A (ja) セラミック電子部品及びその製造方法
JP3206571B2 (ja) プラズマディスプレイパネル、及びその製造方法
JP4686154B2 (ja) 表示素子用基板の製造方法
US20060154394A1 (en) Plasma display panel and manufacturing method of the same
EP1548792B1 (en) Plasma display panel
KR100430590B1 (ko) 샌드블라스팅 식각 속도가 다른 후막을 이용한 플라즈마디스플레이 소자의 후면판 격벽의 제조방법
JPS63296293A (ja) 厚膜回路形成方法
JP3599201B2 (ja) セラミック塗料塗布装置
JPH0640064A (ja) グレーズドセラミック基板の製造方法
JP4014190B2 (ja) プラズマディスプレイパネルの製造方法
JP2007207554A (ja) 電子回路及びその製造方法
JP2000269073A (ja) 積層セラミックコンデンサとその製造方法
JP2006278129A (ja) プラズマディスプレイパネル
KR101638006B1 (ko) 마스킹 프린트와 진공증착을 이용한 미세 패턴 코팅방법
CN111900117A (zh) 一种静电卡盘
JPH11233010A (ja) 隔壁形成用基板及びその基板を用いた隔壁形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees