JPS63273393A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS63273393A
JPS63273393A JP10832887A JP10832887A JPS63273393A JP S63273393 A JPS63273393 A JP S63273393A JP 10832887 A JP10832887 A JP 10832887A JP 10832887 A JP10832887 A JP 10832887A JP S63273393 A JPS63273393 A JP S63273393A
Authority
JP
Japan
Prior art keywords
conductor layers
insulating substrate
layers
electrodes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10832887A
Other languages
English (en)
Inventor
Sadao Shimodaira
下平 定男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10832887A priority Critical patent/JPS63273393A/ja
Publication of JPS63273393A publication Critical patent/JPS63273393A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関する。
〔従来の技術〕
従来、導電性接着材にて回路素子を絶縁基板に取付ける
場合には、絶縁基板上の回路素子の電極と相対応する位
置にスクリーン印刷法またはディスペンス方式により銀
ペーストを塗布し銀ペーストの上に回路素子の電極を位
置合せし銀ペーストを熱硬化して接合していた。
第2図は従来の混成集積回路装置の一例を示す断面図で
ある。
第2図に示すように、まず絶縁基板1の上に二つの電極
5a、5bを有する回路素子4の電極5a、5bがそれ
ぞれ個別に固着される二つの導体層2a、2bを一組と
して絶縁基板1上に少くとも一組の導体層2a、2bと
この導体層2a。
2bのそれぞれに接続する配線層3a、3bを印刷法等
により銀−パラジウムペーストを塗布し焼成して形成す
る。次に、導体層2’a、2bの全面を印刷法等により
鉛ガラス系のガラスペーストで被覆し焼成して保護ガラ
ス層8を形成する。最後に、導体層2a、2b上に銀ペ
ーストを印刷法またはディスペンス法により塗布し回路
素子4のそれぞれの電極5a、5bと位置合せして熱硬
化させ導電性接着材7にて接合することにより、絶縁基
板1上に回路素子4を搭載し混成集積回路装置が得られ
ていた。
〔発明が解決しようとする問題点〕
上述したように、従来の銀ペースト等の導電性接着材に
よる回路素子の取付は方法では、塗布後導電性接着材が
流れて他の電極と接触して短絡する不良が発生したり、
導電性接着材の接合強度が弱いため回路素子が絶縁基板
から剥離して開放状態となる不良が発生するという問題
点があった。
本発明の目的は、導電性接着材による短絡不良や回路素
子が絶縁基板から剥離して開放状となる不良の発生のな
い混成集積回路装置を提供することにある。
〔問題点を解決するための手段〕
本発明の混成集積回路装置は、絶縁基板と、二つの電極
を有する回路素子の前記電極がそれぞれ別個に固着され
る二つの導体層を一組として前記絶縁基板に設けられる
少くとも一組の導体層と、前記導体層のそれぞれに接続
して前記絶縁基板に設けられる配線層と、前記一組の導
体層ごとにそれぞれの導体層に前記電極が導電性接着材
にて取付けられる回路素子とを有する混成集積回路装置
において、前記一組の導体層の導体層と導体層との間の
前記絶縁基板上に絶縁層を有している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示す断面図である。
第1図に示すように、まず、絶縁基板1上に二つの電極
5a、5bを有する回路素子4の電極5a、5bがそれ
ぞれ個別に固着される二つの導体層2a、2bを一組と
して絶縁基板1上に少くとも一組の導体層2a、2bと
この導体層2a。
2bのそれぞれに接続する配線層3a、3bを印刷法等
により銀−パラジウムペーストを塗布し焼成して形成す
る。次に、導体層2a、2bの全面を印刷法等により鉛
ガラス系のガラスペーストで被覆し焼成して保護ガラス
層8を形成する。最後に、導体層2a、2b上に銀ペー
ストを、一組の導体層2a、2bの導体層2aと導体層
2bの間の絶縁基板1上にエポキシ系の樹脂をそれぞれ
印刷法またはディスペンス法にて塗布した後、回路素子
4のそれぞれの電極5a、5bを位置合せし熱硬化させ
絶縁層6と導電性接着材7を形成することにより、絶縁
基板1上に回路素子4を搭載した混成集積回路装置が得
られる。
〔発明の効果〕
以上説明したように、本発明の混成集積回路装置は、一
組の導体層の導体層と導体層との間の絶縁基板上に絶縁
層を設けることにより、次に列挙する効果を有する。
(1)導電性接着材の流れを防止し、導電性接着材同志
の短絡や導電性接着材と他の導体との短絡を無くすこと
が出来る。
(2)絶縁基板と回路素子が絶縁層を介して接合されて
いるので回路素子の接合強度が高く絶縁基板からの剥離
を防止できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は従来
の混成集積回路装置の一例を示す断面図である。 1・・・絶縁基板、2a、2b・・・導体層、3a。 3b・・・配線層、4・・・回路素子、5a、5b・・
・電極、6・・・絶縁層、7・・・導電性接着材、8・
・・保護ガラス層。

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板と、二つの電極を有する回路素子の前記電極が
    それぞれ別個に固着される二つの導体層を一組として前
    記絶縁基板に設けられる少くとも一組の導体層と、前記
    導体層のそれぞれに接続して前記絶縁基板に設けられる
    配線層と、前記一組の導体層ごとにそれぞれの導体層に
    前記電極が導電性接着材にて取付けられる回路素子とを
    有する混成集積回路装置において、前記一組の導体層の
    導体層と導体層との間の前記絶縁基板上に絶縁層を設け
    たことを特徴とする混成集積回路装置。
JP10832887A 1987-04-30 1987-04-30 混成集積回路装置 Pending JPS63273393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10832887A JPS63273393A (ja) 1987-04-30 1987-04-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10832887A JPS63273393A (ja) 1987-04-30 1987-04-30 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS63273393A true JPS63273393A (ja) 1988-11-10

Family

ID=14481912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10832887A Pending JPS63273393A (ja) 1987-04-30 1987-04-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS63273393A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0577967U (ja) * 1992-03-25 1993-10-22 ティーディーケイ株式会社 配線基板
US6510059B2 (en) 1999-12-17 2003-01-21 Matsushita Electric Industrial Co., Ltd. Conductive resin, electronic module using conductive resin, and method of manufacturing electronic module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126997A (en) * 1980-03-12 1981-10-05 Tdk Electronics Co Ltd Method of fixing chip component
JPS60229397A (ja) * 1984-04-26 1985-11-14 松下電器産業株式会社 電子部品装着方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126997A (en) * 1980-03-12 1981-10-05 Tdk Electronics Co Ltd Method of fixing chip component
JPS60229397A (ja) * 1984-04-26 1985-11-14 松下電器産業株式会社 電子部品装着方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0577967U (ja) * 1992-03-25 1993-10-22 ティーディーケイ株式会社 配線基板
US6510059B2 (en) 1999-12-17 2003-01-21 Matsushita Electric Industrial Co., Ltd. Conductive resin, electronic module using conductive resin, and method of manufacturing electronic module

Similar Documents

Publication Publication Date Title
JPH06291236A (ja) 半導体装置
US4037318A (en) Method of making fuses
JPS63273393A (ja) 混成集積回路装置
JPH0210571B2 (ja)
JP2002373961A (ja) 樹脂封止型電子装置
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JP2998484B2 (ja) 半導体装置用リードフレーム
JPH01164044A (ja) チップ実装方法
JPH0274092A (ja) 実装体の製造方法
JPH02222598A (ja) 半導体装置モジュール
JPH05129515A (ja) 半導体装置
JPH0294535A (ja) 混成集積回路
JP2865054B2 (ja) 回路基板装置及びその製造方法
JPH02278789A (ja) 混成集積回路の製造方法
JP2839308B2 (ja) 多層配線基板
JP3890850B2 (ja) 電子回路装置
JP2720864B2 (ja) 樹脂封止形電子部品
JP2841822B2 (ja) 混成集積回路の製造方法
JPH10107171A (ja) 半導体装置の製造方法
JPS62246745A (ja) サ−マルヘツド
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JPH05166961A (ja) 半導体装置及びその実装方法
JPH04240757A (ja) 混成集積回路装置
JPS617658A (ja) ハイブリツドicの接続変更方法
JPH06140534A (ja) 混成集積回路装置