JP3890850B2 - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP3890850B2 JP3890850B2 JP2000100990A JP2000100990A JP3890850B2 JP 3890850 B2 JP3890850 B2 JP 3890850B2 JP 2000100990 A JP2000100990 A JP 2000100990A JP 2000100990 A JP2000100990 A JP 2000100990A JP 3890850 B2 JP3890850 B2 JP 3890850B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frame
- pattern
- mold resin
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Ignition Installations For Internal Combustion Engines (AREA)
Description
【発明の属する技術分野】
この発明は、基板をフレームに固着しモールド樹脂により被覆した電子回路装置に関する。
【0002】
【従来の技術】
電子回路装置のひとつに、自動車の点火系に用いられるイグナイタがある。これを例にとり説明する。イグナイタは、セラミックス基板を銅フレームに接着してモールド樹脂で被覆した樹脂モールド型イグナイタが多く用いられている。基板の表面に、電極パッド・配線パターン,抵抗パターン等が印刷、焼成によりそれぞれ形成され、電極パッドにトランジスタ,コンデンサ等の回路素子をはんだ付けや接着して電気的に接続する。基板の裏面を銅フレームに接着剤で接着し、Alワイヤーにより回路素子と銅フレームを接続する。基板とフレームとの周りをモールド樹脂例えばエポキシ樹脂で被覆している。イグナイタの出力部はスイッチング素子で構成され、この出力部は点火コイルに接続されて、点火コイルに流れる電流を制御する。
【0003】
【発明が解決しようとする課題】
自動車エンジンの小型化、気筒別制御等により、イグナイタのエンジン内部への組み込みが進められている。そのため、小型であり、劣悪な環境下においても動作可能なイグナイタが求められている。
そこで、上記したような樹脂モールド型イグナイタを使用している。このような樹脂モールド型イグナイタの構造においては、基板に印刷、焼成により形成したパターンとモールド樹脂とが接触し、樹脂と基板とが貼りついていた。
そのため、温度変化によるモールド樹脂の膨張、収縮によって、基板に形成したパターンの劣化が生じていた。劣化の内容は主に剥離であった。また、基板にパターンを印刷、焼成により形成した後に保護膜を形成し、その上からモールド樹脂を被覆するようにしても、温度変化によるモールド樹脂の膨張、収縮によって、基板に形成したパターンに剥離を生じることがあった。
本発明の目的は、モールド樹脂の膨張,収縮により基板に形成したパターンの剥離を防止する構造の電子回路装置を提供することにある。
【0004】
【課題を解決するための手段】
上記課題を解決するために、この発明は、フレームと、一面に回路素子を搭載し他面にパターンを形成しスルーホールを介して両面を電気的に接続してなる基板と、該基板の他面を前記フレームに固着し、該フレームと前記基板とを電気的に接続し、前記基板と前記フレームの一部とを被覆するモールド樹脂部からなるものとする。
【0005】
また、前記パターンは、少なくとも配線パターン及び抵抗パターンのいずれかであることでよい。
さらに、前記基板の他面は、絶縁性接着剤によりフレームに接着されることでよい。
また、前記基板とフレームとは、該フレームの外部接続端子部を除いてモールド樹脂により被覆されているとよい。
【0006】
そして、前記素子は、少なくとも半導体チップ,コンデンサチップ,コイルチップ,抵抗チップのいずれかであることでよい。
さらに、前記基板は、セラミック基板、アルミナ基板のいずれかであることでよい。
また、フレームは銅フレームを用いるとよい。
このような構造にすることによって、パターンの形成された基板の裏面がフレームと固着されているので、温度変化によるモールド樹脂の膨張、収縮の影響を受けにくくなり、基板に形成されたパターンの剥離を防止できる。
【0007】
【発明の実施の形態】
この発明の実施の形態として、電子回路装置の一つであるイグナイタの構造の断面の模式図を図1に示す。図2,図3はセラミック基板の表面の模式図,および裏面の模式図をそれぞれ示す。
図1は、セラミック基板1(線膨張係数:7×10―6/℃)にスルーホール2が形成される。セラミック基板(以下「基板」という)1の表面側1aには、電極パッド(図示していない)が印刷、焼成により形成され、そこに回路素子3として半導体チップ,コンデンサチップ,コイルチップ,抵抗チップ等が必要に応じて実装されている。基板1の裏面側1bには、配線パターン4と抵抗パターン5とが印刷、焼成によりそれぞれ形成されている。配線パターン4および電極パッドは、例えばAg(銀)又はAgとPd(パラジウム)を主とする導体ペーストをスクリーン印刷し焼成して形成される。スルーホール3の内側は配線パターン4と同時に形成される。抵抗パターン5は、例えば抵抗材料としての酸化テルニウム系を主とする抵抗ペーストをスクリーン印刷し焼成して形成される。
スルーホール3を介して、基板1の表面側1aの回路素子3と、裏面側1bの配線パターン4,抵抗パターン5とを、電気的に接続してイグナイタを形成している。また、必要に応じて抵抗パターン5のトリミングをすることもある。基板1の両面に形成された回路素子3,配線パターン4,抵抗パターン5等は保護膜(図示していない)で保護されている。配線パターン4や抵抗パターン5を形成している基板1の裏面側1bを銅フレーム6(線膨張係数:17×10−6/℃)に絶縁性接着剤7例えばシリコン系接着剤により貼り付ける。Alワイヤー8により回路素子3例えば半導体チップと銅フレーム6の間を電気的に接続する。一体化した基板1と銅フレーム6とからなるイグナイタをモールド樹脂9例えばエポキシ樹脂(線膨張係数:16×10―6/℃)により被覆する。このとき、銅フレーム6の外部接続端子部はモールド樹脂9により被覆しないで露出する。このように構成したイグナイタを樹脂モールド型イグナイタと称す。
【0008】
ここで、モールド樹脂9の被覆においては、銅フレーム6の外部接続端子部の他に、基板1の裏面側1bと接着する銅フレーム6の面と反対側の面の銅フレームの一部を露出するようにモールド樹脂で被覆することもできる。
図2は、セラミック基板1の表面側1aの模式図である。表面側1aには、電極パッド(図示していない)が印刷、焼成により形成されており、この電極パッドに回路素子3をはんだ付けや導電性接着剤等により固着し、スルーホール2を介して裏面側1bの配線パターン4や抵抗パターン5に電気的に接続されている。基板としては、ここではセラミック基板を用いているが、絶縁性回路基板であればよく、このほかにアルミナ基板等を用いることもできる。
図3は、セラミック基板1の裏面側1bの模式図である。裏面側1bには、配線パターン4と抵抗パターン5とが印刷、焼成により形成されている。抵抗パターン5はトリミングを行なうこともある。
配線パターン4,抵抗パターン5は、印刷、焼成により形成するほかに、各種PVD法やCVD法で形成された薄膜パターンを用いることもできる。
このように、配線パターン4や抵抗パターン5を形成している基板1の裏面側1bを、銅フレーム6に固着することにより、裏面側1bがモールド樹脂9と接触しない構造とすることができる。これによって、温度変化によるモールド樹脂の膨張や収縮の影響を受けることが少ないので、基板1の裏面側1bに形成された配線パターン4や抵抗パターン5の剥離を防止することができる。よって、信頼性の高い安定した電子回路装置を提供することができる。
【0009】
【発明の効果】
この発明は、フレームと、一面に回路素子を搭載し他面にパターンを形成しスルーホールを介して両面を電気的に接続してなる基板と、該基板の他面を前記フレームに固着し、該フレームと前記基板とを電気的に接続し、前記基板と前記フレームの一部とを被覆するモールド樹脂部からなるものとすることにより、基板の他面に形成されたパターンとモールド樹脂とが接触しないので、温度変化によるモールド樹脂の膨張や収縮によるパターンの剥離を生じないようにすることができる。信頼性の高い電子回路装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態を示す電子回路装置の断面の模式図
【図2】図1の基板の表面の模式図
【図3】図1の基板の裏面の模式図
【符号の説明】
1 : セラミック基板
1a: セラミック基板の表面側
1b: セラミック基板の裏面側
2 : スルーホール
3 : 回路素子
4 : 配線パターン
5 : 抵抗パターン
6 : 銅フレーム
7 : 接着剤
8 : Alワイヤー
9 : モールド樹脂
5
Claims (5)
- フレームと、一面に回路素子を搭載し他面に配線パターン及び抵抗パターンを形成しスルーホールを介して両面を電気的に接続してなる基板と、前記他面全面をシリコン系絶縁性接着剤により前記フレームに固着し、該フレームと前記基板とを電気的に接続し、前記基板とフレームとを前記フレームの一部を除いてモールド樹脂により被覆し、該モールド樹脂は、前記他面の配線パターンおよび抵抗パターンに接触しないことを特徴とする電子回路装置。
- 前記基板とフレームとは、前記フレームの外部接続端子部を除いてモールド樹脂により被覆することを特徴とする請求項1に記載の電子回路装置。
- 前記回路素子は、少なくとも半導体チップ,コンデンサチップ,コイルチップ及び抵抗チップのいずれかであることを特徴とする請求項1に記載の電子回路装置。
- 前記基板は、少なくともセラミック基板及びアルミナ基板のいずれかであることを特徴とする請求項1に記載の電子回路装置。
- 前記フレームは銅フレームであることを特徴とする請求項1に記載の電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100990A JP3890850B2 (ja) | 2000-04-03 | 2000-04-03 | 電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100990A JP3890850B2 (ja) | 2000-04-03 | 2000-04-03 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284522A JP2001284522A (ja) | 2001-10-12 |
JP3890850B2 true JP3890850B2 (ja) | 2007-03-07 |
Family
ID=18615114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000100990A Expired - Fee Related JP3890850B2 (ja) | 2000-04-03 | 2000-04-03 | 電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890850B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008248783A (ja) * | 2007-03-30 | 2008-10-16 | Diamond Electric Mfg Co Ltd | イグナイタ |
-
2000
- 2000-04-03 JP JP2000100990A patent/JP3890850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284522A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7746212B2 (en) | Temperature sensor and method for its production | |
US5159532A (en) | Electronic control unit with multiple hybrid circuit assemblies integrated on a single common ceramic carrier | |
JP2000509560A (ja) | マルチチップモジュール | |
US6529115B2 (en) | Surface mounted resistor | |
JP2616515B2 (ja) | 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
JP3890850B2 (ja) | 電子回路装置 | |
JP2002373961A (ja) | 樹脂封止型電子装置 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP2545077Y2 (ja) | チツプ形抵抗器 | |
JP4574025B2 (ja) | 配線モジュール | |
JP4540223B2 (ja) | 電子部品搭載基板 | |
JP2007158228A (ja) | 温度補償回路基板 | |
WO2006032836A1 (en) | Thick-film hybrid production process | |
JP2572626Y2 (ja) | 多層回路基板 | |
JP3165517B2 (ja) | 回路装置 | |
JPH0338845A (ja) | 混成集積回路 | |
JP2556044Y2 (ja) | 電子素子搭載基板 | |
JP2969977B2 (ja) | 多連チップ部品 | |
JP2975491B2 (ja) | チップ抵抗器 | |
JP2558205Y2 (ja) | 複合基板構造 | |
JP4557461B2 (ja) | 配線基板 | |
JP2000261120A (ja) | 半導体装置の実装構造及びそれを用いた電子機器 | |
JP3457247B2 (ja) | セラミック回路基板 | |
JPH04277658A (ja) | メタルコア基板 | |
JP2003068932A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |