JP2003323817A

JP2003323817A - 導電性ペーストおよび積層セラミック電子部品

Info

Publication number: JP2003323817A
Application number: JP2002129723A
Authority: JP
Inventors: Kiyotaka Maekawa; 清隆前川; Yasushi Shimizu; 康司清水
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-05-01
Filing date: 2002-05-01
Publication date: 2003-11-14

Abstract

(57)【要約】【課題】めっき液の浸入を抑制しながら、めっき付き
不良を抑制し得る、つまり、シール性とめっき付き性と
を両立した積層セラミック電子部品の外部電極を形成で
きる導電性ペースト、ならびにめっき液の浸入が抑制さ
れた積層セラミック電子部品を提供することにある。【解決手段】Ｃｕ金属粉末と、ガラスフリットと、有
機ビヒクルとを含む導電性ペーストにおいて、上記Ｃｕ
金属粉末は、タップ密度が１．５ｇ／ｃｍ³以上、３．
０ｇ／ｃｍ³以下の偏平粉を、Ｃｕ金属粉末全量中に１
０重量％以上、５０重量％以下含み、上記ガラスフリッ
トは、Ｃｕ金属粉末とガラスフリットとを合わせた全体
積中に１５体積％以上、３０体積％以下含まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｃｕ金属粉末を含
有する導電性ペースト、およびこの導電性ペーストの焼
結体を外部電極として備える積層セラミックコンデンサ
等の積層セラミック電子部品に関する。

【０００２】

【従来の技術】従来より積層セラミックコンデンサは、
複数のセラミック層が積層されてなるセラミック素体
と、それぞれの端縁が前記セラミック層のいずれかの端
面に露出するように前記セラミック層間に形成された複
数の内部電極と、露出した前記内部電極に電気的に接続
されるように設けられた外部電極とを備えている。上記
外部電極は、導電性ペーストをセラミック素体の両端面
に塗布し焼き付けることにより形成されている。また、
通常、このような外部電極上には、はんだ濡れ性やはん
だ耐熱性の向上を目的として、Ｎｉ、Ｓｎ、はんだ等の
湿式めっきが施される。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
めっき処理を施す場合に外部電極内にめっき液が浸入
し、セラミック層と内部電極との界面に達して絶縁抵抗
の劣化や層剥離等の内部欠陥を引き起こすという問題が
生じる。特に近年、積層セラミックコンデンサの高容量
化に伴いセラミック層の積層数の増加や内部電極の薄層
化が進んでいるため、めっき液の浸入による絶縁抵抗の
劣化や内部欠陥の不良が顕著になってきている。

【０００４】また、内部電極を構成する導電粉末に卑金
属が用いられるようになってきており、これに伴って外
部電極を構成する導電粉末についても卑金属が用いられ
るようになってきており、従来のＡｇやＡｇ／Ｐｄ等の
貴金属を導電粉末として用いている外部電極と比較し
て、焼き付け後の外部電極の焼結密度が低下する傾向が
ある。そのため、めっき液の浸入による絶縁抵抗の劣化
や内部欠陥の不良がより一層顕著となり、問題となって
いる。

【０００５】上記の問題を解決するために、焼き付け温
度を高くすることにより外部電極の焼結密度を高め、め
っき液の浸入を抑制する試みがなされているが、焼結時
に外部電極中の溶融状態にあるガラスフリットが外部電
極表面に染み出して外部電極表面に析出するため、めっ
き付き不良がおこるという問題がある。また、逆に焼き
付け温度を低くすると、めっき付き性は確保できるが、
焼結が不充分であるために緻密な外部電極を形成するこ
とができず、シール性を確保できなくなる。これによ
り、外部電極内へめっき液の浸入が起こり、内部電極の
層剥離（内部欠陥）や絶縁抵抗の劣化といった積層セラ
ミックコンデンサ等の積層セラミック電子部品としての
信頼性を大きく損ねることとなる。このようなめっき付
き性とシール性との両立を図るために耐めっき性ガラス
フリットの使用や金属粉末の微粉化が試みられてきてい
たが、充分な効果を得ることができなかった。

【０００６】本発明は、上述の問題点を解決すべくなさ
れたものであり、その目的は、めっき液の浸入を抑制し
ながら、めっき付き不良を抑制し得る、つまり、シール
性とめっき付き性とを両立した積層セラミック電子部品
の外部電極を形成できる導電性ペースト、ならびにめっ
き液の浸入が抑制された積層セラミック電子部品を提供
することにある。

【０００７】

【課題を解決するための手段】本発明の導電性ペースト
は、上記課題を解決するために、Ｃｕ金属粉末と、ガラ
スフリットと、有機ビヒクルとを含む導電性ペーストに
おいて、上記Ｃｕ金属粉末は、タップ密度が１．５ｇ／
ｃｍ³以上、３．０ｇ／ｃｍ³以下の偏平粉を、Ｃｕ金属
粉末全量中に１０重量％以上、５０重量％以下含み、上
記ガラスフリットは、Ｃｕ金属粉末とガラスフリットと
を合わせた全体積中に１５体積％以上、３０体積％以下
含まれていることを特徴とする。

【０００８】なお、本発明における「偏平粉」とは、Ｃ
ｕ金属粉末の長径／厚みの比が２以上である粉末のこと
である。

【０００９】上記の構成によれば、上記導電性ペースト
が偏平粉を含んでいるので、その導電性ペーストを焼成
した場合に形成される焼結体に空隙部が形成される。ま
た、焼成の際に溶融したガラスフリットはこの空隙部を
埋めるため、上記焼結体は欠陥がなく、表面にガラスフ
リットが染み出すことがない。

【００１０】この導電性ペーストは、例えば積層セラミ
ック電子部品の外部電極を形成するのに特に好適に用い
られ、その外部電極は、欠陥がなく、表面にガラスフリ
ットが染み出すことがないので、外部電極におけるシー
ル性を得ることができるとともに、良好なめっき付き性
を得ることができる。つまり、形成された外部電極に
は、湿式めっき工程を行ったとしても、めっき液の浸入
が防止されているため、めっき膜を外部電極表面のみに
形成することができる。従って、上記導電性ペーストに
よれば、積層セラミック電子部品の絶縁抵抗特性の劣
化、積層セラミック電子部品のセラミック素体に含まれ
る内部電極層の剥離などを防止できる外部電極を形成す
ることができる。

【００１１】また、本発明の積層セラミック電子部品
は、複数の積層されたセラミック層と、前記セラミック
層間に形成された複数の内部電極と、上記内部電極に電
気的に接続されている外部電極とを備える積層セラミッ
ク電子部品であって、上記外部電極は、上記導電性ペー
ストの焼結体からなることを特徴としている。

【００１２】また、上記積層セラミック電子部品は、上
記内部電極が静電容量を得られるように配置されている
積層セラミックコンデンサであることが好ましい。

【００１３】

【発明の実施の形態】本発明の積層セラミック電子部品
の一例として、積層セラミックコンデンサを図１に基づ
いて詳細に説明する。すなわち、積層セラミックコンデ
ンサ１は、セラミック素体２と、内部電極３，３と、外
部電極４，４と、めっき膜５，５とを備えている。

【００１４】セラミック素体２は、誘電体材料、例えば
ＢａＴｉＯ₃を主成分とする、セラミック層２ａとなる
べきセラミックグリーンシートが複数積層され、所定の
温度で焼成されたものである。このセラミック素体２
は、略直方体の形状である。

【００１５】また、セラミック素体２は、内部電極３，
３を備えている。上記内部電極３，３は、それぞれの端
縁がセラミック素体２の互いに対向するいずれかの端面
に露出するようにセラミック層２ａ間に形成されてい
る。この内部電極３，３は、例えばＣｕ、Ｎｉ等の導電
成分を含む導電性ペーストが所定のセラミックグリーン
シート上に塗布され、同時に焼成されることにより形成
される。

【００１６】また、上記外部電極４，４は、セラミック
素体２の内部電極３，３が露出している両端面に本発明
の導電性ペーストが塗布され焼き付けられることにより
形成される。つまり、この外部電極は、本発明の導電性
ペーストの焼結体からなる。これら外部電極４，４は、
上記内部電極３，３と電気的かつ機械的に接合されてい
る。

【００１７】めっき膜５，５は、外部電極４，４を覆う
ように、例えばＮｉ、Ｓｎ、はんだ等による湿式めっき
により形成される。

【００１８】次に、上記外部電極４，４を形成するため
に使用される本発明にかかる導電性ペーストについて、
詳細に説明する。

【００１９】本発明にかかる導電性ペーストは、Ｃｕ金
属粉末と、ガラスフリットと、有機ビヒクルとを含むも
のである。

【００２０】上記Ｃｕ金属粉末は、タップ密度が１．５
ｇ／ｃｍ³以上、３ｇ／ｃｍ³以下の偏平粉を含む。

【００２１】上記のように、上記導電性ペーストは偏平
粉を含んでいるため、上記偏平粉の形状により意図的に
空隙部を確保した状態で上記導電性ペーストを塗布し、
焼き付けることができる。これにより形成される外部電
極中には空隙部が確保されるため、焼き付け時に溶融し
たガラスフリットが上記空隙部を埋め、形成された外部
電極表面に染み出すことを抑制することができる。した
がって、外部電極のめっき付き性を確保することが容易
となる。

【００２２】なお、偏平粉のタップ密度を、１．５ｇ／
ｃｍ³以上、３ｇ／ｃｍ³以下とした理由は次の通りであ
る。即ち、偏平粉のタップ密度が３ｇ／ｃｍ³を超える
場合には、形成される外部電極が密に詰まり、空隙部を
確保できないため、溶融したガラスフリットが形成され
る外部電極の表面に染み出し、めっき付き性を確保でき
ず、その結果めっき付き不良が生じるからである。ま
た、１．５ｇ／ｃｍ³未満である場合には、形成される
外部電極が粗になりすぎることにより空隙部が大きくな
り、焼結が不充分となるため、後のめっき処理において
めっき液が外部電極内に浸入し、内部電極の剥離（内部
欠陥）や絶縁抵抗の劣化が発生するからである。

【００２３】また、上記Ｃｕ金属粉末は、上記偏平粉
を、Ｃｕ金属粉末全量中に１０重量％以上、５０重量％
以下含んでいることが必要である。これは、偏平粉が１
０重量％未満である場合、上記のような空隙部を確保で
きないため、めっき付き性を確保できず、めっき付き不
良が生じるからである。また、偏平粉が５０重量％を超
える場合には、形成される外部電極が粗になりすぎるこ
とにより空隙部が大きくなり、焼結阻害を生じるため、
後のめっき処理においてめっき液が外部電極内に浸入
し、内部電極の剥離（内部欠陥）や絶縁抵抗の劣化が発
生するからである。なお、上記偏平粉以外に上記Ｃｕ金
属粉末の形状は、特に限定されることはなく、球状、不
定形等であってよく、これら異なる形状のＣｕ金属粉末
が混合されて含まれていてもよい。

【００２４】また、上記導電性ペーストにおいて、上記
ガラスフリットは、Ｃｕ金属粉末とガラスフリットとを
合わせた全体積中に、１５体積％以上、３０体積％以下
含まれていることが必要である。これは、１５体積％未
満では、空隙部を埋めるだけのガラス量を確保できない
ため、形成された外部電極内に後のめっき処理の際にめ
っき液が浸入し、内部電極の剥離（内部欠陥）や絶縁抵
抗の劣化が発生するからである。また、３０体積％を超
える場合には、溶融したガラスフリットが空隙部を埋め
る量より余剰にあるため、このガラスフリットが形成さ
れた外部電極表面に染み出し、めっき付き性を確保でき
ず、めっき付き不良が生じるからである。

【００２５】上記ガラスフリットとしては、特に限定さ
れるものではないが、ＢａＯ−Ｂ₂Ｏ₃−ＳｉＯ₂系ガラ
スやＢｉ₂Ｏ₃−Ｂ₂Ｏ₃−ＳｉＯ₂系ガラス、ＺｎＯ−Ｂ₂
Ｏ₃−ＳｉＯ₂系ガラス等を用いることができる。また、
これらのガラスを混合して用いてもよい。

【００２６】上記有機ビヒクルは、バインダー機能を有
する樹脂を溶剤に溶解したものであり、導電性ペースト
に印刷性を付与できるものであれば特に限定されるもの
ではない。上記樹脂としては、アクリル樹脂、エチルセ
ルロース樹脂、ニトロセルロース樹脂、アルキド樹脂、
スチレン樹脂およびフェノール樹脂等の公知の樹脂を用
いることができる。また、上記溶剤としては、α−テル
ピネオール、ブチルカルビトール、ブチルカルビトール
アセテート、ジアセトンアルコール、メチルイソブチル
ケトン、およびそれらの混合溶剤等を用いることができ
る。また、上記有機ビヒクルには、塗布性や分散性を向
上させる目的で、必要に応じて、公知のチクソトロピー
剤、レベリング剤、分散剤を添加してもよい。

【００２７】

【実施例】以下、実施例により、本発明の導電性ペース
トおよび積層セラミック電子部品についてさらに詳細に
説明する。本実施例では、積層セラミック電子部品とし
て積層セラミックコンデンサを例として挙げる。

【００２８】まず、表１に示すとおりの組成で試料１〜
１８の導電性ペーストを作製した。

【００２９】すなわち、銅粉末と、ホウケイ酸バリウム
系のガラスフリットとを混合し、テルピネオールにアク
リル樹脂を２０重量％添加した有機ビヒクルを適量加
え、この得られた混合物を３本ロールで混合ならびに分
散させることにより、試料１〜１８の導電性ペーストを
得た。上記銅粉末は、平均粒径２μｍの球形粉と長径／
厚みの比が２以上の偏平粉とを混合したものである。

【００３０】

【表１】

【００３１】次いで、上記試料１〜１８の導電性ペース
トを用いて、積層セラミックコンデンサを作製した。

【００３２】まず、生のセラミック素体を作製した。す
なわち、ＢａＴｉＯ₃を主成分とするセラミックグリー
ンシートを所定枚数準備して、これに内部電極となるＮ
ｉ導電性ペーストを印刷し、これらのＮｉ導電性ペース
トを印刷したセラミックグリーンシートを積層・圧着す
ることにより生のセラミック素体を得た。このとき、こ
のセラミック素体は略直方体型にした。その後、還元雰
囲気中１３００℃で焼成して、セラミック素体を得た。

【００３３】次に、セラミック素体の内部電極が露出し
ている両端面に試料１〜１８の導電性ペーストのいずれ
かを浸漬塗布し、１２０℃で１０分間乾燥させた。その
後、中性雰囲気中８００℃、５分の保持時間の条件で、
外部電極となる導電性ペーストを焼結させた。これによ
り、セラミック素体の内部電極と電気的かつ機械的に接
合された一対の外部電極を形成した。上記外部電極は、
試料１〜１８の導電性ペーストの焼結体からなる。

【００３４】続いて、上記外部電極上にＮｉめっき膜を
電解めっきにより形成し、さらにこのＮｉめっき膜上に
Ｓｎめっき膜を電解めっきにより形成した。これによ
り、試料１〜１８の導電性ペーストにより外部電極をそ
れぞれ形成した積層セラミックコンデンサ（以下、試料
１〜１８の積層セラミックコンデンサと呼ぶ）を得た。
なお、Ｎｉめっき膜の厚さは約２μｍ、Ｓｎめっき膜の
厚さは約３μｍとなるように調整した。

【００３５】以上のようにして得られた試料１〜１８の
積層セラミックコンデンサについて、めっき付き不良の
発生率、内部欠陥の発生率について調査した。めっき付
き不良の発生率については、各試料１００個の積層セラ
ミックコンデンサについて、剥離剤を用いてＳｎめっき
膜を剥離した後の電極表面について実体顕微鏡（５０倍
視野）で観察し、Ｎｉめっき膜の外部電極への未付着部
が観察されるものを不良としてカウントして、発生率を
求めた。また、内部欠陥の発生率については、各試料１
０００個の積層セラミックコンデンサを切断し、研磨し
て露出させたセラミック素体内部の断面を顕微鏡で観察
し、内部欠陥が発生しているものをカウントして、発生
率を求めた。そして、積層セラミックコンデンサの良否
を判定し、めっき付き不良および内部欠陥のないものを
良（○印付与）とした。これらの結果を表１に示す。

【００３６】表１に示すように、試料１〜５の積層セラ
ミックコンデンサについて、偏平粉のタップ密度を変化
させることにより偏平粉のタップ密度の適切な範囲につ
いて調査した。

【００３７】試料２、３、４の積層セラミックコンデン
サは、偏平粉のタップ密度がそれぞれ１．５ｇ／ｃ
ｍ³、２．１ｇ／ｃｍ³、３．０ｇ／ｃｍ³であり、めっ
き付き性不良の発生率および内部欠陥の発生率とも０％
であり、良好な結果であった。

【００３８】これに対して、試料１の積層セラミックコ
ンデンサは、内部欠陥が発生した。この内部欠陥は、偏
平粉のタップ密度が１．３ｇ／ｃｍ³と小さすぎるため
に、形成された外部電極中の空隙部が大きくなりすぎ、
その結果、焼結が不充分となり、めっき液が浸入するた
めに生じたものである。

【００３９】また、試料５の積層セラミックコンデンサ
は、めっき付き不良が発生した。このめっき付き不良
は、偏平粉のタップ密度が４．５ｇ／ｃｍ³と大きすぎ
るために、形成された外部電極が密に詰まり、空隙部を
確保することができず、その結果、溶融したガラスフリ
ットが形成される外部電極の表面に染み出すため生じた
ものである。

【００４０】以上より、偏平粉のタップ密度は、１．５
ｇ／ｃｍ³以上、３．０ｇ／ｃｍ³以下の範囲が適切であ
ることが判った。

【００４１】また、試料６〜１３および試料３の積層セ
ラミックコンデンサについて、Ｃｕ粉末における偏平粉
の配合量を変化させることにより偏平粉の適切な配合量
を調査した。なお、Ｃｕ粉末における偏平粉の配合量
は、Ｃｕ粉末全量中の重量％で表している。

【００４２】試料８〜１２および試料３の積層セラミッ
クコンデンサは、偏平粉の配合量がそれぞれ１０重量
％、２０重量％、３０重量％、４０重量％、５０重量％
および２５重量％であり、めっき付き性不良の発生率お
よび内部欠陥の発生率とも０％であり、良好な結果であ
った。

【００４３】これに対して、試料６、７の積層セラミッ
クコンデンサは、めっき付き不良が発生した。このめっ
き付き不良は、偏平粉の配合量が０重量％、５重量％と
少なすぎるために、形成された外部電極が密に詰まり、
空隙部を確保することができず、その結果、溶融したガ
ラスフリットが形成される外部電極の表面に染み出すた
め生じたものである。

【００４４】また、試料１３の積層セラミックコンデン
サは、内部欠陥が発生した。この内部欠陥は、偏平粉の
配合量が６０重量％と多過ぎるために、形成された外部
電極中の空隙部が大きくなりすぎ、その結果、焼結が不
充分となり、めっき液が浸入するために生じたものであ
る。

【００４５】以上より、Ｃｕ粉末における偏平粉の配合
量は、１０重量％以上、５０重量％以下の範囲が適切で
あることが判った。

【００４６】さらに、試料１４〜１８および試料３の積
層セラミックコンデンサについて、導電性ペーストにお
けるガラスフリットの適切な添加量について調査した。
なお、ガラスフリットの添加量は、Ｃｕ粉末とガラスフ
リットとを合わせた全体積中の体積％で表している。

【００４７】試料１５〜１７および試料３の積層セラミ
ックコンデンサは、ガラスフリットの添加量が１５体積
％、２５体積％、３０体積％および２０体積％であり、
めっき付き性不良の発生率および内部欠陥の発生率とも
０％であり、良好な結果であった。

【００４８】これに対して、試料１４の積層セラミック
コンデンサは、内部欠陥が発生した。この内部欠陥は、
ガラスフリットの添加量が１０体積％と少な過ぎるた
め、形成された外部電極中の空隙部を埋めることができ
ず、その結果、めっき液が浸入するために生じたもので
ある。

【００４９】さらに、試料１８の積層セラミックコンデ
ンサは、めっき付き不良が発生した。このめっき付き不
良は、ガラスフリットの添加量が３５体積％と多過ぎる
ため、形成された外部電極中の空隙部を埋める量より余
剰のガラスフリットが外部電極の表面に染み出し、その
結果、めっき付き不良が発生したものである。

【００５０】以上より、ガラスフリットの添加量は、１
５体積％以上、３０体積％以下の範囲が適切であること
が判った。

【００５１】

【発明の効果】本発明の導電性ペーストは、以上のよう
に、Ｃｕ金属粉末と、ガラスフリットと、有機ビヒクル
とを含む導電性ペーストにおいて、上記Ｃｕ金属粉末
は、タップ密度が１．５ｇ／ｃｍ³以上、３．０ｇ／ｃ
ｍ³以下の偏平粉を、Ｃｕ金属粉末全量中に１０重量％
以上、５０重量％以下含み、上記ガラスフリットは、Ｃ
ｕ金属粉末とガラスフリットとを合わせた全体積中に１
５体積％以上、３０体積％以下含まれている構成であ
る。

【００５２】したがって、この導電性ペーストを用いて
積層セラミック電子部品の外部電極を形成することによ
り、めっき処理によるめっき付き不良および内部電極の
剥離を防止することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の積層セラミック電子部品としての積層
セラミックコンデンサの要部の断面図である。

【符号の説明】

１積層セラミックコンデンサ（積層セラミック電子
部品）２セラミック素体２ａセラミック層３内部電極４外部電極５めっき膜

Claims

【特許請求の範囲】

【請求項１】Ｃｕ金属粉末と、ガラスフリットと、有機
ビヒクルとを含む導電性ペーストにおいて、上記Ｃｕ金属粉末は、タップ密度が１．５ｇ／ｃｍ³以
上、３．０ｇ／ｃｍ³以下の偏平粉を、Ｃｕ金属粉末全
量中に１０重量％以上、５０重量％以下含み、上記ガラ
スフリットは、Ｃｕ金属粉末とガラスフリットとを合わ
せた全体積中に１５体積％以上、３０体積％以下含まれ
ていることを特徴とする導電性ペースト。
【請求項２】複数の積層されたセラミック層と、前記セ
ラミック層間に形成された複数の内部電極と、上記内部
電極に電気的に接続されている外部電極とを備える積層
セラミック電子部品であって、上記外部電極は、請求項１に記載の導電性ペーストの焼
結体からなることを特徴とする積層セラミック電子部
品。
【請求項３】上記積層セラミック電子部品は、上記内部
電極が静電容量を得られるように配置されている積層セ
ラミックコンデンサであることを特徴とする請求項２に
記載の積層セラミック電子部品。