JP2001345231A - 導電性ペーストおよびセラミック電子部品 - Google Patents
導電性ペーストおよびセラミック電子部品Info
- Publication number
- JP2001345231A JP2001345231A JP2000163173A JP2000163173A JP2001345231A JP 2001345231 A JP2001345231 A JP 2001345231A JP 2000163173 A JP2000163173 A JP 2000163173A JP 2000163173 A JP2000163173 A JP 2000163173A JP 2001345231 A JP2001345231 A JP 2001345231A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- conductive paste
- terminal electrode
- conductive
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Abstract
(57)【要約】
【目的】導電成分の焼結時にガラスが粘度を維持したま
まで焼結が進むことで、軟化したガラスのセラミック素
体／端子電極界面や端子電極表面への流動が抑制され、
かつ端子電極膜中の空隙に十分な量のガラスが留まるこ
とで、めっき液の浸入に対する良好なシール性を備え、
いわゆる「くっつき不良」の抑制が図られた端子電極を
形成し得る導電性ペースト、およびセラミック電子部品
を提供することにある。 【構成】本発明の導電性ペーストは、Ｃｕまたは／およ
びＮｉを含む導電成分と、ガラスフリットと、有機ビヒ
クルと、を含有する導電性ペーストであって、ガラスフ
リットは、少なくとも１種の結晶化ガラスを含有し、導
電成分の焼結開始温度は、結晶化ガラスの結晶化開始温
度より高く、かつ結晶化ガラスの再溶融温度より低いこ
とを特徴とする。
まで焼結が進むことで、軟化したガラスのセラミック素
体／端子電極界面や端子電極表面への流動が抑制され、
かつ端子電極膜中の空隙に十分な量のガラスが留まるこ
とで、めっき液の浸入に対する良好なシール性を備え、
いわゆる「くっつき不良」の抑制が図られた端子電極を
形成し得る導電性ペースト、およびセラミック電子部品
を提供することにある。 【構成】本発明の導電性ペーストは、Ｃｕまたは／およ
びＮｉを含む導電成分と、ガラスフリットと、有機ビヒ
クルと、を含有する導電性ペーストであって、ガラスフ
リットは、少なくとも１種の結晶化ガラスを含有し、導
電成分の焼結開始温度は、結晶化ガラスの結晶化開始温
度より高く、かつ結晶化ガラスの再溶融温度より低いこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性ペーストお
よびセラミック電子部品に関するものである。
よびセラミック電子部品に関するものである。
【０００２】
【従来の技術】従来よりセラミック電子部品は、例え
ば、セラミック素体と、内部電極と、端子電極とからな
る。セラミック素体は、例えば、誘電体材料からなる生
のセラミック層が複数積層された生の積層体が焼成され
てなる。内部電極は、セラミック素体内のセラミック層
間にあって、複数の生のセラミック層上に導電性ペース
トが印刷され、生のセラミック層とともに同時焼成され
てなる。端子電極は、導電性ペーストがセラミック素体
の端面に塗布され、この塗布膜が焼付けられてなる。さ
らに、セラミック電子部品を回路基板等に実装する際
の、はんだ濡れ性ならびにはんだ耐熱性を向上させる目
的で、端子電極上にＮｉ，Ｓｎ，はんだ等のめっき処理
を施す。
ば、セラミック素体と、内部電極と、端子電極とからな
る。セラミック素体は、例えば、誘電体材料からなる生
のセラミック層が複数積層された生の積層体が焼成され
てなる。内部電極は、セラミック素体内のセラミック層
間にあって、複数の生のセラミック層上に導電性ペース
トが印刷され、生のセラミック層とともに同時焼成され
てなる。端子電極は、導電性ペーストがセラミック素体
の端面に塗布され、この塗布膜が焼付けられてなる。さ
らに、セラミック電子部品を回路基板等に実装する際
の、はんだ濡れ性ならびにはんだ耐熱性を向上させる目
的で、端子電極上にＮｉ，Ｓｎ，はんだ等のめっき処理
を施す。
【０００３】端子電極を形成する導電性ペーストは、導
電成分と、ガラスフリットと、有機ビヒクルと、を含有
する。導電成分としては、Ａｇ，Ｐｄ，Ａｇ／Ｐｄ等の
貴金属に加えて、近年ではＮｉやＣｕ等の卑金属も用い
られている。ガラスフリットとしては、Ｂ−Ｓｉ−Ｏ系
ガラスフリットが適宜用いられている。
電成分と、ガラスフリットと、有機ビヒクルと、を含有
する。導電成分としては、Ａｇ，Ｐｄ，Ａｇ／Ｐｄ等の
貴金属に加えて、近年ではＮｉやＣｕ等の卑金属も用い
られている。ガラスフリットとしては、Ｂ−Ｓｉ−Ｏ系
ガラスフリットが適宜用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、卑金属
からなる導電成分を含有する導電性ペーストを用いてセ
ラミック電子部品の端子電極を形成し、この端子電極上
にめっき処理を施すと、Ａｇ／Ｐｄ等の貴金属からなる
導電成分を含有する導電性ペーストを用いて形成した端
子電極と比べて焼結密度が低いことことから、めっき液
が端子電極の内部へ浸入しやすくなり、さらにセラミッ
ク素体の内部に欠陥が生じる不良が発生する恐れがあっ
た。
からなる導電成分を含有する導電性ペーストを用いてセ
ラミック電子部品の端子電極を形成し、この端子電極上
にめっき処理を施すと、Ａｇ／Ｐｄ等の貴金属からなる
導電成分を含有する導電性ペーストを用いて形成した端
子電極と比べて焼結密度が低いことことから、めっき液
が端子電極の内部へ浸入しやすくなり、さらにセラミッ
ク素体の内部に欠陥が生じる不良が発生する恐れがあっ
た。
【０００５】特に焼結密度の低い、Ｃｕを導電成分とす
る端子電極の焼結密度を高める手段として、例えば、焼
付け温度を高くする方法が挙げられる。ところが、この
方法では、軟化するガラスの粘度がさらに低下するた
め、焼付け時に塗布膜中のガラスがセラミック素体／電
極界面や端子電極の表面に流動し、セラミック電子部品
同士がガラスを介して互いに貼り付き合う、いわゆる
「くっつき不良」が多発するばかりでなく、塗布膜中に
おいてガラスが占めていた領域が空隙となり、却ってめ
っき液の侵入が生じる。
る端子電極の焼結密度を高める手段として、例えば、焼
付け温度を高くする方法が挙げられる。ところが、この
方法では、軟化するガラスの粘度がさらに低下するた
め、焼付け時に塗布膜中のガラスがセラミック素体／電
極界面や端子電極の表面に流動し、セラミック電子部品
同士がガラスを介して互いに貼り付き合う、いわゆる
「くっつき不良」が多発するばかりでなく、塗布膜中に
おいてガラスが占めていた領域が空隙となり、却ってめ
っき液の侵入が生じる。
【０００６】そこで、軟化点のさらに高いガラスフリッ
トを用いる方法が考えられるが、この場合、ガラスによ
る液相焼結が起こりにくくなるため、上述のいわゆる
「くっつき不良」は起こりにくくなるものの、焼結密度
が低くなるため、やはり同様にめっき液の侵入が生じる
本発明の目的は、上述の問題点を解消すべくなされたも
ので、導電成分の焼結時にガラスが粘度を維持したまま
で焼結が進むことで、軟化したガラスのセラミック素体
／端子電極界面や端子電極表面への流動が抑制され、か
つ端子電極膜中の空隙に十分な量のガラスが留まること
で、めっき液の浸入に対する良好なシール性を備え、い
わゆる「くっつき不良」の抑制が図られた端子電極を形
成し得る導電性ペースト、およびこのような端子電極を
備えるセラミック電子部品を提供することにある。
トを用いる方法が考えられるが、この場合、ガラスによ
る液相焼結が起こりにくくなるため、上述のいわゆる
「くっつき不良」は起こりにくくなるものの、焼結密度
が低くなるため、やはり同様にめっき液の侵入が生じる
本発明の目的は、上述の問題点を解消すべくなされたも
ので、導電成分の焼結時にガラスが粘度を維持したまま
で焼結が進むことで、軟化したガラスのセラミック素体
／端子電極界面や端子電極表面への流動が抑制され、か
つ端子電極膜中の空隙に十分な量のガラスが留まること
で、めっき液の浸入に対する良好なシール性を備え、い
わゆる「くっつき不良」の抑制が図られた端子電極を形
成し得る導電性ペースト、およびこのような端子電極を
備えるセラミック電子部品を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の導電性ペーストは、Ｃｕまたは／およびＮ
ｉを含む導電成分と、ガラスフリットと、有機ビヒクル
と、を含有する導電性ペーストであって、ガラスフリッ
トは、少なくとも１種の結晶化ガラスを含有し、導電成
分の焼結開始温度は、結晶化ガラスの結晶化開始温度よ
り高く、かつ結晶化ガラスの再溶融温度より低いことを
特徴とする。
に、本発明の導電性ペーストは、Ｃｕまたは／およびＮ
ｉを含む導電成分と、ガラスフリットと、有機ビヒクル
と、を含有する導電性ペーストであって、ガラスフリッ
トは、少なくとも１種の結晶化ガラスを含有し、導電成
分の焼結開始温度は、結晶化ガラスの結晶化開始温度よ
り高く、かつ結晶化ガラスの再溶融温度より低いことを
特徴とする。
【０００８】また、上述の結晶化ガラスは、Ｂ−Ｓｉ−
Ｘ−Ｏ系ガラス（Ｘは、アルカリ土類金属よりなる群か
ら選ばれる少なくとも１種）であることが好ましい。
Ｘ−Ｏ系ガラス（Ｘは、アルカリ土類金属よりなる群か
ら選ばれる少なくとも１種）であることが好ましい。
【０００９】また、上述の結晶化ガラスは、Ｂ−Ｓｉ−
Ｘ−Ｙ−Ｏ系ガラス（Ｘは、アルカリ土類金属よりなる
群から選ばれる少なくとも１種）（Ｙは、Ａｌ，Ｃｕ，
Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属よりなる群から選
ばれる少なくとも１種）であることが好ましい。
Ｘ−Ｙ−Ｏ系ガラス（Ｘは、アルカリ土類金属よりなる
群から選ばれる少なくとも１種）（Ｙは、Ａｌ，Ｃｕ，
Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属よりなる群から選
ばれる少なくとも１種）であることが好ましい。
【００１０】また、本発明のセラミック電子部品は、セ
ラミック素体と、セラミック素体に接するように形成さ
れた端子電極と、を備えるセラミック電子部品であっ
て、端子電極は、本発明の導電性ペーストを用いて形成
されていることを特徴とする。
ラミック素体と、セラミック素体に接するように形成さ
れた端子電極と、を備えるセラミック電子部品であっ
て、端子電極は、本発明の導電性ペーストを用いて形成
されていることを特徴とする。
【００１１】
【発明の実施の形態】本発明の導電性ペーストは、結晶
化ガラスを含有し、前記導電成分の焼結開始温度は、前
記結晶化ガラスの結晶化開始温度より高く、かつ前記結
晶化ガラスの再溶融温度よりも低いことを要する。
化ガラスを含有し、前記導電成分の焼結開始温度は、前
記結晶化ガラスの結晶化開始温度より高く、かつ前記結
晶化ガラスの再溶融温度よりも低いことを要する。
【００１２】導電粉末の焼結開始温度が、ガラスフリッ
トの結晶化開始温度以下であると、導電粉末の焼結温度
ではガラスの結晶化が起こらず流動性を有する非晶質ガ
ラスとして存在するため、電極膜中からの移動が容易と
なり、いわゆる「くっつき不良」やめっき液の侵入が生
じる。他方、導電粉末の焼結開始温度が、ガラスフリッ
トの再溶融温度以上であると、導電粉末の焼結時には一
旦結晶化したガラスの再溶融がおこり、いわゆる「くっ
つき不良」やめっき液の侵入が生じる。
トの結晶化開始温度以下であると、導電粉末の焼結温度
ではガラスの結晶化が起こらず流動性を有する非晶質ガ
ラスとして存在するため、電極膜中からの移動が容易と
なり、いわゆる「くっつき不良」やめっき液の侵入が生
じる。他方、導電粉末の焼結開始温度が、ガラスフリッ
トの再溶融温度以上であると、導電粉末の焼結時には一
旦結晶化したガラスの再溶融がおこり、いわゆる「くっ
つき不良」やめっき液の侵入が生じる。
【００１３】また、このような結晶化ガラスとしては、
Ｂ−Ｓｉ−Ｘ−Ｏ系ガラス（Ｘは、アルカリ土類金属よ
りなる群から選ばれる少なくとも１種）であることが好
ましい。Ｂａ，Ｓｒ，Ｃａ等のアルカリ土類金属の酸化
物は、網目修飾酸化物であつため、ガラス中に含まれる
ことで結晶化を助け、さらにめっき液成分と反応するこ
とで安定な不溶性反応物を作り、ガラスがめっき液に溶
解することを抑制する効果がある。
Ｂ−Ｓｉ−Ｘ−Ｏ系ガラス（Ｘは、アルカリ土類金属よ
りなる群から選ばれる少なくとも１種）であることが好
ましい。Ｂａ，Ｓｒ，Ｃａ等のアルカリ土類金属の酸化
物は、網目修飾酸化物であつため、ガラス中に含まれる
ことで結晶化を助け、さらにめっき液成分と反応するこ
とで安定な不溶性反応物を作り、ガラスがめっき液に溶
解することを抑制する効果がある。
【００１４】また、上述の結晶化ガラスは、さらに多元
系のＢ−Ｓｉ−Ｘ−Ｙ−Ｏ系ガラス（Ｘは、アルカリ土
類金属よりなる群から選ばれる少なくとも１種）（Ｙ
は、Ａｌ，Ｃｕ，Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属
よりなる群から選ばれる少なくとも１種）であっても構
わない、すなわち、ガラスが結晶化する範囲で、Ａｌ，
Ｃｕ，Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属等を含有し
ても構わない。
系のＢ−Ｓｉ−Ｘ−Ｙ−Ｏ系ガラス（Ｘは、アルカリ土
類金属よりなる群から選ばれる少なくとも１種）（Ｙ
は、Ａｌ，Ｃｕ，Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属
よりなる群から選ばれる少なくとも１種）であっても構
わない、すなわち、ガラスが結晶化する範囲で、Ａｌ，
Ｃｕ，Ｎｉ，Ｚｎ，Ｍｎおよびアルカリ金属等を含有し
ても構わない。
【００１５】なお、導電性ペーストにおける導電成分と
ガラスフリットの構成比率については、特に限定するも
のではないが、好ましくは、導電成分５０〜９５体積％
に対して、ガラスフリット５〜５０体積％の範囲内であ
る。ガラスフリットの構成比率が５体積％を下回ると、
本発明の効果が得られにくい。他方、ガラスフリットの
構成比率が５０体積％を上回ると、端子電極の表面近傍
に余剰のガラスフリットが集中することで、めっき付き
不良を引き起こす恐れがある。
ガラスフリットの構成比率については、特に限定するも
のではないが、好ましくは、導電成分５０〜９５体積％
に対して、ガラスフリット５〜５０体積％の範囲内であ
る。ガラスフリットの構成比率が５体積％を下回ると、
本発明の効果が得られにくい。他方、ガラスフリットの
構成比率が５０体積％を上回ると、端子電極の表面近傍
に余剰のガラスフリットが集中することで、めっき付き
不良を引き起こす恐れがある。
【００１６】本発明の積層セラミック電子部品の一つの
実施形態について、図１に基づいて詳細に説明する。す
なわち、セラミック電子部品１は、セラミック積層体２
と、内部電極３，３と、端子電極４，４と、めっき膜
５，５とから構成される。
実施形態について、図１に基づいて詳細に説明する。す
なわち、セラミック電子部品１は、セラミック積層体２
と、内部電極３，３と、端子電極４，４と、めっき膜
５，５とから構成される。
【００１７】セラミック積層体２は、ＢａＴｉＯ3を主
成分とする誘電体材料からなるセラミック層２ａが複数
積層された生のセラミック積層体が焼成されてなる。
成分とする誘電体材料からなるセラミック層２ａが複数
積層された生のセラミック積層体が焼成されてなる。
【００１８】内部電極３，３は、セラミック積層体２内
のセラミック層２ａ間にあって、複数の生のセラミック
層２ａ上に導電性ペーストが印刷され、生のセラミック
層と同時焼成されてなり、内部電極３，３のそれぞれの
端縁は、セラミック層２ａの何れかの端面に露出するよ
うに形成されている。
のセラミック層２ａ間にあって、複数の生のセラミック
層２ａ上に導電性ペーストが印刷され、生のセラミック
層と同時焼成されてなり、内部電極３，３のそれぞれの
端縁は、セラミック層２ａの何れかの端面に露出するよ
うに形成されている。
【００１９】端子電極４，４は、セラミック積層体２の
端面に露出した内部電極３，３の一端と電気的かつ機械
的に接合されるように、本発明の導電性ペーストがセラ
ミック積層体２の端面に塗布され焼付けられてなる。
端面に露出した内部電極３，３の一端と電気的かつ機械
的に接合されるように、本発明の導電性ペーストがセラ
ミック積層体２の端面に塗布され焼付けられてなる。
【００２０】めっき膜５，５は、例えば、ＳｎやＮｉ等
のめっきや、はんだめっき等からなり、端子電極上４，
４上に少なくとも１層形成されてなる。
のめっきや、はんだめっき等からなり、端子電極上４，
４上に少なくとも１層形成されてなる。
【００２１】なお、本発明のセラミック電子部品のセラ
ミック積層体２の材料は、上述の実施形態に限定される
ことなく、例えばＰｂＺｒＯ3等その他の誘電体材料
や、絶縁体、磁性体、半導体材料からなっても構わな
い。また、本発明の積層セラミック電子部品の内部電極
３の枚数は、上述の実施形態に限定されることなく、必
ずしも備えている必要はなく、また何層形成されていて
も構わない。また、めっき膜５，５は、必ずしも備えて
いる必要はなく、また何層形成されていても構わない。
ミック積層体２の材料は、上述の実施形態に限定される
ことなく、例えばＰｂＺｒＯ3等その他の誘電体材料
や、絶縁体、磁性体、半導体材料からなっても構わな
い。また、本発明の積層セラミック電子部品の内部電極
３の枚数は、上述の実施形態に限定されることなく、必
ずしも備えている必要はなく、また何層形成されていて
も構わない。また、めっき膜５，５は、必ずしも備えて
いる必要はなく、また何層形成されていても構わない。
【００２２】
【実施例】まず、表１に示す組成比率となるように、ガ
ラス番号１〜１０のガラスフリットを作製した。すなわ
ち、出発原料のＢａＣＯ3，ＳｉＯ2，Ｈ3ＢＯ3，Ａｌ
（ＯＨ）3，ＺｎＯ，ＣｕＯ，ＮｉＯ，Ｎａ2（Ｃ
Ｏ3），ＭｎＯ2，ＳｒＣＯ3，ＣａＣＯ3を所定量調合し
た後、これを混合し、白金ルツボで１０００〜１５００
℃の範囲で溶融させ、金属ロールに投下後に急冷してガ
ラス化させ、得られたガラスのカレットをメノウ乳鉢で
粗粉砕した後、ジルコニア球をメディアに用いたボール
ミル等を用いて微粉砕をおこない、ガラス番号１〜１０
のガラスフリットを得た。
ラス番号１〜１０のガラスフリットを作製した。すなわ
ち、出発原料のＢａＣＯ3，ＳｉＯ2，Ｈ3ＢＯ3，Ａｌ
（ＯＨ）3，ＺｎＯ，ＣｕＯ，ＮｉＯ，Ｎａ2（Ｃ
Ｏ3），ＭｎＯ2，ＳｒＣＯ3，ＣａＣＯ3を所定量調合し
た後、これを混合し、白金ルツボで１０００〜１５００
℃の範囲で溶融させ、金属ロールに投下後に急冷してガ
ラス化させ、得られたガラスのカレットをメノウ乳鉢で
粗粉砕した後、ジルコニア球をメディアに用いたボール
ミル等を用いて微粉砕をおこない、ガラス番号１〜１０
のガラスフリットを得た。
【００２３】そこで、ガラス番号１〜１０のガラスフリ
ットについてＴＧ−ＤＴＡを測定し、ＤＴＡ曲線から軟
化点温度，結晶化開始温度（Ｔｃ），結晶化ピーク温度
（Ｔｃｐ），再溶融温度をそれぞれ求め、これを表１に
まとめた。
ットについてＴＧ−ＤＴＡを測定し、ＤＴＡ曲線から軟
化点温度，結晶化開始温度（Ｔｃ），結晶化ピーク温度
（Ｔｃｐ），再溶融温度をそれぞれ求め、これを表１に
まとめた。
【００２４】
【表１】
【００２５】次いで、焼結開始温度が７８０℃，８２０
℃，８４５℃であるＣｕ粉末を準備し、それぞれ番号１
〜３の導電成分とした。なお、Ｃｕ粉末の焼結開始温度
は、Ｃｕ粉末を圧粉体状に加工したものを加熱した時の
変位を測定し、収縮が始まった温度を焼結開始温度と定
義した。
℃，８４５℃であるＣｕ粉末を準備し、それぞれ番号１
〜３の導電成分とした。なお、Ｃｕ粉末の焼結開始温度
は、Ｃｕ粉末を圧粉体状に加工したものを加熱した時の
変位を測定し、収縮が始まった温度を焼結開始温度と定
義した。
【００２６】
【表２】
【００２７】次いで、表１に示した組成比率の異なる番
号１〜１０のガラスフリット２０体積％と、表２に示し
た焼結開始温度の異なるＣｕ粉末からなる記号Ａ〜Ｃの
導電成分８０体積％とを、表３に示す組み合わせで混合
し、さらにテルピネオール８０重量％とアクリル樹脂２
０重量％とからなる有機ビヒクルを適量加え、３本ロー
ルで混合し分散させて、試料１１〜４２の導電性ペース
トを作製した。
号１〜１０のガラスフリット２０体積％と、表２に示し
た焼結開始温度の異なるＣｕ粉末からなる記号Ａ〜Ｃの
導電成分８０体積％とを、表３に示す組み合わせで混合
し、さらにテルピネオール８０重量％とアクリル樹脂２
０重量％とからなる有機ビヒクルを適量加え、３本ロー
ルで混合し分散させて、試料１１〜４２の導電性ペース
トを作製した。
【００２８】次いで、試料１１〜４２の導電性ペースト
を用いて、試料１１〜４２の積層セラミックコンデンサ
を作製した。まず、ＢａＴｉＯ3を主成分とするセラミ
ック層を準備し、所定枚数のセラミック層の表面上に一
方の端縁がセラミック層の何れかの端面側に露出するよ
うに、Ｎｉを導電成分とする内部電極となるべき電極膜
を印刷し、これら複数のセラミック層を所定枚数積層し
圧着して、複数の生のセラミック素体を準備した。
を用いて、試料１１〜４２の積層セラミックコンデンサ
を作製した。まず、ＢａＴｉＯ3を主成分とするセラミ
ック層を準備し、所定枚数のセラミック層の表面上に一
方の端縁がセラミック層の何れかの端面側に露出するよ
うに、Ｎｉを導電成分とする内部電極となるべき電極膜
を印刷し、これら複数のセラミック層を所定枚数積層し
圧着して、複数の生のセラミック素体を準備した。
【００２９】次いで、生のセラミック素体の両端面に試
料１１〜４２の導電性ペーストを浸漬塗布し、１２０℃
で１０分間乾燥させた後、中性雰囲気中，表３に示した
各試料の焼付け温度，１０分ピークの条件で焼付けし
て、内部電極に電気的かつ機械的に接合された一対の端
子電極を形成して、試料１１〜４２のめっき処理前部品
を各試料１００００個ずつ得た。なお、焼付け温度は、
試料１１，１３〜１７，１９〜４２については、導電成
分の焼結開始温度＋２０℃と設定し、試料１２について
は、導電成分の焼結開始温度＋４０℃と設定し，試料１
８については、導電成分の焼結開始温度と設定した。
料１１〜４２の導電性ペーストを浸漬塗布し、１２０℃
で１０分間乾燥させた後、中性雰囲気中，表３に示した
各試料の焼付け温度，１０分ピークの条件で焼付けし
て、内部電極に電気的かつ機械的に接合された一対の端
子電極を形成して、試料１１〜４２のめっき処理前部品
を各試料１００００個ずつ得た。なお、焼付け温度は、
試料１１，１３〜１７，１９〜４２については、導電成
分の焼結開始温度＋２０℃と設定し、試料１２について
は、導電成分の焼結開始温度＋４０℃と設定し，試料１
８については、導電成分の焼結開始温度と設定した。
【００３０】次いで、試料１１〜４２のめっき処理前部
品の一対の端子電極上にＮｉめっき膜を電解めっき処理
により形成し、さらにＮｉめっき膜上にＳｉめっき膜を
電解めっき処理により形成して、試料１１〜４２の積層
セラミックコンデンサを得た。
品の一対の端子電極上にＮｉめっき膜を電解めっき処理
により形成し、さらにＮｉめっき膜上にＳｉめっき膜を
電解めっき処理により形成して、試料１１〜４２の積層
セラミックコンデンサを得た。
【００３１】そこで、導電成分の焼結開始温度とガラス
フリットの結晶化開始温度の差，ガラスフリットの再溶
融温度と導電成分の焼結開始温度の差，内部欠陥不良
率，くっつき不良率を測定し、評価を付してこれらを表
３にまとめた。
フリットの結晶化開始温度の差，ガラスフリットの再溶
融温度と導電成分の焼結開始温度の差，内部欠陥不良
率，くっつき不良率を測定し、評価を付してこれらを表
３にまとめた。
【００３２】なお、くっつき不良率は、試料１１〜４２
のめっき処理前部品同士が端子電極表面に集中したガラ
スを介して互いに貼り付き合っている、いわゆる「くっ
つき不良」が生じている試料を計数し、全数１００００
個に対する割合を求めた。
のめっき処理前部品同士が端子電極表面に集中したガラ
スを介して互いに貼り付き合っている、いわゆる「くっ
つき不良」が生じている試料を計数し、全数１００００
個に対する割合を求めた。
【００３３】また、内部欠陥不良率は、試料１１〜４２
のめっき処理前部品のうち、くっつき不良が発生したも
のを除いてめっき処理した積層セラミック電子部品を対
象として、クラック発生等の内部欠陥が生じている試料
を計数し、対象全数に対する割合を求めた。
のめっき処理前部品のうち、くっつき不良が発生したも
のを除いてめっき処理した積層セラミック電子部品を対
象として、クラック発生等の内部欠陥が生じている試料
を計数し、対象全数に対する割合を求めた。
【００３４】また、評価は、くっつき不良率および内部
欠陥不良率が何れも０．１％を下回る本発明の範囲内の
試料について○、くっつき不良率と内部欠陥発生率の少
なくとも一方が０．１％以上である本発明の範囲外の試
料について×を付した。
欠陥不良率が何れも０．１％を下回る本発明の範囲内の
試料について○、くっつき不良率と内部欠陥発生率の少
なくとも一方が０．１％以上である本発明の範囲外の試
料について×を付した。
【００３５】
【表３】
【００３６】表３から明らかであるように、結晶化ガラ
スからなる番号１〜８の何れかのガラスフリットを含
み、導電成分の焼結開始温度が、結晶化ガラスの結晶化
開始温度より高く、かつ結晶化ガラスの再溶融温度より
低い、試料１４〜１６，１９〜２７，３３〜３６の積層
セラミック電子部品は、くっつき不良率が０．０１〜
０．０９％で、内部欠陥不良率が０〜０．０９％であ
り、何れも０．１％を下回る優れた結果が得られ、本発
明の範囲内となった。
スからなる番号１〜８の何れかのガラスフリットを含
み、導電成分の焼結開始温度が、結晶化ガラスの結晶化
開始温度より高く、かつ結晶化ガラスの再溶融温度より
低い、試料１４〜１６，１９〜２７，３３〜３６の積層
セラミック電子部品は、くっつき不良率が０．０１〜
０．０９％で、内部欠陥不良率が０〜０．０９％であ
り、何れも０．１％を下回る優れた結果が得られ、本発
明の範囲内となった。
【００３７】なお、同じガラスフリットと導電成分を用
いて、焼付け温度を異ならせた試料１１と１２、試料１
７と１８を比較すると、焼結温度が低いほどくっつき不
良率は低下するが、内部欠陥不良率が僅かながら悪化す
ることが分かる。
いて、焼付け温度を異ならせた試料１１と１２、試料１
７と１８を比較すると、焼結温度が低いほどくっつき不
良率は低下するが、内部欠陥不良率が僅かながら悪化す
ることが分かる。
【００３８】これに対して、結晶化ガラスからなる番号
１〜８の何れかのガラスフリットを含み、導電成分の焼
結開始温度が、結晶化ガラスの結晶化開始温度以下であ
る、試料１１〜１３，３１，３２は、くっつき不良率と
内部欠陥発生率の少なくとも一方が０．１％以上で高く
劣ったため、本発明の範囲外となった。
１〜８の何れかのガラスフリットを含み、導電成分の焼
結開始温度が、結晶化ガラスの結晶化開始温度以下であ
る、試料１１〜１３，３１，３２は、くっつき不良率と
内部欠陥発生率の少なくとも一方が０．１％以上で高く
劣ったため、本発明の範囲外となった。
【００３９】また、結晶化ガラスからなる番号１〜８の
何れかのガラスフリットを含み、導電成分の焼結開始温
度が、結晶化ガラスの再溶融温度以上である、試料１
７，１８，２８〜３０は、くっつき不良率と内部欠陥発
生率の少なくとも一方が０．２％以上で高く劣ったた
め、本発明の範囲外となった。
何れかのガラスフリットを含み、導電成分の焼結開始温
度が、結晶化ガラスの再溶融温度以上である、試料１
７，１８，２８〜３０は、くっつき不良率と内部欠陥発
生率の少なくとも一方が０．２％以上で高く劣ったた
め、本発明の範囲外となった。
【００４０】また、非晶質ガラスからなる番号９または
１０のガラスフリットを含む試料３７〜４２は、くっつ
き不良率と内部欠陥発生率の少なくとも一方が０．１％
以上で高く劣った。
１０のガラスフリットを含む試料３７〜４２は、くっつ
き不良率と内部欠陥発生率の少なくとも一方が０．１％
以上で高く劣った。
【００４１】
【発明の効果】以上のように本発明の導電性ペーストに
よれば、Ｃｕまたは／およびＮｉを含む導電成分と、ガ
ラスフリットと、有機ビヒクルと、を含有し、ガラスフ
リットは、少なくとも１種の結晶化ガラスを含有し、導
電成分の焼結開始温度は、結晶化ガラスの結晶化開始温
度より高く、かつ結晶化ガラスの再溶融温度より低いこ
とを特徴とすることで、導電成分の焼結時にガラスが粘
度を維持したままで焼結が進み、軟化したガラスのセラ
ミック素体／端子電極界面や端子電極表面への流動が抑
制され、かつ端子電極膜中の空隙に十分な量のガラスが
留まるため、めっき液の浸入に対する良好なシール性を
備え、いわゆる「くっつき不良」が抑制された端子電
極、ならびに内部欠陥不良の発生が抑制されたセラミッ
ク電子部品が得られる効果がある。
よれば、Ｃｕまたは／およびＮｉを含む導電成分と、ガ
ラスフリットと、有機ビヒクルと、を含有し、ガラスフ
リットは、少なくとも１種の結晶化ガラスを含有し、導
電成分の焼結開始温度は、結晶化ガラスの結晶化開始温
度より高く、かつ結晶化ガラスの再溶融温度より低いこ
とを特徴とすることで、導電成分の焼結時にガラスが粘
度を維持したままで焼結が進み、軟化したガラスのセラ
ミック素体／端子電極界面や端子電極表面への流動が抑
制され、かつ端子電極膜中の空隙に十分な量のガラスが
留まるため、めっき液の浸入に対する良好なシール性を
備え、いわゆる「くっつき不良」が抑制された端子電
極、ならびに内部欠陥不良の発生が抑制されたセラミッ
ク電子部品が得られる効果がある。
【００４２】また、本発明のセラミック電子部品は、セ
ラミック素体と、セラミック素体に接するように形成さ
れた端子電極と、を備え、端子電極は、本発明の導電性
ペーストを用いて形成されていることを特徴とすること
で、めっき液の浸入に対する良好なシール性を備え、内
部欠陥不良の発生，いわゆる「くっつき不良」が抑制さ
れる効果が得られる。
ラミック素体と、セラミック素体に接するように形成さ
れた端子電極と、を備え、端子電極は、本発明の導電性
ペーストを用いて形成されていることを特徴とすること
で、めっき液の浸入に対する良好なシール性を備え、内
部欠陥不良の発生，いわゆる「くっつき不良」が抑制さ
れる効果が得られる。
【図１】本発明に係る一つの実施の形態のセラミック電
子部品の断面図である。
子部品の断面図である。
１ セラミック電子部品 ２ セラミック素体 ４ 端子電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AF06 AH01 AJ03 5E082 AA01 AB03 BC38 EE04 EE23 EE35 GG10 GG26 GG28 JJ03 JJ23 PP06 5G301 DA06 DA10 DA34 DA38 DA39 DA40 DD01
Claims (4)
- 【請求項１】 Ｃｕまたは／およびＮｉを含む導電成分
と、ガラスフリットと、有機ビヒクルと、を含有する導
電性ペーストであって、 前記ガラスフリットは、少なくとも１種の結晶化ガラス
を含有し、 前記導電成分の焼結開始温度は、前記結晶化ガラスの結
晶化開始温度より高く、かつ前記結晶化ガラスの再溶融
温度より低いことを特徴とする、導電性ペースト。 - 【請求項２】 前記結晶化ガラスは、Ｂ−Ｓｉ−Ｘ−Ｏ
系ガラス（Ｘは、アルカリ土類金属よりなる群から選ば
れる少なくとも１種）であることを特徴とする、請求項
１に記載の導電性ペースト。 - 【請求項３】 前記結晶化ガラスは、Ｂ−Ｓｉ−Ｘ−Ｙ
−Ｏ系ガラス（Ｘは、アルカリ土類金属よりなる群から
選ばれる少なくとも１種）（Ｙは、Ａｌ，Ｃｕ，Ｎｉ，
Ｚｎ，Ｍｎおよびアルカリ金属よりなる群から選ばれる
少なくとも１種）であることを特徴とする、請求項１に
記載の導電性ペースト。 - 【請求項４】 セラミック素体と、前記セラミック素体
に接するように形成された端子電極と、を備えるセラミ
ック電子部品であって、 前記端子電極は、請求項１〜３の何れかに記載の導電性
ペーストを用いて形成されていることを特徴とする、セ
ラミック電子部品。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163173A JP2001345231A (ja) | 2000-05-31 | 2000-05-31 | 導電性ペーストおよびセラミック電子部品 |
| KR10-2001-0029376A KR100433950B1 (ko) | 2000-05-31 | 2001-05-28 | 도전성 페이스트 및 세라믹 전자 부품 |
| US09/870,552 US6424516B2 (en) | 2000-05-31 | 2001-05-30 | Conductive paste and ceramic electronic component |
| CNB011216824A CN1162869C (zh) | 2000-05-31 | 2001-05-30 | 导电胶体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163173A JP2001345231A (ja) | 2000-05-31 | 2000-05-31 | 導電性ペーストおよびセラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345231A true JP2001345231A (ja) | 2001-12-14 |
Family
ID=18666969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000163173A Pending JP2001345231A (ja) | 2000-05-31 | 2000-05-31 | 導電性ペーストおよびセラミック電子部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6424516B2 (ja) |
| JP (1) | JP2001345231A (ja) |
| KR (1) | KR100433950B1 (ja) |
| CN (1) | CN1162869C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013219A (ja) * | 2004-06-28 | 2006-01-12 | Kyocera Corp | チップ型電子部品およびその製法 |
| US7558047B2 (en) | 2004-04-23 | 2009-07-07 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| JP2009200363A (ja) * | 2008-02-22 | 2009-09-03 | Koa Corp | 積層チップバリスタ |
| JP2010248034A (ja) * | 2009-04-16 | 2010-11-04 | Nippon Electric Glass Co Ltd | 電極形成用ガラス組成物および電極形成材料 |
| JP2014011450A (ja) * | 2012-06-28 | 2014-01-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| KR20190011678A (ko) * | 2017-07-25 | 2019-02-07 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005085495A (ja) * | 2003-09-04 | 2005-03-31 | Murata Mfg Co Ltd | 導電性ペースト及びセラミック電子部品 |
| WO2006003755A1 (ja) * | 2004-07-06 | 2006-01-12 | Murata Manufacturing.Co., Ltd. | 導電性ペースト及びそれを用いたセラミック電子部品 |
| CN101517673B (zh) * | 2006-09-22 | 2011-12-21 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| DE102006060432A1 (de) * | 2006-12-20 | 2008-06-26 | Epcos Ag | Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements |
| JP2013048231A (ja) * | 2011-08-29 | 2013-03-07 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2015035581A (ja) * | 2013-07-10 | 2015-02-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| KR101444615B1 (ko) * | 2013-08-09 | 2014-09-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| US10068710B2 (en) * | 2015-07-17 | 2018-09-04 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing same |
| US10431508B2 (en) | 2015-07-19 | 2019-10-01 | Vq Research, Inc. | Methods and systems to improve printed electrical components and for integration in circuits |
| US10332684B2 (en) * | 2015-07-19 | 2019-06-25 | Vq Research, Inc. | Methods and systems for material cladding of multilayer ceramic capacitors |
| TWI665691B (zh) * | 2017-01-25 | 2019-07-11 | 禾伸堂企業股份有限公司 | 積層陶瓷電容器及其製造方法 |
| CN109346322A (zh) * | 2018-10-17 | 2019-02-15 | 成都宏明电子科大新材料有限公司 | 一种脉冲功率陶瓷电容器、端电极及制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997733A (ja) * | 1995-09-29 | 1997-04-08 | Taiyo Yuden Co Ltd | 積層セラミック部品の製造方法 |
| US6225392B1 (en) * | 1996-05-15 | 2001-05-01 | Asahi Glass Company Ltd. | Conductive paste |
| JPH1012481A (ja) * | 1996-06-24 | 1998-01-16 | Murata Mfg Co Ltd | 導電性ペースト及びセラミック電子部品の製造方法 |
| JP3511895B2 (ja) * | 1998-06-05 | 2004-03-29 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
| KR20000003052A (ko) * | 1998-06-25 | 2000-01-15 | 이형도 | 칩부품의 외부전극 형성방법 |
-
2000
- 2000-05-31 JP JP2000163173A patent/JP2001345231A/ja active Pending
-
2001
- 2001-05-28 KR KR10-2001-0029376A patent/KR100433950B1/ko active IP Right Grant
- 2001-05-30 CN CNB011216824A patent/CN1162869C/zh not_active Expired - Lifetime
- 2001-05-30 US US09/870,552 patent/US6424516B2/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7558047B2 (en) | 2004-04-23 | 2009-07-07 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| US7804677B2 (en) | 2004-04-23 | 2010-09-28 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| JP2006013219A (ja) * | 2004-06-28 | 2006-01-12 | Kyocera Corp | チップ型電子部品およびその製法 |
| JP4574246B2 (ja) * | 2004-06-28 | 2010-11-04 | 京セラ株式会社 | チップ型電子部品およびその製法 |
| JP2009200363A (ja) * | 2008-02-22 | 2009-09-03 | Koa Corp | 積層チップバリスタ |
| JP2010248034A (ja) * | 2009-04-16 | 2010-11-04 | Nippon Electric Glass Co Ltd | 電極形成用ガラス組成物および電極形成材料 |
| JP2014011450A (ja) * | 2012-06-28 | 2014-01-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| KR20190011678A (ko) * | 2017-07-25 | 2019-02-07 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 |
| JP2019024065A (ja) * | 2017-07-25 | 2019-02-14 | 太陽誘電株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
| JP7171171B2 (ja) | 2017-07-25 | 2022-11-15 | 太陽誘電株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
| KR102571464B1 (ko) * | 2017-07-25 | 2023-08-28 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010109119A (ko) | 2001-12-08 |
| US20020006023A1 (en) | 2002-01-17 |
| KR100433950B1 (ko) | 2004-06-04 |
| CN1162869C (zh) | 2004-08-18 |
| CN1326196A (zh) | 2001-12-12 |
| US6424516B2 (en) | 2002-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001345231A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| US5781402A (en) | Conducting thick film composition, thick film electrode, ceramic electronic component and laminated ceramic capacitor | |
| US7510673B2 (en) | Electroconductive paste and ceramic electronic component including electroconductive paste | |
| US9328014B2 (en) | Ceramic electronic component and glass paste | |
| EP3357878B1 (en) | Conductive paste and terminal electrode forming method for laminated ceramic part | |
| JP3799933B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| KR102107032B1 (ko) | 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 | |
| JP2005085495A (ja) | 導電性ペースト及びセラミック電子部品 | |
| JP5668429B2 (ja) | 積層セラミック電子部品 | |
| JP3494115B2 (ja) | 導電性ペーストおよびこれを用いた積層セラミック電子部品 | |
| JP2002270457A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP2658509B2 (ja) | 電子部品と電極ペーストおよび端子電極の形成方法 | |
| KR20170099544A (ko) | 전자부품 및 그의 제조방법 | |
| JP3985352B2 (ja) | 導電性ペースト及びそれを用いたセラミック電子部品 | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| JP4576660B2 (ja) | 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ | |
| JP2022136771A (ja) | セラミック電子部品 | |
| JP2009206430A (ja) | 積層電子部品およびその製造方法 | |
| JP5169314B2 (ja) | 積層電子部品 | |
| JP4590666B2 (ja) | 導電性ペーストおよびこれを用いたセラミック電子部品 | |
| JP3780945B2 (ja) | セラミック電子部品 | |
| JP3371749B2 (ja) | 電子部品の製造方法 | |
| JP2003323817A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
| JP2825327B2 (ja) | セラミック積層コンデンサと端子電極ペーストおよび端子電極の形成方法 | |
| JP2002313664A (ja) | 導電性ペーストおよび積層セラミック電子部品 |