KR20140123979A - 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법 - Google Patents

도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법 Download PDF

Info

Publication number
KR20140123979A
KR20140123979A KR1020147024180A KR20147024180A KR20140123979A KR 20140123979 A KR20140123979 A KR 20140123979A KR 1020147024180 A KR1020147024180 A KR 1020147024180A KR 20147024180 A KR20147024180 A KR 20147024180A KR 20140123979 A KR20140123979 A KR 20140123979A
Authority
KR
South Korea
Prior art keywords
external electrode
component
glass
glass phase
conductive paste
Prior art date
Application number
KR1020147024180A
Other languages
English (en)
Other versions
KR101655348B1 (ko
Inventor
테츠야 키스미
토시키 나가모토
야스히로 니시사카
요코 오카베
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140123979A publication Critical patent/KR20140123979A/ko
Application granted granted Critical
Publication of KR101655348B1 publication Critical patent/KR101655348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

도전성 페이스트는 금속 분말과, Si 성분을 포함한 유리 프릿과, 유기 비히클을 포함한다. 금속 분말은 최대 길이 a와 최대 두께 b의 비 a/b가 2.5 이상인 편평상이며, 유리 프릿 중의 SiO2의 함유 몰량은 36~59몰%이고, 유리 프릿의 체적 함유량은 6~11체적%이다. 이 도전성 페이스트를 사용한 적층 세라믹 콘덴서의 외부전극(5a,5b)은, 유리상(10) 중의 SiO2의 함유 몰량이 38~60몰%이고, 유리상(10)이 차지하는 점유율은 면적 비율로 30~60%이며, 유리상(10)의 최대 길이 c가 5㎛이하이다. 이것에 의해 외부전극의 형성에 적합한 도전성 페이스트, 및 외부전극의 두께가 얇아져도, 구조 결함을 초래하지 않고 내습성이나 내도금액성을 확보할 수 있으면서, 양호한 도금 부착성을 가지는 적층 세라믹 콘덴서 등의 전자부품과 그 제조방법을 실현한다.

Description

도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법{CONDUCTIVE PASTE, ELECTRONIC COMPONENT, AND METHOD FOR PRODUCING ELECTRONIC COMPONENT}
본 발명은 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법에 관한 것으로서, 보다 상세하게는 외부전극의 형성에 적합한 도전성 페이스트, 및 상기 도전성 페이스트를 사용하여 형성된 적층 세라믹 콘덴서 등의 전자부품과 그 제조방법에 관한 것이다.
최근에 있어서의 일렉트로닉스 기술의 발전에 수반하여, 적층 세라믹 콘덴서 등의 전자부품의 소형화·대용량화가 급속하게 진행되고 있다.
이 종류의 전자부품, 예를 들면 적층 세라믹 콘덴서는 통상 내부전극이 매설(埋設)된 부품 소체의 양단부에 외부전극용 도전성 페이스트를 도포한 후, 소성 처리를 행하여 외부전극을 형성하고, 또한 상기 외부전극의 내열성이나 솔더 젖음성의 향상을 도모하기 위해, 외부전극의 표면에 Ni, Sn, 솔더 등의 도금 피막을 형성하여, 상기 도금 피막으로 외부전극을 피복하고 있다.
그리고, 특허문헌 1에는, 부품 소체가 CaZrO3계 화합물을 주성분으로 하는 동시에, 외부전극이 Cu, Ni, 및 Cu-Ni 합금의 어느 하나를 주성분으로 하는 금속 분말과 유리 프릿을 함유하고, 상기 유리 프릿이 B2O3을 8~36몰%, SiO2를 31~62몰%, 알칼리 금속 산화물 및 알칼리 토류 금속 산화물 중 적어도 어느 한쪽을 총계로 9~43몰%, ZnO를 0~3몰% 포함하고 있는 적층 세라믹 콘덴서가 제안되어 있다.
또한 특허문헌 1에서는, 유리상의 부품 소체에의 침투 거리를 1~8㎛로 제어하고 있는 점이 기재되어 있다.
특허문헌 1에서는, 상술한 몰 조성의 붕규산아연계 유리를 외부전극 중에 함유시킴으로써, 유리상을 부품 소체 내에 적당히 침투시킬 수 있다. 그리고 이것에 의해 외부전극과 부품 소체의 접합 강도나 외부전극의 도금 부착성을 향상시키고, 또한 내부전극에 구조 결함이 발생하는 것을 억제하고자 하고 있다.
일본국 공개특허공보 2005-228904호(청구항 1, 2, 단락번호 [0015] 등)
그런데, 적층 세라믹 콘덴서 등의 전자부품에서는, 상술한 바와 같이 소형화·대용량화가 진전되고 있고, 이러한 관점에서 용량의 취득에 기여하는 부품 소체의 두께를 두껍게 하는 한편, 외부전극의 막 두께를 얇게 함으로써 소자가 대형화하는 것을 회피하고자 하고 있다.
그러나 특허문헌 1에서는, 유리상을 부품 소체 내에 1~8㎛의 깊이로 침투시키고 있기 때문에, 외부전극의 막 두께를, 예를 들면 7㎛이하로 얇게 하면, 외부전극의 표층면에는 유리상이 존재하지 않게 되거나, 극미량밖에 존재하지 않게 된다. 이 때문에 외부전극이 외기의 수분을 흡습하여, 수분이 외부전극을 통해 부품 소체 내에 침입할 우려가 있다.
또한 전해 도금 등의 도금법을 사용하여 외부전극의 표면에 도금 피막을 형성한 경우, 외부전극의 막 두께가 얇아지면, 도금액이 외부전극을 침투하여 부품 소체에 침입할 우려가 있다.
이와 같이 특허문헌 1에 기재된 종래 기술에서는, 외부전극의 막 두께가 얇아지면, 내습성이나 내도금액성이 저하하여, 전자부품의 특성 열화를 초래할 우려가 있다.
본 발명은 이러한 사정에 비추어 이루어진 것으로서, 외부전극의 형성에 적합한 도전성 페이스트, 및 외부전극의 두께가 얇아져도, 구조 결함을 초래하지 않고 내습성이나 내도금액성을 확보할 수 있으면서, 양호한 도금 부착성을 가지는 적층 세라믹 콘덴서 등의 전자부품, 및 상기 도전성 페이스트를 사용하여 전자부품을 제조하는 전자부품의 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해, 도전성 페이스트에 포함되는 유리 프릿 중의 Si 성분의 함유 몰량이나 유리 프릿의 체적 함유량, 또한 금속 분말의 형상에 대하여 예의 연구를 행한 바, 유리 프릿 중의 SiO2의 함유 몰량을 36~59몰%로 하면서, 유리 프릿의 체적 함유량을 6~11체적%로 하고, 또한 금속 분말로서 최대 길이 a와 최대 두께 b의 비(이하, "애스펙트비"라 칭함) a/b가 2.5 이상인 편평 형상의 것을 사용함으로써, 외부전극의 막 두께를 7㎛이하로 얇게 해도, 구조 결함을 초래하지 않고, 내습·내도금액성과 도금 부착성의 양립이 가능한 도전성 페이스트를 얻을 수 있다는 지견을 얻었다.
본 발명은 이러한 지견에 근거하여 이루어진 것으로서, 본 발명에 따른 도전성 페이스트는, 전자부품의 외부전극을 형성하기 위한 도전성 페이스트이며, 금속 분말과, 적어도 Si 성분을 포함한 유리 프릿과, 유기 비히클을 함유하고, 상기 금속 분말은, 최대 길이 a와 최대 두께 b의 비 a/b가 2.5 이상인 편평 형상으로 형성되는 동시에, 상기 유리 프릿 중의 상기 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%이면서, 상기 유리 프릿의 체적 함유량이 6~11체적%인 것을 특징으로 하고 있다.
이 도전성 페이스트를 사용함으로써, 외부전극을 형성한 경우에도, 외부전극은 유리 프릿과 금속 분말이 적당하게 혼재하여 소결되기 때문에, 외부전극 중에는 유리상을 존재시키는 것이 가능해지고, 이것에 의해 전자부품의 구조 결함을 초래하지 않고 표층면의 씰성 향상을 도모할 수 있다. 또한 상기 애스펙트비를 가지는 금속 분말을 외부전극의 표층면을 따르는 형태로 존재시킬 수 있으므로, 도금 피막 형성의 기점이 되는 금속 분말을 충분히 확보하는 것이 가능해져, 소망하는 양호한 도금 부착성을 확보할 수 있다. 그리고 이것에 의해 내습·내도금액성과 도금 부착성이 양립된 전자부품용 외부전극을 얻는 것이 가능해진다.
또한 본 발명에서는, 상기 "편평 형상"은 플레이크상, 인편(鱗片)상, 플레이트상, 혹은 코인상 등을 총칭한 것을 말하고, 주면 형상은 원형 형상, 타원 형상, 혹은 구덩이를 가지는 일그러진 형상을 포함하며, 두께에 대해서도 일정 두께로 형성되어 있는 것에 한정되지 않고, 두께가 불균일한 것을 포함한다.
또한 본 발명자들이 상기 도전성 페이스트를 사용하여 얻어진 전자부품의 외부전극 조성을 분석한 바, 유리상 중의 Si 함유량은 38~60몰%가 되는 것을 알 수 있었다. 또한 전자부품의 외부전극 근방의 단면을 주사형 전자 현미경(이하, "SEM"이라 칭함)으로 관찰하고, 소정의 방법으로 해석한 바, 외부전극 중의 유리상이 차지하는 점유율이, 면적 비율로 30~60%가 되면서, 유리상의 최대 길이 c가 5㎛이하가 되는 것을 알 수 있었다.
즉, 본 발명에 따른 전자부품은, 외부전극이 부품 소체의 단부(端部)를 덮도록 형성되는 동시에, 상기 외부전극의 표면에 적어도 1층 이상의 도금 피막이 피복 형성된 전자부품으로서, 상기 외부전극이, 적어도 Si 성분을 포함한 유리상과 금속부가 혼재한 상태로 소결되어 이루어지고, 상기 유리상 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 38~60몰%이며, 상기 외부전극에 있어서의 상기 유리상이 차지하는 점유율은, 면적 비율로 30~60%가 되는 동시에, 상기 유리상의 최대 길이 c가 5㎛이하가 되고, 상기 점유율은, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 외부전극과 상기 도금 피막의 계면상에 위치하고, 상기 부품 소체의 단면까지의 최단 거리 위치에 있는 점을 통과하는 직선과, 상기 단면 사이에서 둘러싸인 포위 부분을 피측정 영역으로서 산출하고, 상기 최대 길이 c는, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 부품 소체의 단면으로부터 상기 계면에서 접하는 상기 도금 피막의 표층면까지의 최장 거리 위치에서 교차하는 상기 단면과 평행한 제2의 직선과, 상기 제1의 직선의 간격을 등분(等分)하는 중간선상에 존재하는 상기 유리상을 추출하여, 상기 추출된 유리상 중 상기 단면과 평행 방향의 길이가 최대값인 것을 특징으로 하고 있다.
이것에 의해 내습성이나 내도금액성, 또한 도금 부착성이 양호하고, 부품 소체와 외부전극 사이에서 박리나 크랙 등의 구조 결함의 발생이 억제된 신뢰성이 뛰어난 소망하는 전자부품을 얻는 것이 가능해진다. 게다가 상술의 방법으로 외부전극 단면의 결정 조직을 해석함으로써, 점유율 및 유리상의 최대 길이 c를 용이하게 산출할 수 있다.
또한 본 발명의 전자부품은 상기 유리상의 상기 부품 소체에의 침투 거리가 1㎛이하(0을 포함)인 것이 바람직하다.
이것에 의해 유리상이 부품 소체에 침투하는 것을 최대한 회피할 수 있기 때문에, 외부전극 중에 공동(空洞)이 생기는 것을 회피할 수 있어, 보다 효과적인 내습성의 확보가 가능해진다.
또한 본 발명에서, 도전성 페이스트와 더불어, 전자부품에 대해서도 보호의 청구 범위로 한 것은, 널리 시장에 유통하는 완성품으로서의 전자부품으로부터는, 외부전극이 어떠한 도전성 페이스트를 사용하여 제작되어 있는지를 특정하는 것이 곤란하다는 사정을 고려했기 때문이다.
또한 본 발명에 따른 전자부품의 제조방법은, 부품 소체의 표면에 외부전극을 형성한 전자부품을 제조하는 전자부품의 제조방법으로서, 상술한 도전성 페이스트를 상기 부품 소체의 상기 표면에 도포하고, 소성 처리를 행하여 상기 외부전극을 형성하는 것을 특징으로 하고 있다.
이것에 의해 외부전극의 막 두께를 얇게 해도, 내습성이나 내도금액성, 또한 도금 부착성이 양호하고, 게다가 구조 결함의 발생을 억제할 수 있는 신뢰성이 뛰어난 소형 대용량의 각종 전자부품을 얻는 것이 가능해진다.
또한 본 발명의 전자부품의 제조방법은, 상기 소성 처리가, 상기 도전성 페이스트에 함유되는 유리 프릿의 연화 개시 온도 근방의 온도로 행하는 것이 바람직하다.
이것에 의해 유리 프릿과 부품 소체가 반응하여 외부전극 중에 공동이 생기는 것을 최대한 회피할 수 있어, 내습성이 저하하는 것을 효과적으로 회피할 수 있다.
본 발명의 도전성 페이스트에 의하면, 금속 분말과, 적어도 Si 성분을 포함한 유리 프릿과, 유기 비히클을 함유하고, 상기 금속 분말은, 최대 길이 a와 최대 두께 b의 비 a/b가 2.5 이상인 편평 형상으로 형성되는 동시에, 상기 유리 프릿 중의 상기 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%이면서, 상기 유리 프릿의 체적 함유량이 6~11체적%이므로, 이 도전성 페이스트를 사용하여 외부전극을 형성함으로써, 외부전극은 유리 프릿과 금속 분말이 적당하게 혼재하여 소결되기 때문에, 외부전극 중에는 유리상을 존재시키는 것이 가능해지고, 이것에 의해 전자부품의 구조 결함을 초래하지 않고 외부전극의 표층면의 씰성이 향상된다. 또한 상기 애스펙트비를 가지는 금속 분말을 외부전극의 표층면을 따르는 형태로 존재시킬 수 있으므로, 도금 피막 형성의 기점이 되는 금속 분말을 충분히 확보하는 것이 가능해져, 소망하는 양호한 도금 부착성을 확보할 수 있다. 그리고 이것에 의해 내습·내도금액성과 도금 부착성이 양립된 외부전극을 얻는 것이 가능해진다.
본 발명의 전자부품에 의하면, 외부전극이 부품 소체의 단부를 덮도록 형성되는 동시에, 상기 외부전극의 표면에 적어도 1층 이상의 도금 피막이 피복 형성된 전자부품으로서, 상기 외부전극이, 적어도 Si 성분을 포함한 유리상과 금속부가 혼재한 상태로 소결되어 이루어지고, 상기 유리상 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 38~60몰%이며, 상기 외부전극에 있어서의 상기 유리상이 차지하는 점유율은, 면적 비율로 30~60%가 되는 동시에, 상기 유리상의 최대 길이 c가 5㎛이하가 되고, 상기 점유율은, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 부품 소체의 단면으로부터 상기 외부전극과 상기 도금 피막의 계면까지의 최단 거리 위치에서 교차하는 상기 단면과 평행한 제1의 직선과, 상기 단면 사이에서 둘러싸인 포위 부분을 피측정 영역으로서 산출하고, 상기 최대 길이 c는, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 부품 소체의 단면으로부터 상기 계면에서 접하는 상기 도금 피막의 표층면까지의 최장 거리 위치에서 교차하는 상기 단면과 평행한 제2의 직선과, 상기 제1의 직선의 간격을 등분하는 중간선상에 존재하는 상기 유리상을 추출하고, 상기 추출된 유리상 중, 상기 단면과 평행 방향의 길이가 최대값이므로, 외부전극의 막 두께를 얇게 해도, 내습·내도금액성과 도금 부착성의 양립이 가능하고, 부품 소체와 외부전극 사이에서 박리나 크랙 등의 구조 결함의 발생이 억제된 소망하는 전자부품을 얻는 것이 가능해진다. 또한 상술의 방법으로 외부전극 단면의 결정 조직을 해석함으로써, 점유율 및 유리상의 최대 길이 c를 용이하게 산출할 수 있다.
본 발명의 전자부품의 제조방법에 의하면, 부품 소체의 표면에 외부전극을 형성하여 전자부품을 제조하는 전자부품의 제조방법으로서, 상술한 도전성 페이스트를 상기 부품 소체의 상기 표면에 도포하고, 소성 처리를 행하여 상기 외부전극을 형성하므로, 외부전극의 막 두께를 얇게 해도, 내습·내도금액성이 양호하고, 양호한 도금 부착성을 가지면서, 구조 결함의 발생을 억제할 수 있는 신뢰성이 뛰어난 소형 대용량의 전자부품을 얻는 것이 가능해진다.
도 1은 본 발명에 따른 전자부품의 한 실시의 형태로서의 적층 세라믹 콘덴서를 모식적으로 나타내는 단면도이다.
도 2는 도 1의 A부 확대 단면도이며, 유리상의 점유율의 산출방법을 설명하는 도면이다.
도 3은 도 1의 A부 확대 단면도이며, 유리상의 최대 길이 c의 산출방법을 설명하기 위한 단면도이다.
도 4는 도 1의 A부 확대 단면도이며, 유리상의 최대 길이 c의 산출방법을 설명하기 위한 단면도이다.
도 5는 실시예 2에 있어서의 시료번호 14의 SEM 화상이다.
도 6은 실시예 2에 있어서, 유리상의 점유율의 산출방법의 일례를 설명하기 위한 시료번호 14의 SEM 화상이다.
도 7은 실시예 3에 있어서, 유리상의 최대 길이 c의 산출방법의 일례를 설명하기 위한 시료번호 24의 SEM 화상이다.
도 8은 실시예 3에 있어서, 유리상의 최대 길이 c의 산출방법의 일례를 설명하기 위한 시료번호 24의 SEM 화상이다.
다음으로, 본 발명의 실시의 형태를 상세히 설명한다.
본 발명에 따른 도전성 페이스트는 금속 분말과, 적어도 Si 성분을 포함한 유리 프릿과, 유기 비히클을 함유하고 있다. 그리고, 금속 분말은 애스펙트비(최대 길이 a와 최대 두께 b의 비) a/b가 2.5 이상의 편평 형상으로 형성되는 동시에, 상기 유리 프릿 중의 상기 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%이면서, 유리 프릿의 체적 함유량이 6~11체적%가 되고 있다.
여기서, 상기 "편평 형상"이란, 플레이크상, 인편상, 플레이트상, 혹은 코인상 등을 총칭한 것을 말하고, 주면 형상은 원형 형상, 타원형, 혹은 구덩이를 가지는 일그러진 형상을 포함하며, 두께에 대해서도 일정 두께로 형성되어 있는 것에 한정되지 않고, 일그러짐을 가지는 것을 포함하고 있다.
그리고, 이 도전성 페이스트를 사용하여 전자부품의 외부전극을 형성함으로써, 외부전극은 유리 프릿과 금속 분말이 적당하게 혼재하여 소결되기 때문에, 외부전극 중에는 유리상을 존재시키는 것이 가능해지고, 이것에 의해 전자부품의 구조 결함을 초래하지 않고, 외부전극의 표층면의 씰성을 향상시킬 수 있다. 그리고, 이와 같이 외부전극의 표층면의 씰성이 향상하므로, 외기로부터의 수분 침입이나 도금 공정에서의 도금액의 침입을 회피할 수 있어, 내습·내도금액성의 향상을 도모할 수 있다. 또한 금속 분말이 상술한 바와 같이 편평 형상이기 때문에, 외부전극의 표층면에는 도금 피막 형성의 기점이 되는 금속 분말을 표층면을 따르는 형태로 존재시킬 수 있고, 이것에 의해 외부전극의 표면에 도금 처리를 행해도, 도금 피막이 불연속하게 형성되는 것을 회피할 수 있어, 양호한 도금 부착성을 확보할 수 있다.
이와 같이 상기 도전성 페이스트를 사용함으로써, 내습·내도금액성과 도금 부착성의 양립이 가능한 세라믹 콘덴서 등의 전자부품을 얻을 수 있다.
다음으로, 유리 프릿 중의 Si 성분의 함유 몰량, 유리 프릿의 체적 함유량, 및 금속 분말의 애스펙트비 a/b를 상술의 범위로 한 이유를 상세히 기술한다.
(1)유리 프릿 중의 Si 성분의 함유 몰량
Si 성분은 유리 프릿의 주성분이며, 비결정질화하여 그물코상의 네트워크 구조를 형성한다.
그러나 유리 프릿 중의 Si 성분의 함유 몰량이 적어지면, 그물코상의 네트워크 구조를 충분히 형성할 수 없어져, 이 때문에 외부전극의 표면에 도금 처리를 실시했을 때에, 외부전극 중의 유리상이 도금액에 용해되어 버릴 우려가 있다. 특히 외부전극의 막 두께가 얇아지면, 유리상을 용해시킨 도금액이 외부전극을 침투하여 부품 소체 내에 침입할 우려가 있다. 이러한 상황이 생기는 것을 회피하기 위해서는, 소성 후의 유리상 중의 Si 성분의 함유 몰량을, SiO2로 환산하여 38몰%이상으로 할 필요가 있고, 그러기 위해서는 소성 전의 도전성 페이스트 중의 유리 프릿의 상태에서 36몰%이상으로 할 필요가 있다.
한편, 소성 후의 유리상 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 소성 후에 60몰%를 넘으면, 부품 소체와 외부전극의 고착력이 저하하여, 박리 등의 구조 결함을 초래할 우려가 있다. 그리고, 이러한 사태를 회피하기 위해서는, 소성 후의 유리상 중에서 60몰%를 넘지 않도록 할 필요가 있고, 그러기 위해서는 소성 전의 도전성 페이스트 중의 유리 프릿의 상태로 59몰%를 넘지 않도록 할 필요가 있다.
그리하여, 본 실시의 형태에서는, 도전성 페이스트에 있어서의 유리 프릿 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%가 되도록 조제하고 있다.
또한 소성 후의 유리상 중의 Si 성분의 함유 몰량은, SiO2로 환산하여 45몰%이상, 소성 전의 유리 프릿의 상태에서 43몰%이상으로 하는 것이 보다 바람직하다. 이렇게 함으로써, 외부전극 중의 유리상의 도금액에의 용해량을 한층 저감하는 것이 가능해진다.
(2)유리 프릿의 체적 함유량
도전성 페이스트 중에 유리 프릿을 함유시킴으로써, 소성 후의 외부전극에 충분한 유리상을 형성하는 것이 가능해져, 씰성의 향상을 도모할 수 있다. 그리고 이것에 의해, 외기로부터의 수분 침입이나 도금 공정에서의 도금액의 침입을 회피할 수 있어, 내습성이나 내도금액성의 향상을 도모할 수 있다.
그러나 유리 프릿의 체적 함유량이, 6체적%미만이 되면, 유리 프릿의 체적 함유량이 지나치게 적기 때문에, 부품 소체와 외부전극의 접착 강도를 충분히 확보할 수 없어, 박리 등의 구조 결함이 발생할 우려가 있다.
한편, 유리 프릿의 체적 함유량이, 11체적%를 넘으면, 외부전극의 표층면에 형성되는 유리상이 과잉해져, 외부전극의 도통성이 저하하기 때문에, 전해 도금을 실시한 경우, 외부전극상에 형성되는 도금 피막이 연속성을 결여할 우려가 있다.
그리하여, 본 실시의 형태에서는, 도전성 페이스트 중의 유리 프릿의 체적 함유량을 6~11체적%로 하고 있다.
이러한 유리 프릿으로서는, Si 성분을 함유하고 있으면 특별히 한정되는 것은 아니지만, 통상은 SiO2 및 B2O3를 주성분으로 한 Si-B계 유리 프릿을 선호하여 사용할 수 있다. 그리고, 이들 SiO2 및 B2O3에 Li2O, Na2O, K2O 등의 알칼리 금속 산화물을 첨가한 Si-B-A(A: 알칼리 금속)계 유리 프릿, SiO2 및 B2O3에 Bi2O3을 첨가한 Si-B-Bi계 유리 프릿, SiO2 및 B2O3에 ZnO2를 첨가한 Si-B-Zn계 유리 프릿, SiO2 및 B2O3에 ZrO2나 TiO2를 첨가한 Si-B-Zr-Ti계 유리 프릿을 적절히 사용할 수 있다.
(3)금속 분말의 애스펙트비 a/b
도전성 페이스트 중에 소정량의 유리 프릿을 함유시킴으로써, 상술한 바와 같이 외부전극의 표층면에는 유리상이 형성되고, 이것에 의해 씰성이 향상하여 내습성이나 내도금액성을 향상시키는 것이 가능하다.
그러나 금속 분말의 애스펙트비 a/b가 2.5 미만인 경우는, 표층면에 과잉한 유리상이 형성되는 한편, 금속 분말의 전체 형상이 구(球)형상 내지 타원 구형상이 되고, 도금 피막 형성의 기점이 되는 금속 분말을 표층면에 충분히 확보할 수 없으며, 이 때문에 도금 부착성의 저하를 초래하여, 도금 피막이 연속성을 결여할 우려가 있다.
그리하여, 상기 도전성 페이스트에서는, 애스펙트비 a/b가 2.5 이상인 금속 분말을 사용함으로써, 도금 피막 형성의 기점이 되는 금속 분말을 표층면을 따르는 형태로 존재시키고, 이것에 의해 소망하는 양호한 도금 부착성을 얻도록 하고 있다.
또한 상기 애스펙트비 a/b의 상한은, 특별히 한정되는 것은 아니지만, 외부전극의 표층면에 생기는 유리상과의 밸런스를 확보하는 관점에서는, 상기 애스펙트비 a/b는 10.5 이하가 바람직하다.
이러한 금속 분말로서는, 특별히 한정되는 것은 아니지만, 저비용으로 도전성이 양호한 Cu, Ni, Cu-Ni 합금 등의 비금속 재료를 선호하여 사용할 수 있다.
이 도전성 페이스트는, 상술한 편평 형상의 금속 분말, 유리 프릿, 유기 비히클을 소정의 혼합 비율이 되도록 칭량하여 혼합하고, 3본(本) 롤밀 등을 사용하여 분산·혼합 반죽함으로써 용이하게 제조할 수 있다.
여기서, 유기 비히클은, 바인더 수지가 유기 용제 중에 용해되어 이루어지고, 바인더 수지와 유기 용제의 혼합 비율은, 예를 들면 체적 비율로 1~3:7~9가 되도록 조제되어 있다.
또한 상기 바인더 수지로서는, 특별히 한정되는 것은 아니며, 예를 들면 에틸셀룰로오스수지, 니트로셀룰로오스수지, 아크릴수지, 알키드수지, 또는 이들 조합을 사용할 수 있다. 또한 유기 용제에 대해서도 특별히 한정되는 것은 아니며, α-테르피네올, 크실렌, 톨루엔, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노에틸에테르아세테이트 등을 단독, 혹은 이들을 조합하여 사용할 수 있다.
또한 도전성 페이스트에는 필요에 따라 분산제나 가소제 등을 첨가하는 것도 바람직하다.
다음으로, 이 도전성 페이스트를 사용하여 제조된 전자부품에 대하여 상세히 기술한다.
도 1은 본 발명에 따른 전자부품으로서의 적층 세라믹 콘덴서의 한 실시의 형태를 모식적으로 나타내는 단면도이다.
이 적층 세라믹 콘덴서는, 유전체층(1)과 내부전극(2,3)이 교대로 적층되어 이루어지는 부품 소체(4)를 가지고, 상기 부품 소체(4)의 외표면에는 외부전극(5a,5b)이 형성되어 있다. 또한 외부전극(5a,5b)의 표면에는 제1의 도금 피막(6a,6b)이 형성되는 동시에, 상기 제1의 도금 피막(6a,6b)의 표면에는 제2의 도금 피막(7a,7b)이 형성되고, 또한 제2의 도금 피막(7a,7b)의 표면에는 제3의 도금 피막(8a,8b)이 형성되어 있다.
내부전극(2)은 한쪽의 단면으로 인출되어 외부전극(5a)과 전기적으로 접속되는 동시에, 내부전극(3)은 다른 쪽의 단면으로 인출되어 외부전극(5b)과 전기적으로 접속되며, 유전체층(1)을 통해 정전 용량을 취득할 수 있게 구성되어 있다.
내부전극(2,3)의 형성 재료는, 특별히 한정되는 것은 아니지만, 저비용인 Ni, Cu, Ag 및 이들을 함유한 합금을 사용하는 것이 바람직하다.
제1의 도금 피막(6a,6b)은, 도금 부착성이나 도전성 등을 고려하여, 외부전극(5a,5b) 중의 금속 분말과 동질의 재료, 예를 들면 금속 분말에 Cu나 Cu 합금을 사용하는 경우는 Cu나 Cu 합금이 많이 사용되고, 금속 분말에 Ni나 Ni 합금을 사용하는 경우는 Ni나 Ni 합금이 많이 사용된다. 또한 제2의 도금 피막(7a,7b)은 양호한 내열성을 얻는 관점에서 Ni나 Ni 합금으로 형성되어 있다. 또한 제3의 도금 피막(8a,8b)은 양호한 솔더 부착성을 얻는 관점에서 Sn이나 솔더 등으로 형성되어 있다.
그리고, 이 적층 세라믹 콘덴서는 이하와 같이 하여 제조할 수 있다.
우선, Ba 화합물, Ti 화합물 등의 세라믹 소원료를 준비하고, 이들 세라믹 소원료를 소정량 칭량하여, 그 칭량물을 PSZ(Partially Stabilized Zirconia: 부분 안정화 지르코니아)볼 등의 분쇄 매체 및 순수와 함께 볼밀에 투입하고, 충분히 습식으로 혼합 분쇄하여, 건조시킨 후, 900~1200℃의 온도로 소정 시간 하소(calcination)하고, 이것에 의해 티탄산바륨계 화합물 등으로 이루어지는 하소 분말을 제작한다.
이어서, 이 하소 분말을 유기 바인더나 유기 용제, 분쇄 매체와 함께 다시 볼밀에 투입하여 습식 혼합하고, 세라믹 슬러리를 제작하여, 닥터 블레이드법 등에 의해 세라믹 슬러리로 성형 가공을 행하여, 소정 두께의 세라믹 그린시트를 제작한다.
이어서, Ni 분말 등의 금속 분말을 유기 비히클 및 유기 용제와 함께 혼합하고, 3본 롤밀 등으로 혼합 반죽하여, 이것에 의해 내부전극용 도전성 페이스트(이하, "제2의 도전성 페이스트"라 칭함)를 제작한다.
그리고, 이 제2의 도전성 페이스트를 사용하여 세라믹 그린시트상에 스크린 인쇄를 실시하고, 상기 세라믹 그린시트의 표면에 소정 패턴의 도전막을 형성한다.
이어서, 도전막이 형성된 세라믹 그린시트를 소정 방향으로 복수장 적층한 후, 이것을 도전막이 형성되어 있지 않은 세라믹 그린시트로 끼워, 압착하고, 소정 치수로 절단하여 세라믹 적층체를 제작한다. 그리고 이 후, 온도 300~500℃에서 탈바인더 처리를 행하고, 또한 산소 분압이 10-9~10-12MPa로 제어된 H2-N2-H2O 가스로 이루어지는 환원성 분위기하, 온도 1100~1300℃에서 약 2시간 소성 처리를 행한다. 이것에 의해 도전막과 세라믹 그린시트가 공소결되어, 유전체층(1)과 내부전극(2,3)이 교대로 적층된 부품 소체(4)를 제작한다.
다음으로, 상술한 본 발명의 도전성 페이스트를 사용하여, 소성 후의 두께가, 예를 들면 7㎛이하가 되도록 부품 소체(4)의 양단부에 도포하고, 소성 처리를 행하여 외부전극(5a,5b)을 형성한다.
여기서, 소성 처리시의 온도는, 도전성 페이스트에 함유되는 유리 프릿의 연화 개시 온도 근방의 온도로 행하는 것이 바람직하다.
즉, 본 발명의 도전성 페이스트는, 유리 프릿의 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%로 많은데, 이와 같이 유리 프릿 중의 Si 성분의 함유 몰량이 많을 경우, 유리 프릿의 연화 개시 온도가 높아질수록, 금속 분말이나 부품 소체(4)와 유리 프릿 사이의 젖음성이 저하하기 쉬워지고, 이 때문에 소성 처리 후에 외부전극(5a,5b)의 표층면에 유리 프릿이 편석(偏析)할 우려가 있다.
따라서, 소성 처리는, 상술한 바와 같이, 유리 프릿의 연화 개시 온도 근방의 온도(예를 들면, 600~700℃)에서 행하는 것이 바람직하다.
그리고, 마지막으로 전해 도금을 실시하여 외부전극(5a,5b)의 표면에 Ni, Cu, Ni-Cu 합금 등으로 이루어지는 제1의 도금 피막(6a,6b)을 형성하고, 상기 제1의 도금 피막(6a,6b)의 표면에 Ni 등으로 이루어지는 제2의 도금 피막(7a,7b)을 형성하고, 또한 제2의 도금 피막(7a,7b)의 표면에는 솔더나 주석 등으로 이루어지는 제3의 도금 피막(8a,8b)을 형성하여, 이것에 의해 적층 세라믹 콘덴서가 제조된다.
이와 같이 본 적층 세라믹 콘덴서는, 도전성 페이스트 중의 유리 프릿의 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%이므로, 소성 후에 있어서의 유리상(10) 중의 Si 성분의 함유 몰량은, SiO2로 환산하여 38~60몰%가 되고, 이것에 의해 도금 처리시에 유리상(10)이 도금액에 용해되는 것을 저지할 수 있으며, 따라서 도금액이 외부전극(5a,5b)의 내부에 침입하는 것을 회피할 수 있다. 또한 충분한 고착력을 확보할 수 있기 때문에, 박리나 크랙 등의 구조 결함을 초래하지도 않는다.
또한 도전성 페이스트 중의 유리 프릿의 체적 함유량이 6~11체적%이므로, 외부전극(5a,5b)에 있어서 유리상(10)이 차지하는 점유율이, 면적 비율로 30~60%가 되고, 외부전극(5a,5b)의 표층면에는 충분한 유리상(10)을 형성할 수 있어, 양호한 고착력과 양호한 내습·내도금액성을 얻을 수 있다.
또한 금속 분말의 애스펙트비 a/b가 2.5 이상이므로, 유리상(10)의 최대 길이 c를 5㎛이하로 억제하는 것이 가능해져, 씰성을 확보할 수 있을 정도의 유리상이 형성되는 한편, 도금 피막 형성의 기점이 되는 금속 분말을 표층면을 따르게 하는 형태로 존재시킬 수 있고, 이것에 의해 양호한 도금 부착성을 얻을 수 있어, 도금 피막의 연속성을 확보할 수 있다.
다음으로, 이들 유리상(10)의 점유율 및 유리상(10)의 최대 길이 c의 산출방법을 설명한다.
또한 이하에서는, 외부전극(5b)에 대하여, 유리상(10)의 점유율 및 유리상(10)의 최대 길이 c를 설명하는데, 외부전극(5a)에 대해서도 동일하다.
도 2는 부품 소체(4)의 단면 중앙 영역(도 1의 A부)의 확대 단면도이다.
즉, 외부전극(5b)은, 부품 소체(4)의 단부의 표면을 덮도록 형성되고, 제1~제3의 도금 피막(6b~8b)은 외부전극(5b)의 표면을 덮도록 층상으로 형성되어 있다.
또한 외부전극(5b)은, 금속 분말을 주성분으로 하는 금속부(9)와 유리 프릿으로 이루어지는 유리상(10)이 혼재한 상태로 소결되어 있다.
그리고, 우선, 이 도 2에 나타내는 바와 같이, 부품 소체(4)의 단면(11)에 접하는 직선(L1)을 긋는다. 이어서, 이 단면(端面)(11)으로부터 외부전극(5b)과 제1의 도금 피막(6b)의 계면까지의 최단 거리 위치와 교차하는 직선(제1의 직선)(L2)을 상기 단면(11)과 평행하게 긋는다. 그리고, 직선(L1)과 직선(L2)으로 둘러싸인 포위 부분을 피측정 영역으로 하고, 상기 포위 부분의 면적과 유리상(10)이 차지하는 면적을 구하여, 이것에 의해 유리상(10)의 면적 비율, 즉 점유율을 산출할 수 있다. 또한 금속부(9)와 유리상(10)은, 부품 소체(4)의 단면 중앙 영역에 있어서의 외부전극(5b)의 단면을 SEM상에서 백색과 회색으로 이치화(二値化)함으로써, 용이하게 판별할 수 있다.
그리고, 본 실시의 형태에서는, 도전성 페이스트 중의 유리 프릿의 체적 함유량을 6~11체적%로 함으로써, 유리상(10)의 점유율이 면적 비율로 30~60%로 제어된다.
도 3 및 도 4는 유리상(10)의 최대 길이 c의 산출방법을 나타내고 있다.
우선, 도 3에 나타내는 바와 같이, 도 2와 마찬가지로, 부품 소체(4)의 단면 중앙 영역에 있어서, 부품 소체(4)의 단면(11)으로부터 외부전극(5b)과 제1의 도금 피막(6b)의 계면까지의 최단 거리 위치와 교차하는 직선(L3)(제1의 직선)을 단면(11)과 평행하게 긋는다. 또한 부품 소체(4)의 단면(11)으로부터 제1의 도금 피막(6b)의 표층면까지의 최장 거리 위치와 교차하는 직선(L4)(제2의 직선)을 단면(11)과 평행하게 긋는다. 그리고, 직선(L3)과 직선(L4)의 간격을 등분하는 중간선(L5)을 긋는다.
그리고, 도 4에 나타내는 바와 같이 중간선(L5)상에 존재하는 유리상(10)을 추출하고, 상기 추출된 유리상(10) 중, 단면(11)과 평행 방향의 길이를 각각 구하여, 이 최대값을 최대 길이 c로 하고 있다.
본 실시의 형태에서는, 애스펙트비 a/b가 2.5 이상인 편평 형상의 금속 분말을 사용함으로써, 유리상(10)의 최대 길이 c를 5㎛이하로 억제할 수 있고, 이것에 의해 양호한 도금 부착성을 확보하고 있다.
이와 같이 상기 적층 세라믹 콘덴서에서는, 외부전극(5a,5b)이, 적어도 Si 성분을 포함한 유리 프릿과 금속 분말이 혼재한 상태로 소결되어 이루어지고, 유리 프릿 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 38~60몰%이며, 외부전극(5a,5b) 중의 유리상이 차지하는 점유율이, 면적 비율로 30~60%이면서, 유리상(10)의 최대 길이 c가 5㎛이하이므로, 외부전극(5a,5b)의 막 두께가 얇은 경우에도, 내습·내도금액성과 도금 부착성을 양립시킬 수 있으면서, 부품 소체(4)와 외부전극(5a,5b) 사이에서 박리나 크랙 등의 구조 결함의 발생이 억제된 소망하는 적층 세라믹 콘덴서를 얻는 것이 가능해진다.
그리고, 상술한 바와 같이 소성 처리를 유리 프릿의 연화 개시 온도 근방의 온도로 행함으로써, 유리상(10)의 부품 소체(4)에의 침투 거리를 1㎛이하(0을 포함)로 억제할 수 있고, 이것에 의해 유리상(10)이 부품 소체(4)와 반응하는 것을 회피할 수 있다.
즉, 상술한 소성 처리를 유리 프릿의 연화 개시 온도보다도 충분히 높은 온도로 행하면, 유리상(10)이 부품 소체(4)와 반응하여, 외부전극(5a,5b) 중의 유리상(10)이 부품 소체(4)측에 1㎛이상의 깊이로 침투하고, 그 결과, 외부전극(5a,5b) 중에 공동이 생겨 수분을 흡습하여, 소망하는 내습성을 얻지 못하게 될 우려가 있다.
그리하여, 본 실시의 형태에서는, 바람직하게는 소성 처리를 유리 프릿의 연화 개시 온도 근방의 온도로 행함으로써, 유리상(10)의 부품 소체(4)에의 침투 거리를 1㎛이하(0을 포함)로 억제하고, 이것에 의해 외부전극(5a,5b) 중에 공동이 생기는 것을 회피하여, 소망하는 내습성을 확보하고 있다.
또한 본 발명은 상기 실시의 형태에 한정되는 것은 아니며, 요지를 일탈하지 않는 범위에서 변형 가능한 것은 물론이다. 상기 실시의 형태에서는, 전자부품으로서 적층 세라믹 콘덴서를 예시했지만, 단판형(單板型)의 세라믹 콘덴서에 대해서도 동일하고, 또한 압전부품 등 그 외의 전자부품에도 적용할 수 있는 것은 물론이다.
또한 상기 실시의 형태에서는, 도금 피막을 3층 구조로 하고 있는데, 적어도 1층 이상 있으면 되고, 단층 구조, 2층 구조여도 동일하다.
다음으로, 본 발명의 실시예를 구체적으로 설명한다.
<실시예 1>
[도전성 페이스트]
우선, SiO2의 함유 몰량이 6~62몰%가 되도록 H3BO3, SiO2, A2CO3(A:Li, Na, 또는 K)을 칭량하였다. 또한 SiO2의 함유 몰량에 대해서는, 도전성 페이스트의 제작 후, WDX(파장 분산형 X선 분석)법을 사용하고, 점(点) 분석하여 구하였다.
다음으로, 이들 칭량물을 1000~1400℃에서 용융시킨 후, 급냉하여 유리화시키고, 이것을 조(粗)분쇄한 후, 미(微)분쇄하여 평균 입경이 5㎛인 유리 프릿을 제작하였다.
또한 아크릴수지 30중량%, 3-메톡시-3-메틸―1-부탄올 40중량%, 테르피네올 30중량%로 이루어지는 유기 비히클을 제작하였다.
그리고, 애스펙트비 a/b가 4.5인 Cu 분말: 11.5체적%, 유리 프릿: 8.5체적%, 유기 비히클: 79.7체적%, 분산제: 0.3체적%가 되도록, 상술한 Cu 분말, 유리 프릿, 유기 비히클, 및 분산제를 혼합하고, 3본 롤밀로 혼합 반죽·분산시켜 시료번호 1~9의 시료(도전성 페이스트)를 제작하였다.
여기서, 상기 Cu 분말의 애스펙트비 a/b를 이하의 방법으로 측정하였다.
우선, 상기 Cu 분말을 유기 비히클 중에 혼합 반죽·분산시켜 애스펙트비 측정용의 페이스트를 제작하였다. 이어서, 이형제를 도포한 PET(폴리에틸렌테레프탈레이트) 필름상에 상기 측정용 페이스트를 도포하고, 건조시켜 PET 필름상에 Cu 시트를 제작하였다. 그 후, PET 필름으로부터 Cu 시트를 박리시킨 후, 상기 Cu 시트를 별도 준비한 수지 중에 매립하여 경화시켰다. 다음으로, 수지의 단면을 연마하고, Cu 시트를 노출시켜 측정용 시료를 제작하였다.
이어서, 이 측정용 시료를 SEM으로 촬영하여 SEM 화상을 얻었다. 이어서, SEM 화상 중의 20개의 Cu 분말에 대하여, 화상 처리 소프트(아사히 카세이 엔지니어링사 제품 "A조쿤(A像くん)"(등록상표))의 길이 측정 기능을 사용하여, 최대 길이 a와 최대 두께 b의 평균값을 산출하고, 이것에 의해 애스펙트비 a/b를 측정하였다.
이와 같이 하여 Cu 분말의 애스펙트비 a/b를 측정한 바, 애스펙트비 a/b는 4.5인 것을 확인하였다.
[적층 세라믹 콘덴서의 제작]
BaTiO3을 주성분으로 하는 세라믹 그린시트와 Ni를 도전 성분으로 하는 내부전극용의 제2의 도전성 페이스트를 준비하였다.
이어서, 이 제2의 도전성 페이스트를 사용하여, 한쪽의 단연(端緣)이 세라믹 그린시트의 어느 하나의 단면에 노출되도록 소정 매수의 세라믹 그린시트의 표면에 스크린 인쇄를 실시하여 도전 패턴을 형성하고, 이들 도전 패턴이 형성된 복수장의 세라믹 그린시트를 적층한 후, 도전 패턴이 형성되어 있지 않은 소정 매수의 세라믹 그린시트로 끼워, 압착하여 소성 전의 세라믹 적층체를 제작하고, 그 후 온도 1300℃의 환원 분위기하에서 소성 처리를 실시하여, 이것에 의해 다수의 부품 소체를 제작하였다.
다음으로, 이들 각 부품 소체의 양 단면에 시료번호 1~9의 도전성 페이스트를 침지법에 의해 소성 후의 막 두께가 7㎛이하가 되도록 도포하였다. 이어서, 이것을 150℃로 건조한 후, 환원성 분위기하, 650℃에서 10분간 소성 처리를 행하고, 부품 소체의 양단부에 외부전극을 형성하였다.
다음으로, 외부전극에 전해 도금을 실시하여, 외부전극상에 Cu 피막, Ni 피막, 및 Sn 피막을 순차 형성하고, 이것에 의해 시료번호 1~9의 시료(적층 세라믹 콘덴서)를 제작하였다.
또한 이와 같이 하여 제조된 시료의 외형 치수는 길이 1.0mm, 폭 0.5mm, 두께 0.5mm였다.
[시료의 평가]
시료번호 1~9의 각 시료에 대하여, 부품 소체의 단면 중앙 영역에 대하여 WDX법을 사용하여 점 분석하고, 외부전극 중의 유리상의 조성 분석을 행하였다.
다음으로, 시료번호 1~9의 시료 각 74개에 대하여, 도금 피막(Cu 피막, Ni 피막 및 Sn 피막)의 형성 전후에 있어서의 절연 저항을 절연 저항계로 측정하였다.
그리고, 각 시료 74개 중 모든 시료에 대하여, 절연 저항이 10-6Ω이상인 경우는, 특성에 영향을 미칠 만큼의 수분 또는 도금액의 침입은 없었다고 판단하고, 내습·내도금액성을 양호(○)로 하였다. 또한 각 시료 74개 중, 1개라도 절연 저항이 10-6Ω미만이 된 경우는 내습·내도금액성을 불량(×)으로 하였다.
또한 시료번호 1~9의 각 시료에 대하여, 외부전극에 리드선을 솔더링한 후, 부품 소체를 인장(引張) 시험기의 척(chuck)으로 고정하고, 리드선을 20mm/분의 속도로 인장하여, 전극 고착 강도를 측정하였다.
그리고, 전극 고착 강도가 5N/cm2이상인 시료에 대해서는, 박리 등의 구조 결함이 발생하고 있지 않다고 판단하여 고착력을 양호(○)로 하고, 전극 고착 강도가 5N/cm2미만인 시료를 고착력을 불량(×)으로 하였다.
표 1은 시료번호 1~9의 소성 전의 SiO2량, 유리 프릿의 체적 함유량, 금속 분말의 애스펙트비, 소성 후의 유리 조성, 내습·내도금액성, 및 고착력을 나타내고 있다.
Figure pct00001
이 표 1에 나타내는 바와 같이 시료번호 1은, 소성 후의 유리상 중의 SiO2가 10몰%로 적고, 그물코상의 네트워크 구조를 충분히 형성할 수 없어져, 이 때문에 유리상이 도금액에 용해되어 외부전극 중에 도금액이 침입하여, 내습·내도금액성이 떨어지는 것을 알 수 있었다.
또한 시료번호 2는, 소성 후의 유리상 중의 SiO2가 38몰%이며, 시료번호 1에 비하면 SiO2는 증량하고 있지만, 유리상의 도금액에의 용해를 회피하기 위해서는 SiO2량은 아직 적고, 이 때문에 그물코상의 네트워크 구조를 충분히 형성할 수 없어, 시료번호 1과 마찬가지로, 외부전극 중에 도금액이 침입하여 내습·내도금액성이 떨어지는 것을 알 수 있었다.
한편, 시료번호 9는, 소성 후의 유리상 중의 SiO2가 65몰%로 많아, 내습·내도금액성은 확보할 수 있지만, 고착력이 4N/cm2로 작아, 고착력이 떨어지는 것을 알 수 있었다.
이에 대하여 시료번호 3~8은, 소성 후의 유리상의 SiO2의 함유 몰량이 38~60몰%이며, 본 발명 범위 내이므로, 외부전극의 막 두께가 7㎛이하인 박막이어도, 고착력을 손상하지 않고 내습·내도금액성을 확보할 수 있는 것을 알 수 있었다.
<실시예 2>
유리 프릿의 체적 함유량을 5~12체적%로 하고, 유리 프릿의 체적 함유량을 증감한 부분을 Cu 분말로 조정하여, 유기 비히클 및 분산제를 실시예 1과 동일한 체적 함유량으로 하고, 시료번호 11~17의 시료(도전성 페이스트)를 제작하였다. 또한 Cu 분말의 애스펙트비 a/b는 실시예 1과 동일하게 4.5였다.
그리고 그 후는 실시예 1과 동일한 방법·순서로 시료번호 11~17의 시료(적층 세라믹 콘덴서)를 제작하였다.
다음으로, 시료번호 11~17의 각 시료에 대하여, 실시예 1과 동일한 방법·순서로 내습·내도금액성을 평가하고, 고착력을 평가하였다.
또한 각 시료의 외부전극의 단면 중앙 영역에 있어서의 단면을 SEM으로 관찰하고, 외부전극 중의 유리상이 차지하는 점유율을 면적 비율로 구하였다.
이하에서는 시료번호 14에 대하여, 유리상의 점유율을 산출한 예를 나타내는데, 다른 시료번호도 동일하게 행하였다.
즉, 도 5는, 시료번호 14의 한쪽의 외부전극의 단면을 연마하여, 단면 중앙 영역을 배율 2000배로 촬상한 SEM 화상이다.
이 도 5에 나타내는 바와 같이 부품 소체(21)의 표면에 외부전극(22)이 형성되고, 상기 외부전극(22)의 표면에 도금 피막(23)(Cu 피막, Ni 피막 및 Sn 피막)이 형성되어 있다. 그리고, 외부전극(22)의 내부를 화상 해석의 편의상, 회색과 백색으로 이치화하여, 백색이 Cu를 주성분으로 한 금속부(24)를 나타내고, 회색이 유리상(25)을 나타내고 있다.
그리고, 도 6에 나타내는 바와 같이, 부품 소체(21)의 단면(26)에 접하는 직선(L1)을 긋고, 또한 단면(26)으로부터 최단 거리 위치에 있는 도금 피막(23) 중의 점을 통과하는 직선(L2)을 직선(L1)과 평행하게 그었다.
이어서, 외부전극(22)의 면적에 대한 유리상(25)이 차지하는 면적을 산출하고, 이것에 의해 유리상(25)의 점유율(면적 비율)을 구하였다.
표 2는 시료번호 11~17의 각 시료의 소성 전의 SiO2량, 유리 프릿의 체적 함유량, 금속 분말의 애스펙트비, 소성 후의 유리 조성, 유리상의 점유율, 내습·내도금액성, 및 고착력을 나타내고 있다.
Figure pct00002
이 표 2에 나타내는 바와 같이 시료번호 11은, 유리 프릿의 체적 함유량이 5체적%로 적고, 따라서 유리상(25)의 점유율도 27%로 작으며, 이 때문에 고착력이 4N/cm2로 작아, 고착력이 떨어지는 것을 알 수 있었다.
또한 시료번호 17은, 유리 프릿의 체적 함유량이 12체적%로 많고, 따라서 유리상(25)의 점유율도 63%로 크며, 이 때문에 외부전극(22)의 표층면에 많은 유리상(25)이 존재하고, 도금 피막이 불연속적으로 형성되며, 또한 외부전극(22)에 도금액이 침입하여, 내습·내도금액성, 특히 내도금액성이 떨어지는 것을 알 수 있었다.
이에 대하여 시료번호 12~16은, 외부전극(22) 중의 유리상(25)의 점유율이 면적 비율로 30~60%이고, 본 발명 범위 내이므로, 외부전극의 막 두께가 7㎛이하인 박막이어도, 고착력을 손상하지 않고, 양호한 내습·내도금액성을 확보할 수 있는 것을 알 수 있었다.
<실시예 3>
Cu 분말의 애스펙트비 a/b를 다양하게 다르게 한 것 이외에는, 실시예 1과 동일한 방법·순서로 시료번호 21~30의 시료를 제작하였다. 또한 애스펙트비 a/b는 실시예 1과 동일한 방법으로 측정하였다.
다음으로, 시료번호 21~30의 각 시료에 대하여, 단면을 SEM으로 관찰하였다. 그리고, 외부전극의 표면이 Cu 피막으로 완전히 피복되어 있는지 아닌지를 조사하고, Cu 피막으로 완전히 피복되어 있는 시료를 도금 부착성이 양호(○)로 하고, Cu 피막으로 완전히는 피복되어 있지 않은 시료를 도금 부착성이 불량(×)으로 하였다.
또한 각 시료의 외부전극의 단면 중앙 영역에 있어서의 단면을 SEM으로 관찰하고, 외부전극 중의 유리상의 최대 길이 c를 구하였다.
이하에서는 시료번호 24에 대하여, 유리상의 최대 길이 c를 산출한 예를 나타내는데, 다른 시료번호도 동일하게 행하였다.
우선, 실시예 2와 마찬가지로, 시료번호 24의 한쪽의 외부전극의 단면을 연마하여, 단면 중앙 영역을 배율 2000배로 촬상하였다.
이어서, 도 7에 나타내는 바와 같이, 부품 소체(21)의 단면(26)으로부터 외부전극(22)과 도금 피막(23)의 계면까지가 최단 거리인 직선(L3)을 단면(26)과 평행하게 긋고, 또한 단면(26)으로부터 도금 피막(23) 중의 제1의 도금 피막의 표층면까지의 최장 거리 위치에서 교차하는 직선(L4)을 단면(26)과 평행하게 그었다. 이어서, 직선(L3)과 직선(L4)의 간격을 등분하는 중간선(L5)을 그었다.
그리고, 도 8에 나타내는 바와 같이, 이 중간선(L5)상에 존재하는 유리상의 각 길이를 구하고, 이들 유리상(25) 중 최대값, 즉 최대 길이 c를 구하였다.
표 3은 시료번호 21~30의 각 시료의 소성 전의 SiO2량, 유리 프릿의 체적 함유량, Cu 분말의 애스펙트비 a/b, 소성 후의 유리 조성, 유리상의 최대 길이 c, 및 도금 부착성을 나타내고 있다.
Figure pct00003
이 표 3으로부터 명백하듯이, 시료번호 21은, 애스펙트비 a/b가 1.5로 작기 때문에 유리상(25)의 최대 길이 c가 5.6㎛로 커졌다. 이 때문에 도금 피막 형성의 기점이 되는 금속 분말이 표층면에서 적어져, 도금 부착성이 떨어지는 것을 알 수 있었다.
이에 대하여 시료번호 22~30은, 애스펙트비 a/b가 2.5 이상인 Cu 분말을 사용하고 있으므로, 유리상(25)의 최대 길이 c가 5㎛이하가 되어, 양호한 도금 부착성을 확보할 수 있는 것을 알 수 있었다.
2: 내부전극 3: 내부전극
4: 부품 소체 5a, 5b: 외부전극
6a, 6b: 제1의 도금 피막(도금 피막) 7a, 7b: 제2의 도금 피막(도금 피막)
8a, 8b: 제3의 도금 피막(도금 피막) 10: 유리상

Claims (5)

  1. 전자부품의 외부전극을 형성하기 위한 도전성 페이스트로서,
    금속 분말과, 적어도 Si 성분을 포함한 유리 프릿과, 유기 비히클을 함유하고,
    상기 금속 분말은, 최대 길이 a와 최대 두께 b의 비 a/b가 2.5 이상인 편평 형상으로 형성되는 동시에,
    상기 유리 프릿 중의 상기 Si 성분의 함유 몰량이, SiO2로 환산하여 36~59몰%이면서,
    상기 유리 프릿의 체적 함유량이 6~11체적%인 것을 특징으로 하는 도전성 페이스트.
  2. 외부전극이 부품 소체의 단부(端部)를 덮도록 형성되는 동시에, 상기 외부전극의 표면에 적어도 1층 이상의 도금 피막이 피복 형성된 전자부품으로서,
    상기 외부전극이, 적어도 Si 성분을 포함한 유리상과 금속부가 혼재한 상태로 소결되어 이루어지고,
    상기 유리상 중의 Si 성분의 함유 몰량이, SiO2로 환산하여 38~60몰%이며,
    상기 외부전극에 있어서의 상기 유리상이 차지하는 점유율은, 면적 비율로 30~60%가 되는 동시에, 상기 유리상의 최대 길이 c가 5㎛이하가 되고,
    상기 점유율은, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 부품 소체의 단면으로부터 상기 외부전극과 상기 도금 피막의 계면까지의 최단 거리 위치에서 교차하는 상기 단면과 평행한 제1의 직선과, 상기 단면 사이에서 둘러싸인 포위 부분을 피측정 영역으로서 산출하고,
    상기 최대 길이 c는, 상기 부품 소체의 단면 중앙 영역에 있어서, 상기 부품 소체의 단면으로부터 상기 계면에서 접하는 상기 도금 피막의 표층면까지의 최장 거리 위치에서 교차하는 상기 단면과 평행한 제2의 직선과, 상기 제1의 직선의 간격을 등분(等分)하는 중간선상에 존재하는 상기 유리상을 추출하고, 상기 추출된 유리상 중, 상기 단면과 평행 방향의 길이가 최대값인 것을 특징으로 하는 전자부품.
  3. 제2항에 있어서,
    상기 유리상의 상기 부품 소체에의 침투 거리가 1㎛이하(0을 포함)인 것을 특징으로 하는 전자부품.
  4. 부품 소체의 표면에 외부전극을 형성한 전자부품을 제조하는 전자부품의 제조방법으로서,
    제1항에 기재된 도전성 페이스트를 상기 부품 소체의 상기 표면에 도포하고, 소성 처리를 행하여 상기 외부전극을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  5. 제4항에 있어서,
    상기 소성 처리는, 상기 도전성 페이스트에 함유되는 유리 프릿의 연화 개시 온도 근방의 온도에서 행하는 것을 특징으로 하는 전자부품의 제조방법.
KR1020147024180A 2012-02-29 2013-01-11 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법 KR101655348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012043729 2012-02-29
JPJP-P-2012-043729 2012-02-29
PCT/JP2013/050449 WO2013128957A1 (ja) 2012-02-29 2013-01-11 導電性ペースト、及び電子部品、並びに電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20140123979A true KR20140123979A (ko) 2014-10-23
KR101655348B1 KR101655348B1 (ko) 2016-09-07

Family

ID=49082167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024180A KR101655348B1 (ko) 2012-02-29 2013-01-11 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법

Country Status (5)

Country Link
US (2) US9653211B2 (ko)
JP (1) JP5939475B2 (ko)
KR (1) KR101655348B1 (ko)
CN (1) CN104137193B (ko)
WO (1) WO2013128957A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024830B2 (ja) * 2013-09-27 2016-11-16 株式会社村田製作所 積層セラミック電子部品
JP6386398B2 (ja) * 2014-03-13 2018-09-05 三ツ星ベルト株式会社 導電性積層体及びその製造方法
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
JP6443072B2 (ja) * 2015-01-23 2018-12-26 Tdk株式会社 積層型セラミック電子部品
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
KR102150558B1 (ko) * 2015-05-29 2020-09-01 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
JP6570478B2 (ja) * 2016-05-31 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7171171B2 (ja) * 2017-07-25 2022-11-15 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
JP2019067793A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 電子部品
KR102018309B1 (ko) * 2017-10-31 2019-09-04 삼성전기주식회사 커패시터 부품 및 이의 제조 방법
KR102076153B1 (ko) * 2018-05-02 2020-02-11 삼성전기주식회사 적층형 커패시터
JP2019201106A (ja) * 2018-05-16 2019-11-21 株式会社村田製作所 積層セラミックコンデンサ
KR20190135232A (ko) * 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP7358692B2 (ja) 2018-06-15 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品及びキャパシタ部品の製造方法
KR102620541B1 (ko) 2018-08-22 2024-01-03 삼성전기주식회사 커패시터 부품
KR20200040429A (ko) * 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7338310B2 (ja) * 2019-08-07 2023-09-05 株式会社村田製作所 積層型電子部品
JP7385469B2 (ja) * 2019-12-27 2023-11-22 太陽誘電株式会社 電子部品
JP2021190484A (ja) 2020-05-26 2021-12-13 株式会社村田製作所 積層セラミック電子部品及びその製造方法
KR20210148736A (ko) 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品
CN116802758A (zh) * 2021-02-02 2023-09-22 株式会社村田制作所 电解电容器
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022136816A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP2022136771A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
KR20230104428A (ko) * 2021-12-31 2023-07-10 삼성전기주식회사 적층형 전자 부품
WO2024047961A1 (ja) * 2022-08-29 2024-03-07 株式会社村田製作所 コンデンサ、およびコンデンサの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003323817A (ja) * 2002-05-01 2003-11-14 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2005228904A (ja) 2004-02-13 2005-08-25 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2005228610A (ja) * 2004-02-13 2005-08-25 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2005268204A (ja) * 2004-02-19 2005-09-29 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744710B2 (ja) * 1999-02-26 2006-02-15 京セラ株式会社 積層セラミックコンデンサ
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Ｔｄｋ株式会社 導電ペーストおよび外部電極とその製造方法
JP3636123B2 (ja) * 2001-09-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法、および積層セラミック電子部品
JP2003297146A (ja) * 2002-04-03 2003-10-17 Murata Mfg Co Ltd 導電性ペースト、およびそれを用いた積層セラミック電子部品
US7285232B2 (en) * 2004-02-19 2007-10-23 Murata Manufacturing Co., Ltd Conductive paste and ceramic electronic component
JP2005252158A (ja) 2004-03-08 2005-09-15 Yamaha Corp バイポーラトランジスタとその製法
CN101692410B (zh) * 2009-08-21 2011-11-09 广东风华高新科技股份有限公司 一种mlcc端电极用银浆
JP5144857B2 (ja) * 2010-03-01 2013-02-13 株式会社ノリタケカンパニーリミテド 太陽電池用導電性ペースト組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003323817A (ja) * 2002-05-01 2003-11-14 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2005228904A (ja) 2004-02-13 2005-08-25 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2005228610A (ja) * 2004-02-13 2005-08-25 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2005268204A (ja) * 2004-02-19 2005-09-29 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品

Also Published As

Publication number Publication date
US20170221635A1 (en) 2017-08-03
US20140347783A1 (en) 2014-11-27
KR101655348B1 (ko) 2016-09-07
JP5939475B2 (ja) 2016-06-22
JPWO2013128957A1 (ja) 2015-07-30
CN104137193A (zh) 2014-11-05
CN104137193B (zh) 2017-03-08
US10090108B2 (en) 2018-10-02
US9653211B2 (en) 2017-05-16
WO2013128957A1 (ja) 2013-09-06

Similar Documents

Publication Publication Date Title
KR101655348B1 (ko) 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법
JP6216085B2 (ja) コンデンサおよびモジュール
KR101699389B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US9812258B2 (en) Ceramic electronic component
US20180301280A1 (en) Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode
US9218909B2 (en) Multi-layered ceramic electronic component
JPWO2006085507A1 (ja) 表面実装型負特性サーミスタ
US20130120898A1 (en) Multilayer ceramic electronic component
CN112530694B (zh) 多层陶瓷电子组件
JP2015053526A (ja) 積層セラミックコンデンサ
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN212570739U (zh) 多层陶瓷电子组件
KR102083994B1 (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JP2023099276A (ja) 積層型電子部品
JP2023055001A (ja) セラミック電子部品
JP2021015925A (ja) 積層セラミックコンデンサ
US20230207215A1 (en) Multilayer electronic component and method of manufacturing the same
US20240062966A1 (en) Multilayer electronic component
JP2012028689A (ja) 端子電極、及びそれを備えるセラミック電子部品
JP5153118B2 (ja) 誘電体ペースト、ガラスセラミック多層配線基板、電子装置、およびガラスセラミック多層配線基板の製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 4