JP2014209550A - セラミック電子部品及びガラスペースト - Google Patents

Abstract

【課題】耐湿性に優れたセラミック電子部品を提供する。【解決手段】セラミック電子部品は、セラミック素体ｌ０と、ガラスコート層１５と、端子電極１３とを備える。内部電極１１の端部が表面に露出している。ガラスコート層１５は、セラミック素体１０の内部電極１１が露出した部分の上を覆っている。端子電極１３は、ガラスコート層１５の直上に設けられており、めっき膜により構成されている。ガラスコート層１５は、ガラス媒質１５ｂと、金属粉１５ａとを含む。金属粉１５ａは、ガラス媒質１５ｂ中に分散されている。金属粉１５ａは、導通パスを形成している。導通パスは、内部電極１１と端子電極１３とを電気的に接続している。金属粉１５ａは、第１の金属粉１５ａ１と、第２の金属粉１５ａ２とを含む。第１の金属粉１５ａ１は、扁平粉である。第２の金属粉１５ａ２は、球形粉である。【選択図】図５

Description

本発明は、セラミック電子部品及びガラスペーストに関する。

従来、携帯電話機、携帯音楽プレーヤーなどの電子機器には、セラミックコンデンサに代表されるセラミック電子部品が使用されている。セラミック電子部品は、一般的に、内部電極の端部が表面に露出したセラミック素体と、セラミック素体の内部電極が露出した部分を覆うように配された外部電極とを備える。外部電極は、例えば、特許文献１のように、導電性ペーストを塗布して焼き付けた焼結金属膜にめっきを施したものや、特許文献２に記載のように、めっき膜のみで形成されたもの等がある。

特開２００２−２０３７３７号公報 特開２００４−３２７９８３号公報

しかしながら、焼結金属膜を形成する際に用いる導電性ペーストは粘度が高いため、焼結金属膜の厚みが厚くなる。例えば、特許文献１では、第１および第２電極層（焼結金属膜）の厚みが約５０μｍ〜９０μｍとなることが記載されている。

また、外部電極を焼結金属膜で形成した場合には、導電性ペーストを焼き付ける際の焼付け温度が高い。このため、セラミック素体に含まれるセラミック成分と導電性ペースト中のガラス成分とが相互拡散し、セラミック素体と焼結金属膜との界面に反応層が形成されてしまうことがある。この反応層が形成された部分からめっき液が浸入し、セラミック素体の機械的強度が低下するといった問題や耐湿信頼性が劣化するという問題がある。さらに、焼付け温度が高いと、焼結金属膜の表面にガラス成分が析出されてガラス浮きが発生し、焼結金属膜の表面にめっき膜を形成しにくくなるという問題点もある。

そこで、特許文献２のように、外部電極をめっき膜のみで形成する方法が提案されている。外部電極をめっき膜のみで形成した場合は、例えば導電性ペーストの焼付けにより形成された外部電極を設けた場合と比較して、外部電極厚みを薄く形成することができる。

また、めっき液にはガラス成分が含まれないため、セラミック素体とめっき膜との界面に反応層は形成されない。よって、反応層が形成されることによる機械的強度の低下や耐湿信頼性の劣化といった問題が生じにくい。さらに、ガラス浮きの問題も生じず、めっき膜を形成し難いという問題が生じない。

しかし、外部電極をめっきにより形成する場合、セラミック素体を直接めっき液に浸漬する必要があるため、めっき液が内部電極の露出部からセラミック素体内に浸入するという問題がある。その結果、耐湿性が低下する場合がある。

また、外部電極をめっき膜のみで形成した場合、めっき膜とセラミック素体とは化学的に結合しておらず、物理的な結合しかしていないため、めっき膜とセラミック素体との密着性が低下するという問題がある。その結果、セラミック電子部品の使用時において、めっき膜とセラミック素体との間から水分等が浸入し易くなり耐湿性が低下するという場合
がある。

本発明は、端子電極の厚みを薄く保ちつつ、耐湿性に優れたセラミック電子部品を提供することを主な目的とする。

本発明に係るセラミック電子部品は、セラミック素体と、ガラスコート層と、端子電極とを備える。セラミック素体において、内部電極の端部が表面に露出している。ガラスコート層は、セラミック素体の内部電極が露出した部分の上を覆う。端子電極は、ガラスコート層の直上に設けられている。端子電極は、めっき膜により構成されている。ガラスコート層は、ガラス媒質と、金属粉とを含む。金属粉は、内部電極と端子電極とを電気的に接続している導通パスを形成している。金属粉は、ガラス媒質中に分散されている。金属粉は、扁平粉である第１の金属粉と、球形粉である第２の金属粉とを含む。

本発明に係るセラミック電子部品の別の広い局面では、内部電極の端部が表面に露出しているセラミック素体と、上記セラミック素体の前記内部電極が露出した部分の上を覆うガラスコート層と、上記ガラスコート層の直上に設けられており、めっき膜により構成された端子電極とを備え、上記ガラスコート層は、ガラス媒質と、上記内部電極と前記端子電極とを電気的に接続している導通パスを形成しており、上記ガラス媒質中に分散されている金属粉とを含み、上記金属粉は、上記ガラスコート層の厚み方向に沿った断面において、細長形状である第１の金属粉と、上記ガラスコート層の厚み方向に沿った断面において、長径と短径との比（長径／短径）の平均値が、上記第１の金属粉よりも小さい第２の金属粉とを含む。

本発明に係るセラミック電子部品のある特定の局面では、ガラスコート層の厚み方向に沿った断面における、第１の金属粉のアスペクト比は、３．６以上である。

本発明に係るセラミック電子部品の他の特定の局面では、金属粉中における第２の金属粉の割合は、５体積％〜５０体積％である。

本発明に係るセラミック電子部品のさらに他の特定の局面では、金属粉中における第２の金属粉の割合は、８体積％〜３５体積％である。

本発明に係るセラミック電子部品のさらに別の特定の局面では、導通パスの少なくとも一つは、ガラスコート層の厚み方向に沿って配された複数の金属粉が互いに接触することで形成されている。

本発明に係るセラミック電子部品のまた他の特定の局面では、金属粉は、内部電極に主成分として含まれる金属を主成分として含まない。

本発明に係るセラミック電子部品のまた別の特定の局面では、金属粉の少なくともコア部はＣｕからなる。

本発明に係るセラミック電子部品のさらにまた他の特定の局面では、ガラスコート層の厚みは１μｍ〜１０μｍである。

本発明に係るセラミック電子部品のさらにまた別の特定の局面では、導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有する。

本発明に係るセラミック電子部品のまた他の特定の局面では、めっき膜のガラスコート
層に接した部分は、Ｃｕめっき膜またはＮｉめっき膜により構成されている。

本発明に係るガラスペーストは、セラミック素体と端子電極とを有するセラミック電子部品の端子電極が設けられる領域を覆うガラスコート層を形成するためのガラスペーストである。ガラスペーストは、ガラスと、金属粉とを含む。金属粉は、第１の金属粉と第２の金属粉とを含む。第１の金属粉は、扁平粉である。第２の金属粉は、球形粉である。

本発明に係るガラスペーストの別の広い局面では、セラミック素体と端子電極とを有するセラミック電子部品の端子電極が設けられる領域を覆うガラスコート層を形成するためのガラスペーストであって、ガラスと、金属粉とを含み、上記金属粉が、上記ガラスコート層を形成したときの厚み方向に沿った断面において、細長形状である第１の金属粉と、上記ガラスコート層を形成したときの厚み方向に沿った断面において、長径と短径との比（長径／短径）の平均値が上記第１の金属粉よりも小さい第２の金属粉とを含む。

本発明によれば、端子電極の厚みを薄く保ちつつ、耐湿性に優れたセラミック電子部品を提供することができる。

第１の実施形態に係るセラミック電子部品の略図的斜視図である。 第１の実施形態に係るセラミック電子部品の略図的側面図である。 図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。 図３の線ＩＶで固まれた部分を拡大した略図的断面図である。 第１の実施形態において作製したセラミック電子部品のガラスコート層と第１の端子電極の模式的断面図である。 導電性ペースト層が焼成されてなる焼結金属膜の断面写真である。 図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。 本発明における金属粉のアスペクト比を測定する方法を説明するための模式図である。 図８の線ＩＸ−ＩＸにおける模式的断面図である。 導電パターンが形成されたセラミックグリーンシートの略図的平面図である。 第２の実施形態に係るセラミック電子部品の略図的斜視図である。 マザー積層体の略図的平面図である。 第３の実施形態に係るセラミック電子部品の略図的断面図である。 第４の実施形態に係るセラミック電子部品の略図的斜視図である。

（第１の実施形態）
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態などにおいて参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率などが異なる場合がある。具体的な物体の寸法比率などは、以下の説明を参酌して判断されるべきである。

図１は、本実施形態に係るセラミック電子部品の略図的斜視図である。図２は、本実施
形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、図３の線ＩＶで固まれた部分を拡大した略図的断面図である。図５は、本実施形態において作製したセラミック電子部品のガラスコート層と第１の端子電極の模式的断面図である。図７は、図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。

まず、図１〜図７を参照しながら、セラミック電子部品１の構成について説明する。

図１〜図３及び図７に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。なお、セラミック素体１０が誘電体セラミック材料を含む場合、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。

セラミック素体１０の形状は特に限定されない。本実施形態では、セラミック素体１０は、直方体状に形成されている。図１〜図３に示すように、セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ，１０ｂを有する。セラミック素体１０は、図１、図２及び図７に示すように、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ，１０ｄを有する。また、図２、図３及び図７に示すように、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ，１０ｆを備えている。

なお、本明細書において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などを有していてもよい。

セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０は、セラミック素体１０の厚み寸法をＤ_Ｔ、長さ寸法をＤ_Ｌ、幅寸法をＤ_Ｗとしたときに、Ｄ_Ｔ＜Ｄ_Ｗ＜Ｄ_Ｌ、（１／５）Ｄ_Ｗ≦Ｄ_Ｔ≦（１／２）Ｄ_Ｗ、または、Ｄ_Ｔ＜０．３ｍｍが満たされるような薄型のものであってもよい。具体的には、０．０５ｍｍ≦Ｄ_Ｔ＜０．３ｍｍ、０．４ｍｍ≦Ｄ_Ｌ≦１ｍｍ、０．３ｍｍ≦Ｄ_Ｗ≦０．５ｍｍであってもよい。

図３及び図７に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２の端部１１ａ，１２ａは、セラミック素体１０の表面に露出している。具体的には、第１の内部電極１１の一方側の端部１１ａは、セラミック素体１０の第１の端面１０ｅに露出している。第２の内部電極１２の一方側の端部１２ａは、セラミック素体１０の第２の端面１０ｆに露出している。

第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック部１０ｇを介して、互いに対向している。

なお、セラミック部１０ｇの厚さは、特に限定されない。セラミック部１０ｇの厚さは、例えば、０．５μｍ〜１０μｍとすることができる。第１及び第２の内部電極１１，１
２のそれぞれの厚さも、特に限定されない。第１及び第２の内部電極１１，１２のそれぞれの厚さは、例えば、０．２μｍ〜２μｍとすることができる。

第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。

図４に示すように、セラミック素体１０の表面の上には、ガラスコート層１５が設けられている。ガラスコート層１５は、セラミック素体１０の第１及び第２の内部電極１１，１２が露出した部分の上を覆っている。具体的には、ガラスコート層１５は、セラミック素体１０の第１及び第２の端面１０ｅ，１０ｆの上と、第１及び第２の主面１０ａ及び１０ｂの長さ方向Ｌにおける両端部分の上と、第１及び第２の側面１０ｃ，１０ｄの長さ方向Ｌにおける両端部分の上とに設けられている。

図５及び図６に示すように、ガラスコート層１５においては、ガラス媒質１５ｂと金属粉１５ａとが固着されている。言い換えると、ガラスコート層１５は、ガラス媒質１５ｂと金属粉１５ａが固着して一体化した複合膜である。ガラスコート層１５におけるガラス媒質１５ｂは、ガラス媒質１５ｂを形成するガラス粉が軟化点以上で熱処理されて溶融した後、凝固して一体化されたものである。よって、ガラス媒質１５ｂは、金属粉１５ａ間の隙間を埋めるように存在している。同様に、ガラス媒質１５ｂは、ガラス媒質１５ｂを形成するガラス粉が凝固して一体化した結果、セラミック素体１０の表面を封止している。よって、セラミック素体１０とガラスコート層１５が密着した状態で固着される。また、セラミック素体１０の表面のガラス媒質１５ｂが緻密であることで耐湿性が向上する。

ガラスコート層１５におけるガラス媒質１５ｂの割合は、３５体積％〜７５体積％であることが好ましく、４０体積％〜５０体積％であることがより好ましい。ガラスコート層１５におけるガラス媒質１５ｂの割合が、３５体積％未満である場合、ガラスコート層１５が存在することによるセラミック電子部品１の耐湿性の向上効果が小さくなる場合がある。また、ガラスコート層１５におけるガラス媒質１５ｂの割合が、７５体積％を超える場合、ガラスコート層１５の直上に第１及び第２の端子電極１３，１４を形成することが難しくなる場合がある。ガラス媒質１５ｂを構成するガラスは、例えば、Ｂ_２Ｏ_３及びＳｉＯ_２からなる群より選択される１種以上の網目形成酸化物と、Ａｌ_２Ｏ_３、ＺｎＯ、ＣｕＯ、Ｌｉ_２Ｏ、Ｎａ_２Ｏ、Ｋ_２Ｏ、ＭｇＯ、ＣａＯ、ＢａＯ、ＺｒＯ_２及びＴｉＯ_２からなる群より選択される１種以上の網目修飾酸化物とを含むことが好ましい。

ガラス媒質１５ｂを構成するガラスは、網目修飾酸化物として、ガラスコート層１５の金属粉１５ａと同じ金属の酸化物を含むことが好ましい。これにより、ガラスコート層１５中のガラス粉がガラスコート層１５中の金属粉１５ａに濡れやすくなる。

ガラス媒質１５ｂを構成するガラスには、ＳｉＯ_２が最も多く含まれていることが好ましい。ガラス全体に占めるＳｉＯ_２の割合は３５ｍｏｌ％以上であることが好ましい。

ガラスコート層１５において、金属粉１５ａは、ガラス媒質１５ｂ中に分散されている。金属粉１５ａは、第１の金属粉１５ａ１と第２の金属粉１５ａ２とを含む。金属粉１５ａは、第１の金属粉１５ａ１及び第２の金属粉１５ａ２により構成されていることが好ましい。

第１の金属粉１５ａ１は、扁平粉である。第１の金属粉１５ａ１は、ガラスコート層１５の厚み方向Ｔに沿った断面において、細長形状である。なお、本明細書において「細長
形状」とは、長径と短径を有する形状である。第１の金属粉１５ａ１は、ガラスコート層１５の厚み方向Ｔに沿った断面において、扁平状、鱗片状、棒状及び針状の少なくとも１種であることが好ましい。

ガラスコート層１５の厚み方向Ｔに沿った断面において、第１の金属粉１５ａ１のアスペクト比は、３．６以上であることが好ましい。なお、本明細書において、アスペクト比とは、金属粉１５ａの長径と短径との比のことをいう。

なお、本発明において「金属粉のアスペクト比」は、以下のようにして測定して得られた値である。まず、セラミック電子部品１の稜線部から、図８に示される第１の端子電極１３の第３の部分１３ｃの表面の対角を結ぶ線ＩＸ−ＩＸに向かって研磨し、図９に示されるようにガラスコート層１５の断面を露出させる。次に、図９に示すようにこの断面を線ＩＸ−ＩＸの方向に沿って４等分し、その境界の３箇所において、ガラスコート層１５を倍率５０００倍、加速電圧１５ｋＶでＳＥＭ観察する。次に、それぞれの箇所におけるＳＥＭ観察において、視野３０μｍ×３０μｍ内に含まれる金属粉１５ａのすべてについて、それぞれの径を露出した断面上で測定し、その中の最大値を長径として選択する。次に、選択した金属粉１５ａの長径の軸と直交する軸に沿った厚みの最大値を短径として選択する。得られた長径を短径で除して、金属粉１５ａのアスペクト比を算出する。同様にして、図９の矢印で示されるように、第２の端子電極１４の第３の部分１４ｃ側のガラスコート層１５においても、金属粉１５ａのアスペクト比を算出する。第１及び第２の端子電極１３，１４側の両方のガラスコート層１５において算出した合計６つの金属粉１５ａのアスペクト比の平均値を本発明における金属粉１５ａのアスペクト比とする。なお、ＳＥＭ観察において、複数の金属粉１５ａが、それぞれの長径の方向において接触して、１つの一体的な金属粉１５ａのように観察される場合、そのような複数の金属粉１５ａの一体化物全体の長径を１つの金属粉１５ａの長径とする。

第１の金属粉１５ａ１の平均粒子径は、０．５μｍ〜１０μｍであることが好ましい。なお、本発明において、金属粉１５ａの平均粒子径は、前述の方法により６つの金属粉１５ａのそれぞれの長径及び短径を測定し、それら６つの金属粉１５ａの長径と短径とをすべて合計して得られる値の平均値（１２で除して得られる値）をいう。

第２の金属粉１５ａ２は、球形粉である。第２の金属粉１５ａ２は、ガラスコート層１５の厚み方向Ｔに沿った断面において、アスペクト比である長径と短径との比（長径／短径）の平均値が、上記第１の金属粉１５ａ１よりも小さい。この場合、第２の金属粉１５ａ２が、複数の第１の金属粉１５ａの隙間に入り込みやすくなる。その結果、複数の第１の金属粉１５ａ１同士を、より一層確実に電気的に接続することができる。すなわち、ガラスコート層１５における電気的接続性をより一層確実なものとすることができる。

第２の金属粉１５ａ２のアスペクト比は、３．６未満であることが好ましく、１．５以下であることがより好ましい。この場合、第２の金属粉１５ａ２が、複数の第１の金属粉１５ａの隙間に入り込みやすくなる。その結果、複数の第１の金属粉１５ａ１同士を、より一層確実に電気的に接続することができる。すなわち、ガラスコート層１５における電気的接続性をより一層確実なものとすることができる。

第１の金属粉１５ａ１の平均粒子径は、０．２μｍ〜１．７μｍであることが好ましい。より好ましくは、０．２μｍ〜１．０μｍであることが好ましい。

金属粉１５ａ中における第２の金属粉１５ａ２の割合は、５体積％〜５０体積％であることが好ましく、８体積％〜３５体積％であることがより好ましい。第２の金属粉１５ａ２の割合が少なすぎる場合には、ガラスコート層１５中における金属粉１５ａ同士の接触
部分が少なくなり、ガラスコート層１５における電気的接続性が低下する場合がある。また、第２の金属粉１５ａ２の割合が多すぎる場合には、第１の金属粉１５ａ１がガラスコート層１５の表面に位置し難くなり、後述の第１及び第２の端子電極１３，１４を構成するめっき膜によるガラスコート層１５の被覆率が小さくなる場合がある。

ガラスコート層１５における金属粉１５ａの割合は、２５体積％〜６５体積％であることが好ましく、５０体積％〜６０体積％であることがより好ましい。金属粉１５ａは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ-Ｐｄ合金、Ａｕなどの金属や、これらの金属を少なくとも１種含む合金などにより構成される。金属粉１５ａは、第１及び第２の内部電極１１，１２に主成分として含まれる金属を主成分として含まないことが好ましい。なお、金属粉１５ａが、第１及び第２の内部電極１１，１２の主成分として含まれる金属を含む場合、その金属の割合は、金属粉１５ａの全体の１０体積％以下であることが好ましい。また、金属粉１５ａのコア部はＣｕからなることが好ましい。

ガラスコート層１５は、導電性ペースト層が焼成されてなる、焼結金属及びガラスにより構成された焼結金属膜とは異なるものである。ガラスコート層１５では、金属粉１５ａの間を縫って連続したガラス媒質１５ｂが形成されているのに対し、焼結金属膜では金属のマトリクスが形成されている。また、ガラスコート層１５では、金属粉１５ａのすべてが一体に焼結されている訳ではなく、ガラス媒質１５ｂが金属粉１５ａの間を繋ぐように存在しているのに対し、図６の写真に示されるように、焼結金属膜では、ガラスは、金属粉が焼結することにより、焼結金属膜中から、焼結金属膜とセラミック素体との界面にガラス成分が押し出され、焼結金属膜とセラミック素体との界面に存在する。また、図６では確認できないが、金属粉が焼結することにより、焼結金属膜中から焼結金属膜の表面にガラスが押し出され、焼結金属膜の表面にガラスが存在する場合もある。導電性ペースト層が焼成されてなる焼結金属膜では、実質的にすべての金属粉が焼結しており、もはや焼結されていない金属粉は実質的に残存していない。

金属粉１５ａは、第１及び第２の内部電極１１，１２と第１及び第２の端子電極１３，１４とをそれぞれ電気的に接続している導通パスを形成している。導通パスの少なくとも一つは、ガラスコート層１５の厚み方向Ｔに沿って配された複数の金属粉１５ａが互いに接触することで形成されている。

ガラスコート層１５の厚み方向Ｔの断面において、導通パスを構成している金属粉１５ａの表面は、非直線状であってもよい。導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有していてもよい。

導通パスを形成している第１の金属粉１５ａ１の長径は、ガラスコート層１５の厚み以上であることが好ましい。導通パスを形成している第１の金属粉１５ａ１の長径は、ガラスコート層１５の厚みの１．５倍以上であることがより好ましい。

ガラスコート層１５の厚みは、１μｍ〜１０μｍであることが好ましい。ガラスコート層１５の厚みが１μｍ未満である場合、ガラスコート層１５が存在することによるセラミック電子部品１の耐湿性の向上効果が小さくなる場合がある。ガラスコート層１５の厚みが１０μｍを超える場合、ガラスコート層１５に含まれるガラスの絶対量が多くなる。そうすると、第１及び第２の内部電極１１，１２を構成する成分が、ガラスコート層１５の溶融したガラスに液相拡散しやすくなる。このような場合、第１及び第２の内部電極１１，１２の先端が細くなり、第１及び第２の内部電極１１，１２とセラミック部１０ｇとの間に隙間が生じて、セラミック電子部品１の耐湿性が低下する場合がある。

ガラスコート層１５の厚みは、例えば、セラミック電子部品１の第２の側面１０ｃに沿
って、幅方向Ｗに向かってセラミック電子部品１の中央部（１／２Ｗ）まで断面研磨し、得られた断面における端子電極の端面中央部に位置するガラスコート層１５の厚みを光学顕微鏡で観察することなどにより測定することができる。

なお、第１及び第２の内部電極１１，１２の一部が、セラミック素体１０の表面から突出していてガラスコート層１５に侵入していてもよいが、ガラスコート層１５を貫通しないことが好ましい。

第１の端子電極１３は、ガラスコート層１５の直上に設けられている。第１の端子電極１３は、ガラスコート層１５に形成された導通パスによって、第１の内部電極１１に電気的に接続されている。第１の端子電極１３は、第１の主面１０ａの上に形成されている第１の部分１３ａと、第２の主面１０ｂの上に形成されている第２の部分１３ｂと、第１の端面１０ｅの上に形成されている第３の部分１３ｃと、第１の側面１０ｃの上に形成されている第４の部分１３ｄと、第２の側面１０ｄの上に形成されている第５の部分１３ｅとを備えている。

第２の端子電極１４は、ガラスコート層１５の直上に設けられている。第２の端子電極１４は、ガラスコート層１５に形成された導通パスによって、第２の内部電極１２に電気的に接続されている。第２の端子電極１４は、第１の主面１０ａの上に形成されている第１の部分１４ａと、第２の主面１０ｂの上に形成されている第２の部分１４ｂと、第２の端面１０ｆの上に形成されている第３の部分１４ｃと、第１の側面１０ｃの上に形成されている第４の部分１４ｄと、第２の側面１０ｄの上に形成されている第５の部分１４ｅとを備えている。

第１及び第２の端子電極１３，１４は、めっき膜により構成される。めっき膜は、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ａｇ、Ｐｔ、Ｂｉ及びＺｎからなる群から選ばれる少なくとも１種の金属、またはこれら金属のうち少なくとも１種の金属を含む合金により構成されていることが好ましい。第１及び第２の端子電極１３，１４は、それぞれ１層のめっき膜のみにより構成されていてもよいし、２層以上のめっき膜により構成されていてもよい。例えば、Ｎｉ−Ｓｎの２層構造や、Ｃｕ−Ｎｉ−Ｓｎの３層構造であってもよい。なお、図５に示すように、本実施形態において、第１及び第２の端子電極１３，１４は、Ｃｕからなる第１層１３ｐ、Ｎｉからなる第２層１３ｑ、及びＳｎからなる第３層１３ｒにより構成されている。

ガラスコート層１５と第１の端子電極１３及びガラスコート層１５と第２の端子電極１４とを合わせた厚みは、１５μｍ〜２５μｍであることが好ましい。

次に、本実施形態のセラミック電子部品１の製造方法の一例について説明する。

まず、セラミック素体１０を構成するためのセラミック材料を含むセラミックグリーンシート２０（図１０を参照）を用意する。次に、図１０に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、導電パターン２１を形成する。なお、導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のパインダーや溶剤を含んでいてもよい。

次に、導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０、第１または第２の内部電極１１，１２に対応した形状の導電パターン２１が形成されているセラミックグリーンシート２０及び導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０をこの順番で積層し、積層方向にプレスすることにより、マザ
ー積層体を作製する。

次に、マザー積層体の上に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック積層体を作製する。

なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。生のセラミック積層体に対してバレル研磨などを施し、稜線部や角部を丸めてもよい。

次に、生のセラミック積層体の焼成を行う。この焼成工程において、第１及び第２の内部電極１１，１２が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃とすることができる。

次に、ディッピングなどの方法により、焼成後のセラミック積層体の上にガラスペーストを塗布する。次に、ガラスペーストを熱処理することでガラスを溶融して一体化させ、それを冷却することでガラス媒質１５ｂを形成し、金属粉１５ａとを固着することにより、ガラスコート層１５を形成する。ガラスコート層１５の形成に用いるガラスペーストは、ガラス、金属粉１５ａ、バインダー、溶剤などを含んでいる。ここで、ガラスは、粒径が金属粉１５ａよりも小さいガラス粉を使用することが好ましい。熱処理温度は、ガラス粉が軟化する温度以上の温度で、かつ、金属粉１５ａが焼結しない温度であることが好ましい。熱処理温度は、例えば、６００℃〜７５０℃とすることが好ましい。熱処理温度が６００℃未満である場合、ガラスが軟化しないため、セラミック素体１０との接着性が低くなる場合がある。熱処理温度が７５０℃を超える場合、セラミック素体１０とガラスコート層１５との反応が始まり、ガラスコート層１５がなくなる恐れがある。また、セラミック素体１０のセラミック成分がガラスコート層１５のガラスの中に拡散することによってセラミック素体１０の表面近傍に反応層が形成され、セラミック素体１０の機械的強度が低下する場合がある。これは、反応層がめっき液により溶解しやすいため、ガラスコート層１５上にめっき膜を形成する際に生じる化学的浸食作用に起因するものと推測される。

次に、ガラスコート層１５の上にめっきを施すことにより、第１及び第２の端子電極１３，１４を形成する。以上のようにして、セラミック電子部品１を製造することができる。

次に、本実施形態において、実際にセラミック電子部品１のサンプルを作製した例を以下に示す。

セラミック素体の寸法（設計値）：ＬＸＷＸＴ＝１．０ｍｍ×０．５ｍｍ×０．１１ｍｍ
セラミック材料：ＢａＴｉＯ_３
セラミック部の厚み（設計値）：０．９μｍ
内部電極の材料：Ｎｉ
内部電極の厚み（設計値）：０．６μｍ
内部電極の合計枚数：４５
焼成条件：１２００℃で２時間保持
セラミック電子部品の容量：０．４７μＦ
セラミック電子部品の定格電圧：６．３Ｖ
ガラスコート層１５の厚み（設計値）：８μｍ
ガラスコート層１５に含まれる第１及び第２の金属粉１５ａ１，１５ａ２：Ｃｕ粉
ガラスコート層中の第１の金属粉のアスペクト比：８
ガラスコート層中の第２の金属粉のアスペクト比：１．５
第１の金属粉（扁平粉）の平均粒子径（仕込み値）：Ｄ_５０値で３．５μｍ
第２の金属粉（球形粉）の平均粒子径（仕込み値）：Ｄ_５０値で０．５μｍ
ガラスペースト中のガラス粉の主成分：ホウケイ酸ガラス
ガラスペースト中のガラスの軟化点：６００℃
ガラス粉の平均粒子径：１μｍ
ガラスコート層中の第１及び第２の金属粉の合計とガラスの比：５２．５体積％／４７．５体積％（サンプルから検出）
ガラスペースト中の固形分中のガラス粉末の割合：５７．５体積％／４２．５体積％（仕込み値）
熱処理の条件：６８０℃
めっき膜：ガラスコート層１５の上に、Ｃｕ膜（厚み４μｍ）、Ｎｉ膜（厚み３μｍ）、Ｓｎ膜（厚み４μｍ）を形成した。

（めっき膜の被覆率の測定）
ガラスコート層１５における第１及び第２の金属粉１５ａ１，１５ａ２の体積割合が、下記表１のとおりであるセラミック電子部品１のサンプルをそれぞれ２０個ずつ作製した。各サンプルを製造するにあたり、Ｃｕめっき膜の形成条件を、電流値３Ａ、９０分間とした場合のガラスコート層１５上のＣｕめっき膜の被覆率（％）を測定した。結果を表１に示す。

Ｃｕめっき膜の被覆率（％）は、次のようにして測定したものである。各サンプルの第１の主面における第１の端子電極の中央部のＳＥＭ観察（２０００倍、加速電圧は１５ｋＶ）において、反射電子像を２値化処理し、視野５０μｍ×５０μｍを１００％としたときのＣｕめっき膜の占める面積の割合（％）をそれぞれ２０個のサンプルについて求めた平均値を被覆率（％）とした。また、第１及び第２の金属粉１５ａ１，１５ａ２のアスペクト比は、上述の測定方法により求めた値である。

また、第１の金属粉と第２の金属粉の割合は、以下のように算出することができる。まず、サンプルのＬＴ面を長さ方向Ｌに沿って、サンプルの中央（Ｗ寸の１／２）まで断面研磨し、端子電極の断面を露出させる。次に、片側の端子電極の端面中央部の３０μｍ×３０μｍの視野に位置するガラスコート層を倍率５０００倍、加速電圧１５ｋＶでＳＥＭ観察する。そして、ＳＥＭ観察において、断面のアスペクト比（長径／短径）の値（アスペクト比の算出方法は上述の方法による）が３．５よりも大きいものを第１の金属粉と定義し、第１の金属粉と第２の金属粉の数量比率を算出する。表１は、サンプル５個において上述の方法で算出し、その平均値を表している。

（０Ω放電におけるＣａｐの測定）
ＬＣＲメーター（アジレント・テクノロジー社製）を用いて、各サンプルあのＣａｐの初期値を測定した。次に、２０Ｖの電圧印加（５秒×５回）と、放電とを繰り返した後、再度、Ｃａｐを測定した。電圧印加・放電を繰り返した後のＣａｐの値が、Ｃａｐの初期値よりも５％以上低下していたものをＮＧとした。結果を表１に示す。

以上説明したように、本実施形態では、金属粉は、扁平粉である第１の金属粉１５ａ１を含む。このため、ガラスコート層１５の表面において、第１の金属粉１５ａ１の露出する面積が大きくなる。よって、ガラスコート層１５の表面におけるめっき膜の被覆率が大きくなる。従って、短時間でめっき膜を被覆させることが可能となり、めっき工程を効率化することができると共に、めっき膜の厚み方向の成長を抑制し、電子部品の小型化を図ることができる。また、本実施形態では、金属粉１５ａは、球形粉である第２の金属粉１５ａ２をさらに含む。このため、第２の金属粉１５ａ２が複数の第１の金属粉１５ａ１の隙間に入り・BR>A第１の金属粉１５ａ１同士を電気的に接続することができる。よって、ガラスコート層１５における電気的接続性が高い。

また、上記金属粉中における上記第２の金属粉の割合が、５体積％〜５０体積％、より好ましくは８体積％〜３５体積％であることにより、上記の効果がより顕著になる。

以下、本発明の好ましい実施形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の機能で参照し、説明を省略する。

（第２の実施形態）
図１１は、第２の実施形態に係るセラミック電子部品の略図的斜視図である。

上記第１の実施形態では、第１及び第２の側面１０ｃ，１０ｄ上に、第１及び第２の端子電極１３，１４及びガラスコート層１５が形成されている例について説明した。但し、図１１に示すように、第１及び第２の端子電極１３，１４及びガラスコート層１５が、第１及び第２の側面１０ｃ，１０ｄ上に実質的に形成されていなくてもよい。

第２の実施形態に係るセラミック電子部品は、例えば、次のようにして製造することができる。上述の第１の実施形態に係るセラミック電子部品１の製造方法と同様にして、マザー積層体２２（図１２を参照）を得る。次に、本実施形態においては、図１２に示すように、マザー積層体２２の上に、第１及び第２の端子電極１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂを構成している部分に対応した形状の導電パターン２３を、スクリーン印刷法などの適宜の印刷法により形成する。次に、マザー積層体２２の上に、仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。

次に、生のセラミック積層体の焼成を行う。次に、セラミック積層体の両端面にガラスペーストを塗布する。次に、ガラスペーストを熱処理することにより、第１及び第２の端子電極１３，１４の第３の部分１３ｃ，１４ｃを構成している部分に対応した形状のガラ
スコート層１５を形成する。次に、ガラスコート層１５の上にめっきを施すことにより、第１及び第２の端子電極１３，１４を形成する。このようにして、第２の実施形態に係るセラミック電子部品を製造することができる。

なお、第１及び第２の端子電極１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂに形成される導電パターン２３と、第１及び第２の端子電極１３，１４の第３の部分１３ｃ，１４ｃに塗布されるガラスペーストは、金属の種類が異なっていたり、無機フィラーの種類が異なっている。例えば、導電パターン２３はＮｉとセラミック素体１０に含まれるセラミック材料と同じ種類のセラミックからなる共材を含む。

（第３の実施形態）
図１３は、第３の実施形態に係るセラミック電子部品の略図的断面図である。

上記第１の実施形態では、第１及び第２の端子電極１３，１４及びガラスコート層１５のそれぞれが、第１及び第２の主面１０ａ，１０ｂの両方の上に形成されている例について説明した。但し、本発明は、この構成に限定されない。第１及び第２の端子電極１３，１４及びガラスコート層１５のそれぞれは、セラミック素体１０の表面のいずれかの部分の上に形成されていればよい。

例えば、図１３に示すように、第１及び第２の端子電極１３，１４及びガラスコート層１５のそれぞれを、第１及び第２の主面１０ａ，１０ｂのうちの第２の主面１０ｂの上にのみ形成してもよい。

（第４の実施形態）
図１４は、第４の実施形態に係るセラミック電子部品の略図的斜視図である。

上記第１の実施形態では、セラミック素体１０の厚み寸法をＤ_Ｔ、長さ寸法をＤ_Ｌ、幅寸法をＤ_Ｗとしたときに、Ｄ_Ｔ＜Ｄ_Ｗ＜Ｄ_Ｌである例について説明した。但し、図１４に示すように、Ｄ_Ｗ≦Ｄ_Ｔ＜Ｄ_Ｌであってもよい。

上述のように、本発明によれば、セラミック素体の内部電極が露出した部分の上がガラスコート層によって覆われているため、耐湿性に優れたセラミック電子部品を提供することができる。

従って、セラミック素体の内部電極が露出した部分がガラスコート層により覆われている構造を有していれば、本発明は種々の積層セラミック電子部品に広く適用することができる。

例えば、セラミック電子部品がセラミック圧電素子である場合は、セラミック素体を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。

また、セラミック電子部品がサーミスタ素子である場合は、セラミック素体を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。

さらに、セラミック電子部品１が、インダクタ素子である場合は、セラミック素体を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。

１…セラミック電子部品
１０…セラミック素体
１０ａ…セラミック素体の第１の主面
１０ｂ…セラミック素体の第２の主面
１０ｃ…セラミック素体の第１の側面
１０ｄ…セラミック素体の第２の側面
１０ｅ…セラミック素体の第１の端面
１０ｆ…セラミック素体の第２の端面
１０ｇ…セラミック部
１１…第１の内部電極
１１ａ…第１の内部電極の端部
１２…第２の内部電極
１２ａ…第２の内部電極の端部
１３…第１の端子電極
１３ａ…第１の端子電極の第１の部分
１３ｂ…第１の端子電極の第２の部分
１３ｃ…第１の端子電極の第３の部分
１３ｄ…第１の端子電極の第４の部分
１３ｅ…第１の端子電極の第５の部分
１３ｐ…第１層
１３ｑ…第２層
１３ｒ…第３層
１４…第２の端子電極
１４ａ…第２の端子電極の第１の部分
１４ｂ…第２の端子電極の第２の部分
１４ｃ…第２の端子電極の第３の部分
１４ｄ…第２の端子電極の第４の部分
１４ｅ…第２の端子電極の第５の部分
１５…ガラスコート層
１５ａ…金属粉
１５ａ１…第１の金属粉
１５ａ２…第２の金属粉
１５ｂ…ガラス媒質
２０…セラミックグリーンシート
２１…導電パターン
２２…マザー積層体
２３…導電パターン

Claims (13)

1. 内部電極の端部が表面に露出しているセラミック素体と、
   前記セラミック素体の前記内部電極が露出した部分の上を覆うガラスコート層と、
   前記ガラスコート層の直上に設けられており、めっき膜により構成された端子電極と、を備え、
   前記ガラスコート層は、ガラス媒質と、前記内部電極と前記端子電極とを電気的に接続している導通パスを形成しており、前記ガラス媒質中に分散されている金属粉とを含み、
   前記金属粉は、扁平粉である第１の金属粉と、球形粉である第２の金属粉とを含む、セラミック電子部品。
2. 内部電極の端部が表面に露出しているセラミック素体と、
   前記セラミック素体の前記内部電極が露出した部分の上を覆うガラスコート層と、
   前記ガラスコート層の直上に設けられており、めっき膜により構成された端子電極と、を備え、
   前記ガラスコート層は、ガラス媒質と、前記内部電極と前記端子電極とを電気的に接続している導通パスを形成しており、前記ガラス媒質中に分散されている金属粉とを含み、
   前記金属粉は、前記ガラスコート層の厚み方向に沿った断面において、細長形状である第１の金属粉と、前記ガラスコート層の厚み方向に沿った断面において、長径と短径との比（長径／短径）の平均値が、前記第１の金属粉よりも小さい第２の金属粉とを含む、セラミック電子部品。
3. 前記ガラスコート層の厚み方向に沿った断面における、前記第１の金属粉のアスペクト比が３．６以上である、請求項１または２に記載のセラミック電子部品。
4. 前記金属粉中における前記第２の金属粉の割合が、５体積％〜５０体積％である、請求項１〜３のいずれか一項に記載のセラミック電子部品。
5. 前記金属粉中における前記第２の金属粉の割合が、８体積％〜３５体積％である、請求項１〜３のいずれか一項に記載のセラミック電子部品。
6. 前記導通パスの少なくとも一つは、前記ガラスコート層の厚み方向に沿って配された複数の前記金属粉が互いに接触することで形成されている、請求項１〜５のいずれか一項に記載のセラミック電子部品。
7. 前記金属粉は、前記内部電極に主成分として含まれる金属を主成分として含まない、請求項１〜６のいずれか一項に記載のセラミック電子部品。
8. 前記金属粉の少なくともコア部はＣｕからなる、請求項１〜７のいずれか一項に記載のセラミック電子部品。
9. 前記ガラスコート層の厚みが１μｍ〜１０μｍである、請求項１〜８のいずれか一項に記載のセラミック電子部品。
10. 前記導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有する、請求項１〜９のいずれか一項に記載のセラミック電子部品。
11. 前記めっき膜の前記ガラスコート層に接した部分がＣｕめっき膜またはＮｉめっき膜により構成されている、請求項１〜１０のいずれか一項に記載のセラミック電子部品。
12. セラミック素体と端子電極とを有するセラミック電子部品の端子電極が設けられる領域を覆うガラスコート層を形成するためのガラスペーストであって、
    ガラスと、金属粉とを含み、
    前記金属粉が、扁平粉である第１の金属粉と、球形粉である第２の金属粉とを含む、ガラスペースト。
13. セラミック素体と端子電極とを有するセラミック電子部品の端子電極が設けられる領域を覆うガラスコート層を形成するためのガラスペーストであって、
    ガラスと、金属粉とを含み、
    前記金属粉が、前記ガラスコート層を形成したときの厚み方向に沿った断面において、細長形状である第１の金属粉と、前記ガラスコート層を形成したときの厚み方向に沿った断面において、長径と短径との比（長径／短径）の平均値が前記第１の金属粉よりも小さい第２の金属粉とを含む、ガラスペースト。