KR101678103B1 - 세라믹 전자부품 - Google Patents

세라믹 전자부품 Download PDF

Info

Publication number
KR101678103B1
KR101678103B1 KR1020140034754A KR20140034754A KR101678103B1 KR 101678103 B1 KR101678103 B1 KR 101678103B1 KR 1020140034754 A KR1020140034754 A KR 1020140034754A KR 20140034754 A KR20140034754 A KR 20140034754A KR 101678103 B1 KR101678103 B1 KR 101678103B1
Authority
KR
South Korea
Prior art keywords
coat layer
glass
glass coat
metal powder
ceramic
Prior art date
Application number
KR1020140034754A
Other languages
English (en)
Other versions
KR20140117296A (ko
Inventor
야스히로 니시사카
사토시 마츠노
테츠야 키스미
요코 오카베
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140117296A publication Critical patent/KR20140117296A/ko
Application granted granted Critical
Publication of KR101678103B1 publication Critical patent/KR101678103B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Details Of Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Conductive Materials (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

박형이면서 내습성이 뛰어난 세라믹 전자부품을 제공한다.
세라믹 전자부품은 세라믹 소체(10)와, 내부전극(11, 12), 유리 코트층(15), 외부전극(13, 14)을 포함한다. 유리 코트층(15)은 제1 단면(10e)의 내부전극(11)의 노출부 위로부터 제1 주면(10a) 위에 걸쳐서 마련되어 있다. 외부전극(13, 14)은 유리 코트층(15)의 바로 위에 마련된 도금막으로 이루어진다. 유리 코트층(15)은 유리 매질과 금속분말(15a)을 포함한다. 금속분말(15a)은 내부전극(11, 12)과 외부전극(13, 14)을 전기적으로 접속하고 있는 도통 경로를 형성하고 있다. 금속분말(15a)은 유리 매질중에 분산되어 있다. 유리 코트층(15)의 제1 주면(10a) 위에 위치하는 부분의 길이방향 L을 따른 길이는, 유리 코트층(15)의 제1 단면(10e) 위에 위치하는 부분의 두께방향 T를 따른 길이보다도 길다. 금속분말(15a)은 가늘고 긴 형상의 금속분말(15a)을 포함한다.

Description

세라믹 전자부품{CERAMIC ELECTRONIC COMPONENT}
본 발명은 세라믹 전자부품에 관한 것이다.
종래, 휴대전화기, 휴대 음악 플레이어 등의 전자기기에는 세라믹 콘덴서로 대표되는 세라믹 전자부품이 사용되어 있다. 예를 들면 특허문헌 1에 기재된 바와 같이, 세라믹 전자부품은 일반적으로 내부전극의 단부(端部)가 표면에 노출된 세라믹 소체와, 세라믹 소체의 내부전극이 노출된 부분을 덮도록 배치된 외부전극을 포함한다.
일본국 공개특허공보 2011-100834호
그러나 특허문헌 1의 도 1에 기재된 바와 같이 단자전극의 측면전극이 콘덴서 소체의 중앙부 부근까지 형성되어서 측면전극의 길이가 길어지는 세라믹 전자부품에 있어서, 예를 들면 디핑(dipping)법으로 콘덴서 소체를 도전성 금속분말이나 유리 프릿(frit) 등을 포함하는 도전성 페이스트에 침지하고, 도전성 페이스트에서 콘덴서 소체를 끌어올림으로써 단자전극을 형성할 경우, 단자전극의 측면전극의 치수를 길게 할수록 단자전극의 측면전극에서의 표면장력(表面張力)이 커진다. 그렇기 때문에 콘덴서 소체의 측면 위(측면전극 형성부)에 도전성 페이스트가 유지되기 쉬워진다. 따라서 콘덴서 소체의 능선부에 있어서, 도전성 페이스트의 양이 줄어들어서 콘덴서 소체의 능선부에 도전성 페이스트를 충분히 도포할 수 없고, 콘덴서 소체의 능선부에 있어서 단자전극이 적합하게 형성되지 않을 경우가 있다. 따라서 이 단자전극이 형성되지 않은 부분으로 수분 등이 침입하여 내습성이 저하된다는 문제가 생긴다.
또한 최근은 전자부품의 소형화, 박형화(薄型化)가 요구되고 있으며, 이 소형화, 박층화를 위해서는 콘덴서 소체의 주면(主面) 위에 형성되는 단자전극을 얇게 할 필요가 있다. 콘덴서 소체의 주면 위에 형성되는 단자전극을 얇게 하기 위해서는 도전성 페이스트의 점도를 낮추는 것이 요망되지만, 도전성 페이스트의 점도를 낮추면 상기의 문제가 보다 현저해진다.
본 발명의 주된 목적은 박형이면서 내습성이 뛰어난 세라믹 전자부품을 제공하는 것에 있다.
본 발명에 따른 세라믹 전자부품은 세라믹 소체와, 내부전극, 유리 코트층, 외부전극을 포함한다. 세라믹 소체는 제1 및 제2 주면과, 제1 및 제2 측면, 제1 및 제2 단면(端面)을 가진다. 제1 및 제2 주면은 길이방향 및 폭방향을 따라서 연장되고 있다. 제1 및 제2 측면은 길이방향 및 두께방향을 따라서 연장되고 있다. 제1 및 제2 단면은 폭방향 및 두께방향을 따라서 연장되고 있다. 내부전극은 세라믹 소체의 내부에 마련되어 있다. 내부전극은 제1 단면에 노출되어 있다. 유리 코트층은 제1 단면의 내부전극의 노출부 위로부터 제1 주면 위에 걸쳐서 마련되어 있다. 외부전극은 유리 코트층의 바로 위에 마련된 도금막으로 이루어진다. 유리 코트층은 유리 매질과 금속분말을 포함한다. 금속분말은 내부전극과 외부전극을 전기적으로 접속하고 있는 도통 경로(conductive path)를 형성하고 있다. 금속분말은 유리 매질중에 분산되어 있다. 유리 코트층의 제1 주면 위에 위치하는 부분의 길이방향을 따른 길이는, 유리 코트층의 제1 단면 위에 위치하는 부분의 두께방향을 따른 길이보다도 길다. 금속분말은 가늘고 긴 형상의 금속분말을 포함한다.
본 발명에 따른 세라믹 전자부품이 어느 특정한 국면에서는, 유리 코트층의 제1 주면과 제1 단면으로 구성된 능선부 위에 위치하는 부분에 가늘고 긴 형상의 금속분말이 위치하고 있다.
본 발명에 따른 세라믹 전자부품의 다른 특정한 국면에서는, 유리 코트층의 능선부 위에 위치하는 부분에 배치된 가늘고 긴 형상의 금속분말 중 적어도 하나는 유리 코트층의 표면에 노출되는 두께로 마련되어 있다.
본 발명에 따른 세라믹 전자부품의 다른 특정한 국면에서는, 금속분말은 편평상, 인편상(鱗片狀), 봉상 및 침상 중 적어도 1종이다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 가늘고 긴 형상의 금속분말의 애스펙트비가 4 이상이면서, 가늘고 긴 형상인 금속분말의 단경(短徑)의 치수가 1.5㎛ 이하이다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 도통 경로 중 적어도 하나는 유리 코트층의 두께방향을 따라서 배치된 복수의 금속분말이 서로 접촉함으로써 형성되어 있다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 금속분말은 내부전극에 주성분으로서 포함되는 금속을 주성분으로서 포함하지 않는다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 금속분말의 코어부는 Cu로 이루어진다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 유리 코트층의 두께가 1㎛~10㎛이다.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 유리 코트층의 두께방향을 따른 단면에 있어서, 도통 경로를 구성하고 있는 금속분말의 표면이 비직선형상이다.
본 발명에 따른 세라믹 전자부품의 다른 특정한 국면에서는, 도통 경로는 상대적으로 가는 부분과, 상대적으로 굵은 부분을 각각 복수 가진다.
본 발명에 따른 세라믹 전자부품이 다른 특정한 국면에서는, 도금막의 유리 코트층에 접한 부분이 Cu도금막 또는 Ni도금막으로 구성되어 있다.
본 발명에 따르면 박형이면서 내습성이 뛰어난 세라믹 전자부품을 제공할 수 있다.
도 1은 제1 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 2는 제1 실시형태에 따른 세라믹 전자부품의 약도적 측면도이다.
도 3은 도 1의 선 III-III에서의 약도적 단면도이다.
도 4는 도 3의 선 IV로 둘러싸인 부분을 확대한 약도적 단면도이다.
도 5는 제1 실시형태에 있어서 제작한 세라믹 전자부품 유리 코트층과 제1 외부전극의 모식적 단면도이다.
도 6은 도전성 페이스트층이 소성되어서 이루어지는 소결 금속막의 단면사진이다.
도 7은 도 3의 선 VII-VII에서의 약도적 단면도이다.
도 8은 본 발명에서의 금속분말의 애스펙트비를 측정하는 방법을 설명하기 위한 모식도이다.
도 9는 도 8의 선 IX-IX에서의 모식적 단면도이다.
도 10은 도전 패턴이 형성된 세라믹 그린 시트의 약도적 평면도이다.
도 11은 제2 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 12는 머더 적층체의 약도적 평면도이다.
도 13은 제3 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다.
도 14는 제4 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
(제1 실시형태)
이하, 본 발명을 실시한 바람직한 형태의 일례에 대해서 설명한다. 단, 하기 실시형태는 단순한 예시다. 본 발명은 하기 실시형태에 어떤 한정도 되지 않는다.
또 실시형태 등에서 참조하는 각 도면에 있어서, 실질적으로 동일한 기능을 가지는 부재는 동일한 부호로 참조하는 것으로 한다. 또 실시형태 등에 있어서 참조하는 도면은 모식적으로 기재된 것으로서, 도면에 묘화된 물체의 치수비율 등은 현실의 물체의 치수비율 등과는 다른 경우가 있다. 도면 상호간에 있어서도 물체의 치수비율 등이 다른 경우가 있다. 구체적인 물체의 치수비율 등은 이하의 설명을 참작하여 판단되어야 한다.
도 1은 본 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다. 도 2는 본 실시형태에 따른 세라믹 전자부품의 약도적 측면도이다. 도 3은 도 1의 선 III-III에서의 약도적 단면도이다. 도 4는 도 3의 선 IV로 둘러싸인 부분을 확대한 약도적 단면도이다. 도 5는 본 실시형태에 있어서 제작한 세라믹 전자부품 유리 코트층과 제1 외부전극의 모식적 단면도이다. 도 7은 도 3의 선 VII-VII에서의 약도적 단면도이다.
먼저, 도 1~도 7을 참조하면서 세라믹 전자부품(1)의 구성에 대해서 설명한다.
도 1~도 3 및 도 7에 도시하는 바와 같이 세라믹 전자부품(1)은 세라믹 소체(10)를 포함하고 있다. 세라믹 소체(10)는 세라믹 전자부품(1)의 기능을 따른 적절한 세라믹 재료로 이루어진다. 구체적으로는 세라믹 전자부품(1)이 콘덴서일 경우는 세라믹 소체(10)를 유전체 세라믹 재료로 형성할 수 있다. 유전체 세라믹 재료의 구체예로는 예를 들면, BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다. 또한 세라믹 소체(10)가 유전체 세라믹 재료를 포함할 경우, 세라믹 소체(10)에는 원하는 세라믹 전자부품(1)의 특성에 따라서 상기 세라믹 재료를 주성분으로 하여, 예를 들면 Mn화합물, Mg화합물, Si화합물, Fe화합물, Cr화합물, Co화합물, Ni화합물, 희토류화합물 등의 부성분을 적절히 첨가해도 된다.
세라믹 소체(10)의 형상은 특별히 한정되지 않는다. 본 실시형태에서 세라믹 소체(10)는 직방체형상으로 형성되어 있다. 도 1~도 3에 도시하는 바와 같이 세라믹 소체(10)는 길이방향 L 및 폭방향 W를 따라서 연장되는 제1 및 제2 주면(10a, 10b)을 가진다. 세라믹 소체(10)는 도 1, 도 2 및 도 7에 도시하는 바와 같이 두께방향 T 및 길이방향 L을 따라서 연장되는 제1 및 제2 측면(10c, 10d)을 가진다. 또 도 3 및 도 7에 도시하는 바와 같이 두께방향 T 및 폭방향 W를 따라서 연장되는 제1 및 제2 단면(10e, 10f)을 포함하고 있다.
또한 본 명세서에 있어서 "직방체형상"에는 모퉁이부나 능선부를 둥그스름하게 한 직방체가 포함되는 것으로 한다. 즉 "직방체형상"의 부재란, 제1 및 제2 주면, 제1 및 제2 측면 그리고 제1 및 제2 단면을 가지는 부재 전반을 의미한다. 또 주면, 측면, 단면의 일부 또는 전부에 요철 등을 가지고 있어도 된다.
세라믹 소체(10)의 치수는 특별히 한정되지 않지만, 세라믹 소체(10)는 세라믹 소체(10)의 두께치수를 DT, 길이치수를 DL, 폭치수를 DW로 했을 때에, DT<DW<DL, (1/5)DW≤DT≤(1/2)DW, 또는 DT<0.3㎜가 충족되는 박형이어도 된다. 구체적으로는 0.05㎜≤DT<0.3㎜, 0.4㎜≤DL≤1㎜, 0.3㎜≤DW≤0.5㎜여도 된다.
도 3 및 도 7에 도시하는 바와 같이 세라믹 소체(10)의 내부에는 대략 직사각형상인 복수의 제1 및 제2 내부전극(11, 12)이 두께방향 T를 따라서 등간격으로 교대로 배치되어 있다. 제1 및 제2 내부전극(11, 12)의 단부(11a, 12a)는 세라믹 소체(10)의 표면에 노출되어 있다. 구체적으로 제1 내부전극(11)의 한쪽측 단부(11a)는 세라믹 소체(10)의 제1 단면(10e)에 노출되어 있다. 제2 내부전극(12)의 한쪽측 단부(12a)는 세라믹 소체(10)의 제2 단면(10f)에 노출되어 있다.
제1 및 제2 내부전극(11, 12) 각각은 제1 및 제2 주면(10a, 10b)과 평행하다. 제1 및 제2 내부전극(11, 12)은 두께방향 T에 있어서 세라믹부(세라믹층)(10g)를 사이에 두고 서로 대향하고 있다.
또한 세라믹부(10g)의 두께는 특별히 한정되지 않는다. 세라믹부(10g)의 두께는 예를 들면 0.5㎛~10㎛로 할 수 있다. 제1 및 제2 내부전극(11, 12) 각각의 두께도 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12) 각각의 두께는 예를 들면 0.2㎛~2㎛로 할 수 있다.
제1 및 제2 내부전극(11, 12)은 적절한 도전 재료로 구성할 수 있다. 제1 및 제2 내부전극(11, 12)은 예를 들면 Ni, Cu, Ag, Pd, Au 등의 금속이나, 이 금속들의 1종을 포함하는 예를 들면 Ag-Pd합금 등의 합금으로 구성할 수 있다.
도 3 및 도 4에 도시하는 바와 같이 세라믹 소체(10)의 표면 위에는 유리 코트층(15)이 마련되어 있다. 유리 코트층(15)은 세라믹 소체(10)의 제1 및 제2 내부전극(11, 12)이 노출된 부분 위를 덮고 있다. 구체적으로 유리 코트층(15)은 세라믹 소체(10)의 제1 및 제2 단면(10e, 10f) 위와, 제1 및 제2 주면(10a 및 10b)의 길이방향 L에서의 양 끝부분 위, 제1 및 제2 측면(10c, 10d)의 길이방향 L에서의 양 끝부분 위에 마련되어 있다.
유리 코트층(15)은 각각, 제1 및 제2 단면(10e, 10f)의 제1 및 제2 내부전극(11, 12) 노출부 위로부터 제1 주면(10a) 위에 걸쳐서 마련되어 있다. 각각 제1 및 제2 단면(10e, 10f)측에 있어서, 유리 코트층(15)의 제1 주면(10a) 위에 위치하는 부분의 길이방향 L을 따른 길이 DE는, 유리 코트층(15)의 제1 및 제2 단면(10e, 10f) 위에 위치하는 부분의 두께방향 T를 따른 길이 Dt보다도 길다.
또 유리 코트층(15)은 제1 및 제2 단면(10e, 10f)의 제1 및 제2 내부전극(11, 12) 노출부 위로부터 제2 주면(10b) 위에 걸쳐서 마련되어 있다. 각각 제1 및 제2 단면(10e, 10f)측에 있어서, 유리 코트층(15)의 제2 주면(10b) 위에 위치하는 부분의 길이방향 L을 따른 길이 DE는, 유리 코트층(15)의 제1 및 제2 단면(10e, 10f) 위에 위치하는 부분의 두께방향 T를 따른 길이 Dt보다도 길다.
도 5에 도시하는 바와 같이 유리 코트층(15)에 있어서는 유리 매질(15b)과 금속분말(15a)이 고착되어 있다. 바꿔 말하면, 유리 코트층(15)은 유리 매질(15b)과 금속분말(15a)이 고착되어서 일체화된 복합막이다. 유리 코트층(15)에서의 유리 매질(15b)은 유리 매질(15b)을 형성하는 유리분말이 연화점(軟化點) 이상에서 열처리되어서 용융된 후, 응고되어서 일체화된 것이다. 따라서 유리 매질(15b)은 금속분말(15a) 사이의 틈을 메우도록 존재하고 있다. 마찬가지로 유리 매질(15b)은 유리 매질(15b)을 형성하는 유리분말이 응고되어서 일체화된 결과, 세라믹 소체(10)의 표면을 봉지(封止)하고 있다. 따라서 세라믹 소체(10)와 유리 코트층(15)이 밀착한 상태로 고착된다. 또 세라믹 소체(10) 표면의 유리 매질(15b)이 치밀하여 내습성이 향상된다. 따라서 세라믹 전자부품(1)의 내습성이 향상된다. 또한 도 5는 어느 일단면의 도면이며, 다른 단면에 있어서는 다르게 보일 경우가 있다.
유리 코트층(15)에서의 유리 매질(15b)의 비율은 35체적%~75체적%인 것이 바람직하고, 40체적%~50체적%인 것이 보다 바람직하다. 유리 코트층(15)에서의 유리 매질(15b)의 비율이 35체적% 미만일 경우, 유리 코트층(15)이 존재함으로 인한 세라믹 전자부품(1)의 내습성의 향상효과가 작아질 경우가 있다. 또 유리 코트층(15)에서의 유리 매질(15b)의 비율이 75체적%을 초과할 경우, 유리 코트층(15)의 바로 위에 제1 및 제2 외부전극(13, 14)을 형성하는 것이 어려워질 경우가 있다. 유리 매질(15b)을 구성하는 유리는, 예를 들면 B2O3 및 SiO2로 이루어지는 군에서 선택되는 1종 이상의 그물코 형성 산화물과, Al2O3, ZnO, CuO, Li2O, Na2O, K2O, MgO, CaO, BaO, ZrO2 및 TiO2로 이루어지는 군에서 선택되는 1종 이상의 그물코 수식(修飾) 산화물을 포함하는 것이 바람직하다.
유리 매질(15b)을 구성하는 유리는 그물코 수식 산화물로서 유리 코트층(15)의 금속분말(15a)과 마찬가지 금속의 산화물을 포함하는 것이 바람직하다. 이로 인해 유리 코트층(15)중의 유리분말이 유리 코트층(15)중의 금속분말(15a)에 젖기 쉬워진다.
유리 매질(15b)을 구성하는 유리에는 SiO2가 가장 많이 포함되어 있는 것이 바람직하다. 유리 전체를 차지하는 SiO2의 비율은 35mol% 이상인 것이 바람직하다.
유리 코트층(15)에 있어서 금속분말(15a)은 유리 매질(15b)중에 분산되어 있다. 유리 코트층(15)에서의 금속분말(15a)의 비율은 25체적%~65체적%인 것이 바람직하고, 50체적%~60체적%인 것이 보다 바람직하다. 금속분말(15a)은 예를 들면 Cu, Ni, Ag, Pd, Au 등의 금속이나, 이 금속들을 적어도 1종 포함하는 Ag-Pd 등의 합금으로 구성된다. 금속분말(15a)은 제1 및 제2 내부전극(11, 12)에 주성분으로서 포함되는 금속을 주성분으로서 포함하지 않는 것이 바람직하다. 즉, 금속분말(15a)의 주성분이 제1 및 제2 내부전극(11, 12)의 주성분과 다른 것이 바람직하다. 또한 금속분말(15a)이 제1 및 제2 내부전극(11, 12)의 주성분으로서 포함되는 금속을 포함하는 경우, 그 금속의 비율은 금속분말(15a) 전체의 10체적% 이하인 것이 바람직하다.
금속분말(15a)의 코어부는 Cu로 이루어지는 것이 바람직하다. 이 경우, 도전율을 보다 양호하게 유지할 수 있다. 또 코어부가 Cu로 이루어질 경우, 저온영역에서도 제1 및 제2 내부전극(11, 12)과 유리 코트층(15)의 상호 확산이 일어나서, 제1 및 제2 내부전극(11, 12)과 유리 코트층(15)의 콘택트성이 한층더 향상된다. 저온영역이란 구체적으로 600℃~750℃를 가리킨다.
유리 코트층(15)은 도전성 페이스트층이 소성되어서 이루어지는, 소결 금속 및 유리로 구성된 소결 금속막과는 다른 것이다. 즉, 유리 코트층(15)에서는 금속분말(15a) 사이를 이어서 연속한 유리 매질(15b)이 형성되어 있는 것에 비교하여, 소결 금속막에서는 금속의 매질이 형성되어 있다. 또 유리 코트층(15)에서는 금속분말(15a) 모두가 일체로 소결되어 있는 것이 아니라, 유리 매질(15b)이 금속분말(15a) 사이를 잇도록 존재하고 있는 것에 비교하여, 도 6의 사진에 나타나는 바와 같이 소결 금속막에서 유리는, 금속분말이 소결됨으로써 소결 금속막중에서 소결 금속막과 세라믹 소체의 계면에 유리 성분이 밀려나와서 소결 금속막과 세라믹 소체의 계면에 존재한다. 또 도 6에서는 확인할 수 없지만, 금속분말이 소결됨으로써 소결 금속막중에서 소결 금속막의 표면에 유리가 밀려나와서 소결 금속막의 표면에 유리가 존재할 경우도 있다. 도전성 페이스트층이 소성되어서 이루어지는 소결 금속막에서는 실질적으로 모든 금속분말이 소결하고 있어서 소결되어 있지 않은 금속분말은 실질적으로 잔존하고 있지 않다.
금속분말(15a)은 가늘고 긴 형상의 금속분말을 포함한다. 또한 본 명세서에 있어서 "가늘고 긴 형상"이란 금속분말(15a)의 어느 단면이 장경(長徑)과 단경을 가지는 형상이다. 본 실시형태에 있어서는 유리 코트층(15)의 두께방향 T를 따른 단면이 가늘고 긴 형상인 금속분말(15a)을 포함한다. 금속분말(15a)은 유리 코트층(15)의 두께방향 T를 따른 단면에 있어서 편평상, 인편상, 봉상 및 침상 중 적어도 1종인 것이 바람직하다.
가늘고 긴 형상을 가지는 금속분말(15a)의 애스펙트비는 4 이상이면서, 가늘고 긴 형상인 금속분말(15a)의 단경의 치수가 1.5㎛ 이하인 것이 바람직하다. 이 경우 금속분말(15a)을 얇게 하면서, 표면적을 보다 크게 할 수 있다. 따라서 페이스트량이 적어지는 세라믹 소체(10)의 능선부에 있어서도 금속분말(15a)이 능선부에 한층더 들어가기 쉬워져서 세라믹 소체(10)의 능선부에 있어서 유리 코트층(15)을 적합하게 형성할 수 있다.
여기에서 애스펙트비가 4보다도 작아지면 도금막으로 이루어지는 외부전극 두께의 편차가 증가하고, 소정의 외부전극 두께가 얻어지지 않을 경우가 있다. 또 가늘고 긴 형상인 금속분말(15a)의 단경의 치수가 1.5㎛보다도 커지면 세라믹 소체(10)의 능선부에 금속분말(15a)이 들어가기 어려워질 경우가 있다. 이 경우, 세라믹 소체(10)의 능선부에 있어서 유리 코트층(15)이 형성되기 어려워져서 내습성이 저하될 경우가 있다. 또한 본 명세서에 있어서 애스펙트비란, 금속분말(15a)의 어느 단면에서의 장경과 단경의 비를 말한다.
또한 본 발명에 있어서 "금속분말의 애스펙트비"는 이하와 같이 측정하여 얻어진 값이다. 먼저, 세라믹 전자부품(1)의 능선부에서, 도 8에 도시되는 제1 외부전극(13)의 제3 부분(13c) 표면의 대각을 잇는 선 IX-IX를 향하여 연마하고, 도 9에 도시되는 바와 같이 유리 코트층(15)의 단면을 노출시킨다. 다음으로 도 9에 도시하는 바와 같이 이 단면을 선 IX-IX의 방향을 따라서 4등분하고, 그 경계의 3부분에 있어서 유리 코트층(15)을 배율 5000배, 가속전압 15kV에서 SEM관찰한다. 다음으로 각각의 부분에서의 SEM관찰에 있어서, 시야 30㎛×30㎛ 내에 포함되는 금속분말(15a)의 단면 모두에 대하여, 각각의 직경이 노출된 단면상에서 측정하고, 그 중의 최대치를 장경으로서 선택한다. 다음으로 최대 직경으로서 선택된 금속분말(15a)의 장경의 축과 직교하는 축을 따른 두께의 최대치를 단경으로서 선택한다. 얻어진 장경을 단경으로 나눠서 금속분말(15a)의 애스펙트비를 산출한다. 마찬가지로 하여, 도 9의 화살표로 표시되는 바와 같이 제2 외부전극(14)의 제3 부분(14c)측의 유리 코트층(15)에 있어서도 금속분말(15a)의 애스펙트비를 산출한다. 제1 및 제2 외부전극(13, 14)측 양쪽의 유리 코트층(15)에 있어서 산출한 합계 6개의 금속분말(15a)의 애스펙트비 평균값을 본 발명에서의 금속분말(15a)의 애스펙트비로 한다. 또한 SEM관찰에 있어서 복수의 금속분말(15a)이 각각의 장경의 방향으로 접촉하여 1개의 일체적인 금속분말(15a)과 같이 관찰될 경우, 그러한 복수의 금속분말(15a)의 일체화물 전체의 장경을 1개의 금속분말(15a)의 장경으로 한다.
가늘고 긴 형상을 가지는 금속분말(15a)의 평균 입자경은 0.5㎛~10㎛인 것이 바람직하다. 또한 본 발명에 있어서, 금속분말(15a)의 평균 입자경은 전술한 방법으로 6개의 금속분말 각각의 장경 및 단경을 측정하고, 그 6개의 금속분말의 장경과 단경을 모두 합하여 얻어지는 값의 평균값(12로 나눠서 얻어지는 값)을 말한다.
유리 코트층(15)에 있어서, 제1 주면(10a)과 제1 단면(10e)으로 구성된 능선부 위에 위치하는 부분에 가늘고 긴 형상의 금속분말(15a)이 위치하고 있다. 제2 주면(10b) 과 제1 단면(10e)으로 구성된 능선부 위에 위치하는 부분에도 가늘고 긴 형상의 금속분말(15a)이 위치하고 있다. 제1 주면(10a)와 제2 단면(10f)으로 구성된 능선부 위에 위치하는 부분에도 가늘고 긴 형상의 금속분말(15a)이 위치하고 있다. 제2 주면(10b)과 제2 단면(10f)으로 구성된 능선부 위에 위치하는 부분에도 가늘고 긴 형상의 금속분말(15a)이 위치하고 있다.
금속분말(15a)은 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)을 각각 전기적으로 접속하고 있는 도통 경로를 형성하고 있다. 도통 경로 중 적어도 하나는 유리 코트층(15)의 두께방향 T를 따라서 배치된 복수의 금속분말(15a)이 서로 접촉함으로써 형성되어 있다.
유리 코트층(15)의 두께방향 T의 단면에 있어서, 도통 경로를 구성하고 있는 금속분말(15a)의 표면은 비직선형상이어도 된다. 도통 경로는 상대적으로 가는 부분과, 상대적으로 굵은 부분을 각각 복수 가지고 있어도 된다.
도통 경로를 형성하고 있는 가늘고 긴 형상의 금속분말(15a)의 장경은 유리 코트층(15)의 두께 이상인 것이 바람직하다. 도통 경로를 형성하고 있는 가늘고 긴 형상의 금속분말(15a)의 장경은 유리 코트층(15)의 두께의 1.5배 이상인 것이 보다 바람직하다. 이 경우, 금속분말(15a)이 유리 코트층(15)의 표면에 노출되기 쉬워져서 도금막인 외부전극이 한층더 형성되기 쉬워진다.
유리 코트층(15)의 능선부 위에 위치하는 부분에 배치된 가늘고 긴 형상의 금속분말(15a) 중 적어도 하나가 유리 코트층(15)의 표면에 노출되는 두께로 마련되어 있는 것이 바람직하다. 이 경우, 금속분말(15a)의 노출 면적을 한층더 크게 할 수 있다. 즉, 도금막으로 이루어지는 외부전극의 피복율을 한층더 크게 할 수 있어서 도금막인 외부전극이 형성되기 쉬워진다.
유리 코트층(15)의 두께는 1㎛~10㎛인 것이 바람직하다. 유리 코트층(15)의 두께가 1㎛ 미만일 경우, 유리 코트층(15)이 존재함으로 인한 세라믹 전자부품(1)의 내습성 향상효과가 작아질 경우가 있다. 유리 코트층(15)의 두께가 10㎛을 초과할 경우, 유리 코트층(15)에 포함되는 유리의 절대량이 많아진다. 그렇게 되면 제1 및 제2 내부전극(11, 12)을 구성하는 성분이 유리 코트층(15)의 용융된 유리에 액상(液相)확산되기 쉬워진다. 이러한 경우, 제1 및 제2 내부전극(11, 12)의 선단이 가늘어지고 제1 및 제2 내부전극(11, 12)과 세라믹부(10g) 사이에 틈이 생겨서 세라믹 전자부품(1)의 내습성이 저하될 경우가 있다.
유리 코트층(15)의 두께는, 예를 들면 세라믹 전자부품(1)의 제1 측면(10c)을 따라서 폭방향 W를 향하여 세라믹 전자부품(1)의 중앙부(1/2W)까지 절단면 연마하고, 얻어진 절단면에서의 외부전극의 단면 중앙부에 위치하는 유리 코트층(15)의 두께를 광학현미경으로 관찰하는 등으로 측정할 수 있다.
또한 제1 및 제2 내부전극(11, 12)의 일부가 세라믹 소체(10)의 표면으로부터 돌출되어 있어서 유리 코트층(15)으로 침입하고 있어도 되지만, 유리 코트층(15)을 관통하지 않는 것이 바람직하다.
제1 외부전극(13)은 유리 코트층(15)의 바로 위에 마련되어 있다. 제1 외부전극(13)은 유리 코트층(15)에 형성된 도통 경로에 의해서 제1 내부전극(11)에 전기적으로 접속되어 있다. 제1 외부전극(13)은 제1 주면(10a) 위에 형성되어 있는 제1 부분(13a)과, 제2 주면(10b) 위에 형성되어 있는 제2 부분(13b), 제1 단면(10e) 위에 형성되어 있는 제3 부분(13c), 제1 측면(10c) 위에 형성되어 있는 제4 부분(13d), 제2 측면(10d) 위에 형성되어 있는 제5 부분(13e)을 포함하고 있다.
제2 외부전극(14)은 유리 코트층(15)의 바로 위에 마련되어 있다. 제2 외부전극(14)은 유리 코트층(15)에 형성된 도통 경로에 의해서 제2 내부전극(12)에 전기적으로 접속되어 있다. 제2 외부전극(14)은 제1 주면(10a) 위에 형성되어 있는 제1 부분(14a)과, 제2 주면(10b) 위에 형성되어 있는 제2 부분(14b), 제2 단면(10f) 위에 형성되어 있는 제3 부분(14c), 제1 측면(10c) 위에 형성되어 있는 제4 부분(14d), 제2 측면(10d) 위에 형성되어 있는 제5 부분(14e)을 포함하고 있다.
제1 및 제2 외부전극(13, 14)은 도금막으로 구성된다. 도금막은 Cu, Ni, Sn, Pd, Au, Ag, Pt, Bi 및 Zn으로 이루어지는 군에서 선택되는 적어도 1종의 금속, 또는 이 금속들 중 적어도 1종의 금속을 포함하는 합금으로 구성되어 있는 것이 바람직하다. 제1 및 제2 외부전극(13, 14)은 각각 1층의 도금막만으로 구성되어 있어도 되고, 2층 이상의 도금막으로 구성되어 있어도 된다. 예를 들면, Ni-Sn의 2층 구조나, Cu-Ni-Sn의 3층 구조여도 된다. 또한 도 5에 도시하는 바와 같이, 본 실시형태에 있어서 제1 및 제2 외부전극(13, 14)은 Cu로 이루어지는 제1층(13p), Ni로 이루어지는 제2층(13q), 및 Sn으로 이루어지는 제3층(13r)으로 구성되어 있다.
유리 코트층(15)과 제1 외부전극(13) 및 유리 코트층(15)과 제2 외부전극(14)을 합친 두께는 15㎛~25㎛인 것이 바람직하다.
다음으로 본 실시형태의 세라믹 전자부품(1)의 제조방법의 일례에 대해서 설명한다.
먼저, 세라믹 소체(10)를 구성하기 위한 세라믹 재료를 포함하는 세라믹 그린 시트(20)(도 10을 참조)를 준비한다. 다음으로 도 10에 도시하는 바와 같이, 그 세라믹 그린 시트(20) 위에 도전성 페이스트를 도포함으로써 도전 패턴(21)을 형성한다. 또한 도전성 페이스트의 도포는 예를 들면 스크린 인쇄법 등의 각종 인쇄법으로 실시할 수 있다. 도전성 페이스트는 도전성 미립자 외에 공지의 바인더나 용제를 포함하고 있어도 된다.
다음으로 도전 패턴(21)이 형성되어 있지 않은 복수매의 세라믹 그린 시트(20), 제1 또는 제2 내부전극(11, 12)에 대응한 형상의 도전 패턴(21)이 형성되어 있는 세라믹 그린 시트(20), 및 도전 패턴(21)이 형성되어 있지 않은 복수매의 세라믹 그린 시트(20)를 이 순서로 적층하고, 적층방향으로 프레스함으로써 머더 적층체를 제작한다.
다음으로 머더 적층체 위에, 가상의 커트 라인을 따라서 머더 적층체를 컷팅함으로써 머더 적층체로부터 복수의 소성전 세라믹 적층체를 제작한다.
또한 머더 적층체의 컷팅은 다이싱(dicing)이나 프레스 컷팅(press cutting)에 의해서 실시할 수 있다. 소성전 세라믹 적층체에 대하여 배럴 연마 등을 실시하여 능선부나 모퉁이부를 둥글게 해도 된다.
다음으로 소성전 세라믹 적층체의 소성을 실시한다. 이 소성공정에 있어서 제1 및 제2 내부전극(11, 12)이 소성된다. 소성온도는 사용하는 세라믹 재료나 도전성 페이스트의 종류에 따라서 적절히 설정할 수 있다. 소성온도는 예를 들면 900℃~1300℃로 할 수 있다.
다음으로 디핑 등의 방법으로 소성후의 세라믹 적층체 위에 유리 페이스트를 도포한다. 다음으로 유리 페이스트를 열처리함으로써 유리분말을 용융하여 일체화시키고, 그것을 냉각함으로써 유리 매질(15b)을 형성하여 유리 코트층(15)을 형성한다. 유리 코트층(15)의 형성에 이용하는 유리 페이스트는 유리분말, 편평상(가늘고 긴 형상)의 금속분말(15a), 바인더, 용제 등을 포함하고 있다. 본 실시형태에 있어서는 유리 페이스트가 가늘고 긴 형상의 금속분말(15a)을 포함하기 때문에 세라믹 소체(10)의 능선부에 있어서도 유리 페이스트가 끊이지않고 도포된다. 또 능선부에 있어서도 가늘고 긴 형상의 금속분말이 존재한다. 따라서 후술하는 도금에 있어서, 세라믹 소체(10)의 능선부에 있어서도 도금막이 형성된다. 여기에서, 유리분말은 입경이 금속분말(15a)보다도 작은 것을 사용하는 것이 바람직하다. 열처리 온도는 유리분말이 연화되는 온도 이상의 온도이면서, 금속분말(15a)이 소결되지 않는 온도인 것이 바람직하다.
열처리 온도는 예를 들면 600℃~750℃로 하는 것이 바람직하다. 열처리 온도가 600℃ 미만일 경우, 유리가 연화되지 않기 때문에 세라믹 소체(10)와의 접착성이 낮아질 경우가 있다. 열처리 온도가 750℃를 초과할 경우, 세라믹 소체(10)와 유리 코트층(15)의 반응이 시작되어서 유리 코트층(15)이 없어질 우려가 있다. 또 세라믹 소체(10)의 세라믹 성분이 유리 코트층(15)의 유리중에 확산함으로써 세라믹 소체(10)의 표면 근방에 반응층이 형성되어서 세라믹 소체(10)의 기계적 강도가 저하될 경우가 있다. 이것은 반응층이 도금액에 의해서 용해되기 쉽기 때문에 유리 코트층(15) 위에 도금막을 형성할 때에 생기는 화학적 침식 작용에 기인한 것이라고 추측된다.
다음으로 유리 코트층(15) 위에 도금을 입힘으로써 제1 및 제2 외부전극(13, 14)을 형성한다. 이상과 같이 하여 세라믹 전자부품(1)을 제조할 수 있다.
다음으로 본 실시형태에 있어서, 실제로 세라믹 전자부품(1)의 샘플을 제작한 예를 이하에 나타낸다. 또한 각 샘플은 표 1 및 표 2에 표시하는 샘플1~10에 대하여 각각 40개씩 제작했다.
세라믹 소체(10)의 치수(설계값): L×W×T=1.0㎜×0.5㎜×0.10㎜, 및 L×W×T=1.0㎜×0.5㎜×0.17㎜의 2종류
치수 L×W×T=1.0㎜×0.5㎜×0.10㎜의 세라믹 소체(10)에서의 유리 코트층(15)의 제1 주면(10a) 위에 위치하는 부분의 길이방향 L을 따른 길이 DE: 280㎛
치수(설계값) L×W×T=1.0㎜×0.5㎜×0.10㎜의 세라믹 소체(10)에서의 유리 코트층(15)의 제1 단면(10e) 위에 위치하는 부분의 두께방향 T를 따른 길이 DT: 116㎛
치수(설계값) L×W×T=1.0㎜×0.5㎜×0.17㎜의 세라믹 소체(10)에서의 유리 코트층(15)의 제1 주면(10a) 위에 위치하는 부분의 길이방향 L을 따른 길이 DE: 280㎛
치수(설계값) L×W×T=1.0㎜×0.5㎜×0.17㎜의 세라믹 소체(10)에서의 유리 코트층(15)의 제1 단면(10e) 위에 위치하는 부분의 두께방향 T를 따른 길이 DT: 186㎛
세라믹 재료: BaTiO3
베이킹 후의 세라믹부(10g) 두께(설계값): 0.90㎛
내부전극의 재료: Ni
베이킹 후의 내부전극의 두께(설계값): 0.6㎛
내부전극의 합계 매수: 45
소성조건: 1200℃에서 2시간 유지
세라믹 전자부품의 용량(설계값): 0.47㎌
세라믹 전자부품의 정격 전압(설계값): 6.3V
유리 코트층(15)의 두께(설계값): 8㎛
유리 코트층(15)에 포함되는 금속분말: Cu편평분말 및 Cu구형(球形)분말
Cu편평분말의 단경: 표 1 및 표 2와 같음
유리 페이스트중의 유리분말의 주성분: 붕규산 유리
유리 페이스트중의 유리의 연화점: 600℃
유리분말의 평균 입자경: 1㎛
열처리의 조건: 680℃
도금막: 유리 코트층(15) 위에 Cu막(두께4㎛), Ni막(두께3㎛), Sn막(두께4㎛)
유리 코트층(15)중의 Cu편평분말과 유리의 비 62.8체적%/37.2체적%(투입 값)
유리 페이스트중의 고형분중의 Cu분말과 유리 분말의 비율: 57.5체적%/42.5체적%(투입 값)
(세라믹 소체의 능선부에서의 도금막이 형성되기 쉬움의 평가)
상기 조건으로 얻어진 세라믹 소체(10)에 대하여 유리 페이스트를 디핑하고 유리 코트층(15)을 형성한 후, 도금막을 형성하고, 능선부에 있어서 도금막이 형성되었는지의 여부를 확인했다. 또한 유리 코트층(15)의 형성에 있어서 유리 페이스트의 점도는 유리 코트층(15)의 두께가 8㎛이 되도록 조정했다.
세라믹 소체의 능선부에 있어서 도금막이 형성되었는지의 여부를 아래와 같이 하여 평가했다. 먼저, 각 샘플의 능선부 전체를 육안으로 확인하여 도금막이 형성되어 있는지를 확인한다. 다음으로 각 샘플을 길이방향 L과 두께방향 T로 형성되는 면(LT면)을 따라사 폭방향 W의 두께(W 길이)가 1/2이 될 때까지 절단면 연마하여, 얻어진 절단면에 대해서 세라믹 소체의 능선부를 광학현미경(50배)을 이용해서 관찰했다. 육안으로 확인 또는 절단면 관찰 중 어느 한쪽이라도 능선부에 있어서 도금막이 형성되어 있지 않은 샘플을 NG로 했다. 결과를 표 1 및 표 2에 나타낸다.
또 편평상(가늘고 긴 형상)인 금속분말(15a)의 단경은 상술하는 애스펙트비를 산출했을 때의 값을 이용한다.
Figure 112014028640065-pat00001
Figure 112014028640065-pat00002
이상, 설명한 바와 같이 본 실시형태에서는 유리 코트층(15)에 포함되는 금속분말(15a)이 가늘고 긴 형상이다. 따라서 유리 코트층(15)의 제1 주면(10a) 위에 위치하는 부분의 길이방향 L을 따른 길이 DE가, 유리 코트층(15)의 제1 단면(10e) 위에 위치하는 부분의 두께방향 T를 따른 길이 DT보다도 길 경우에도, 세라믹 소체(10)의 능선부에 금속분말(15a)이 위치하기 쉽다. 이렇기 때문에, 능선부에 있어서 가늘고 긴 형상의 금속분말(15a)이 포함된 유리 코트층(15)이 바람직하게 형성된다. 특히, 제1 주면(10a) 위에 유리 페이스트를 얇게 형성할 경우에도, 가늘고 긴 형상을 가지는 금속분말(15a)이 포함된 유리 코트층(15)이 능선부에 있어서도 바람직하게 형성된다. 따라서 능선부에 있어서도 도금막이 바람직하게 형성된다. 따라서 세라믹 전자부품(1)을 박형이면서 내습성이 뛰어난 것으로 할 수 있다.
또 금속분말(15a)의 애스펙트비가 4 이상, 금속분말(15a)의 단경의 치수가 1.5㎛ 이하가 됨으로써 상기의 효과가 보다 현저해진다.
이하, 본 발명이 바람직한 실시형태의 다른 예에 대해서 설명한다. 단, 이하의 설명에 있어서 상기 제1 실시형태와 실질적으로 공통 기능을 가지는 부재를 공통 기능으로 참조하여 설명을 생략한다.
(제2 실시형태)
도 11은 제2 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
상기 제1 실시형태에서는 제1 및 제2 측면(10c, 10d) 위에, 제1 및 제2 외부전극(13, 14) 및 유리 코트층(15)이 형성되어 있는 예에 대해서 설명했다. 단, 도 11에 도시하는 바와 같이 제1 및 제2 외부전극(13, 14) 및 유리 코트층(15)이, 제1 및 제2 측면(10c, 10d) 위에 실질적으로 형성되어 있지 않아도 된다.
제2 실시형태에 따른 세라믹 전자부품은 예를 들면 다음과 같이 하여 제조할 수 있다. 상술한 제1 실시형태에 따른 세라믹 전자부품(1)의 제조방법과 마찬가지로 하여 머더 적층체(22)(도 12를 참조)를 얻는다. 다음으로 본 실시형태에 있어서는 도 12에 도시하는 바와 같이 머더 적층체(22) 위에, 제1 및 제2 외부전극(13, 14)의 제1 및 제2 부분(13a, 13b, 14a, 14b)을 구성하고 있는 부분에 대응한 형상의 도전 패턴(23)을, 스크린 인쇄법 등이 적절한 인쇄법으로 형성한다. 다음으로 머더 적층체(22) 위에, 가상의 커트라인(CL)을 따라서 머더 적층체(22)을 컷팅함으로써 머더 적층체(22)로부터 복수의 소성전 세라믹 적층체를 제작한다.
다음으로 소성전 세라믹 적층체의 소성을 실시한다. 다음으로 세라믹 적층체의 양단면에 유리 페이스트를 도포한다. 다음으로 유리 페이스트를 열처리함으로써 제1 및 제2 외부전극(13, 14)의 제3 부분(13c, 14c)을 구성하고 있는 부분에 대응한 형상의 유리 코트층(15)을 형성한다. 다음으로 유리 코트층(15) 위에 도금을 입힘으로써 제1 및 제2 외부전극(13, 14)을 형성한다. 이렇게 하여 제2 실시형태에 따른 세라믹 전자부품을 제조할 수 있다.
또한 제1 및 제2 외부전극(13, 14)의 제1 및 제2 부분(13a, 13b, 14a, 14b)에 형성되는 도전 패턴(23)과, 제1 및 제2 외부전극(13, 14)의 제3 부분(13c, 14c)에 도포되는 유리 페이스트는 금속의 종류가 다르거나, 무기 필러의 종류가 다르다. 예를 들면, 도전 패턴(23)은 Ni와 세라믹 소체(10)에 포함되는 세라믹 재료와 마찬가지 종류의 세라믹으로 이루어지는 공재(共材)를 포함한다.
(제3 실시형태)
도 13은 제3 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다.
상기 제1 실시형태에서는 제1 및 제2 외부전극(13, 14) 및 유리 코트층(15) 각각이, 제1 및 제2 주면(10a, 10b)의 양쪽 위에 형성되어 있는 예에 대해서 설명했다. 단, 본 발명은 이 구성에 한정되지 않는다. 제1 및 제2 외부전극(13, 14) 및 유리 코트층(15) 각각은 세라믹 소체(10)의 표면 중 어느 한쪽의 부분 위에 형성되어 있으면 된다.
예를 들면 도 13에 도시하는 바와 같이, 제1 및 제2 외부전극(13, 14) 및 유리 코트층(15) 각각을 제1 및 제2 주면(10a, 10b) 중 제2 주면(10b) 위에만 형성해도 된다.
(제4 실시형태)
도 14는 제4 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
상기 제1 실시형태에서는 세라믹 소체(10)의 두께치수를 DT, 길이치수를 DL, 폭치수를 DW로 했을 때에, DT<DW<DL인 예에 대해서 설명했다. 단, 도 14에 도시하는 바와 같이 DW≤DT<DL이어도 된다.
상술한 바와 같이 본 발명에 따르면 세라믹 소체의 내부전극이 노출된 부분 위가 유리 코트층에 의해서 덮여있기 때문에, 내습성이 뛰어난 세라믹 전자부품을 제공할 수 있다.
따라서 세라믹 소체의 내부전극이 노출된 부분이 유리 코트층에 의해서 덮여있는 구조를 가지고 있으면, 본 발명은 다양한 적층 전자부품에 널리 적용할 수 있다.
예를 들면, 세라믹 전자부품이 세라믹 압전소자일 경우는 세라믹 소체를 압전 세라믹 재료로 형성할 수 있다. 압전 세라믹 재료의 구체예로는, 예를 들면 PZT(티탄산 지르콘산납)계 세라믹 재료 등을 들 수 있다.
또 세라믹 전자부품이 서미스터 소자일 경우는 세라믹 소체를 반도체 세라믹 재료로 형성할 수 있다. 반도체 세라믹 재료의 구체예로는, 예를 들면 스피넬계 세라믹 재료 등을 들 수 있다.
또한 세라믹 전자부품이 인덕터 소자일 경우는 세라믹 소체를 자성체 세라믹 재료로 형성할 수 있다. 자성체 세라믹 재료의 구체예로는, 예를 들면 페라이트 세라믹 재료 등을 들 수 있다.
1… 세라믹 전자부품
10… 세라믹 소체
10a… 세라믹 소체의 제1 주면
10b… 세라믹 소체의 제2 주면
10c… 세라믹 소체의 제1 측면
10d… 세라믹 소체의 제2 측면
10e… 세라믹 소체의 제1 단면
10f… 세라믹 소체의 제2 단면
10g… 세라믹부
11… 제1 내부전극
11a… 제1 내부전극의 단부
12… 제2 내부전극
12a… 제2 내부전극의 단부
13… 제1 외부전극
13a… 제1 외부전극의 제1 부분
13b… 제1 외부전극의 제2 부분
13c… 제1 외부전극의 제3 부분
13d… 제1 외부전극의 제4 부분
13e… 제1 외부전극의 제5 부분
13p… 제1층
13q… 제2층
13r… 제3층
14… 제2 외부전극
14a… 제2 외부전극의 제1 부분
14b… 제2 외부전극의 제2 부분
14c… 제2 외부전극의 제3 부분
14d… 제2 외부전극의 제4 부분
14e… 제2 외부전극의 제5 부분
15… 유리 코트층
15a… 금속분말
15b… 유리 매질
20… 세라믹 그린 시트
21… 도전 패턴
22… 머더 적층체
23… 도전 패턴

Claims (12)

  1. 길이방향 및 폭방향을 따라서 연장되는 제1 및 제2 주면(主面)과, 길이방향 및 두께방향을 따라서 연장되는 제1 및 제2 측면과, 폭방향 및 두께방향을 따라서 연장되는 제1 및 제2 단면(端面)을 가지는 세라믹 소체와,
    상기 세라믹 소체의 내부에 마련되어 있으며, 상기 제1 단면에 노출되어 있는 내부전극과,
    상기 제1 단면의 상기 내부전극의 노출부 위로부터 상기 제1 주면 위에 걸쳐서 마련된 유리 코트층과,
    상기 유리 코트층의 바로 위에 마련된 도금막으로 이루어지는 외부전극을 포함하고,
    상기 유리 코트층은,
    유리 매질과,
    상기 내부전극과 상기 외부전극을 전기적으로 접속하고 있는 도통 경로(conductive path)를 형성하고 있으며, 상기 유리 매질중에 분산되어 있는 금속분말을 포함하고,
    상기 금속분말은 전부가 일체로 소결되어 있지 않고, 상기 유리 매질이 상기 금속분말 사이를 잇도록 연속해서 존재하고 있으며,
    상기 유리 코트층의 상기 제1 주면 위에 위치하는 부분의 길이방향을 따른 길이가, 상기 유리 코트층의 상기 제1 단면 위에 위치하는 부분의 두께방향을 따른 길이보다도 길고,
    상기 금속분말이 가늘고 긴 형상의 금속분말을 포함하는 것을 특징으로 하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 유리 코트층의 상기 제1 주면과 상기 제1 단면으로 구성된 능선부 위에 위치하는 부분에 상기 가늘고 긴 형상의 금속분말이 위치하고 있는 것을 특징으로 하는 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 유리 코트층의 상기 능선부 위에 위치하는 부분에 배치된 상기 가늘고 긴 형상의 금속분말 중 적어도 하나가, 상기 유리 코트층의 표면에 노출되는 두께로 마련되어 있는 것을 특징으로 하는 세라믹 전자부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속분말은 편평상, 인편상(鱗片狀), 봉상 및 침상 중 적어도 1종인 것을 특징으로 하는 세라믹 전자부품.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가늘고 긴 형상의 금속분말의 애스펙트비가 4 이상이면서, 상기 가늘고 긴 형상의 금속분말의 단경(短徑)의 치수가 1.5㎛ 이하인 것을 특징으로 하는 세라믹 전자부품.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도통 경로 중 적어도 하나는, 상기 유리 코트층의 두께방향을 따라서 배치된 복수의 상기 금속분말이 서로 접촉함으로써 형성되어 있는 것을 특징으로 하는 세라믹 전자부품.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속분말은, 상기 내부전극에 주성분으로서 포함되는 금속을 주성분으로서 포함하지 않는 것을 특징으로 하는 세라믹 전자부품.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속분말의 코어부는 Cu로 이루어지는 것을 특징으로 하는 세라믹 전자부품.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유리 코트층의 두께가 1㎛~10㎛인 것을 특징으로 하는 세라믹 전자부품.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유리 코트층의 두께방향을 따른 단면에 있어서, 상기 도통 경로를 구성하고 있는 상기 금속분말의 표면이 비직선형상인 것을 특징으로 하는 세라믹 전자부품.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도통 경로는 상대적으로 가는 부분과, 상대적으로 굵은 부분을 각각 복수 가지는 것을 특징으로 하는 세라믹 전자부품.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도금막의 상기 유리 코트층에 접한 부분이 Cu도금막 또는 Ni도금막으로 구성되어 있는 것을 특징으로 하는 세라믹 전자부품.
KR1020140034754A 2013-03-26 2014-03-25 세라믹 전자부품 KR101678103B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013063355 2013-03-26
JPJP-P-2013-063355 2013-03-26
JP2013273078A JP6282111B2 (ja) 2013-03-26 2013-12-27 セラミック電子部品
JPJP-P-2013-273078 2013-12-27

Publications (2)

Publication Number Publication Date
KR20140117296A KR20140117296A (ko) 2014-10-07
KR101678103B1 true KR101678103B1 (ko) 2016-11-21

Family

ID=51599434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140034754A KR101678103B1 (ko) 2013-03-26 2014-03-25 세라믹 전자부품

Country Status (4)

Country Link
US (1) US9667174B2 (ko)
JP (1) JP6282111B2 (ko)
KR (1) KR101678103B1 (ko)
CN (1) CN104078234A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943590B2 (ja) * 2011-01-07 2016-07-05 日本発條株式会社 圧電素子の製造方法、圧電素子、圧電アクチュエータ、及びヘッド・サスペンション
JP6011574B2 (ja) * 2013-06-27 2016-10-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6436921B2 (ja) * 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
JP2017103375A (ja) * 2015-12-03 2017-06-08 株式会社村田製作所 積層セラミック電子部品
JP2017103377A (ja) * 2015-12-03 2017-06-08 株式会社村田製作所 積層セラミック電子部品
JP7131897B2 (ja) 2017-09-27 2022-09-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7269723B2 (ja) * 2018-12-14 2023-05-09 太陽誘電株式会社 積層セラミック電子部品及び回路基板
WO2020174847A1 (ja) * 2019-02-28 2020-09-03 株式会社村田製作所 電子部品及び電子部品の製造方法
US11309132B2 (en) * 2019-08-16 2022-04-19 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
JP7392616B2 (ja) * 2020-09-19 2023-12-06 株式会社村田製作所 セラミック電子部品の製造方法
CN116802758A (zh) * 2021-02-02 2023-09-22 株式会社村田制作所 电解电容器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338830A (ja) * 2000-05-29 2001-12-07 Kyocera Corp 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2003257244A (ja) * 2002-02-28 2003-09-12 Murata Mfg Co Ltd 導電性樹脂ペースト及び導電性樹脂膜
JP2003323817A (ja) * 2002-05-01 2003-11-14 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2012253077A (ja) * 2011-05-31 2012-12-20 Tdk Corp 電子部品の製造方法及び電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1124266A3 (en) * 2000-02-08 2005-04-06 Seiko Epson Corporation Piezoelectric vibrator unit, liquid jet head, manufacturing method of piezoelectric vibrator unit, and manufacturing method of liquid jet head
JP3698032B2 (ja) * 2000-08-10 2005-09-21 昭栄化学工業株式会社 積層セラミック電子部品用端子電極ペースト
JP2002246257A (ja) * 2001-02-19 2002-08-30 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002298649A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品
JP2004128328A (ja) * 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法
JP2005228610A (ja) * 2004-02-13 2005-08-25 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
DE112005001527B4 (de) * 2004-07-06 2019-10-02 Murata Manufacturing Co., Ltd. Elektrisch leitfähige Paste und eine elektrisch leitfähige Paste aufweisendes keramisches Elektronikbauelment
JP5217584B2 (ja) 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP4962536B2 (ja) * 2009-07-01 2012-06-27 株式会社村田製作所 電子部品
JP5251834B2 (ja) 2009-11-05 2013-07-31 Ｔｄｋ株式会社 積層コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338830A (ja) * 2000-05-29 2001-12-07 Kyocera Corp 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2003257244A (ja) * 2002-02-28 2003-09-12 Murata Mfg Co Ltd 導電性樹脂ペースト及び導電性樹脂膜
JP2003323817A (ja) * 2002-05-01 2003-11-14 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2012253077A (ja) * 2011-05-31 2012-12-20 Tdk Corp 電子部品の製造方法及び電子部品

Also Published As

Publication number Publication date
JP2014209551A (ja) 2014-11-06
US9667174B2 (en) 2017-05-30
JP6282111B2 (ja) 2018-02-21
KR20140117296A (ko) 2014-10-07
US20140292141A1 (en) 2014-10-02
CN104078234A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
KR101678103B1 (ko) 세라믹 전자부품
KR101648392B1 (ko) 세라믹 전자부품 및 유리 페이스트
JP5799948B2 (ja) セラミック電子部品及びその製造方法
KR101535838B1 (ko) 세라믹 전자부품
KR101547677B1 (ko) 세라믹 전자부품
JP2015035581A (ja) セラミック電子部品およびその製造方法
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2013118358A (ja) セラミック電子部品及びその製造方法
CN111952076A (zh) 电子部件的安装构造体及其制造方法
KR101849095B1 (ko) 전자부품
KR101576163B1 (ko) 적층 세라믹 전자부품
CN116884769A (zh) 电子部件以及电子部件的制造方法
KR101594055B1 (ko) 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant