JP2002246257A - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法

Info

Publication number
JP2002246257A
JP2002246257A JP2001042155A JP2001042155A JP2002246257A JP 2002246257 A JP2002246257 A JP 2002246257A JP 2001042155 A JP2001042155 A JP 2001042155A JP 2001042155 A JP2001042155 A JP 2001042155A JP 2002246257 A JP2002246257 A JP 2002246257A
Authority
JP
Japan
Prior art keywords
electrode layer
glass frit
baking
electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001042155A
Other languages
English (en)
Inventor
Toru Watanabe
徹 渡辺
Shinichiro Kuroiwa
慎一郎 黒岩
Yasunobu Yoneda
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001042155A priority Critical patent/JP2002246257A/ja
Publication of JP2002246257A publication Critical patent/JP2002246257A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 高いシール性と、接続信頼性を兼ね備えた外
部電極を有する積層セラミック電子部品及びその製造方
法を提供する。 【解決手段】 焼付下地電極層3aと、該焼付下地電極
層3a上に形成された導電性樹脂電極層3bと、該導電
性樹脂電極層3b上に形成されためっき膜電極層3c,
3dとを備えた複数層構造の外部電極3の、焼付下地電
極層3aとして、平均粒径0.5〜3.0μmの金属粉
末を導電成分とし、かつ、ガラスフリットを固形分の5
〜50vol%の範囲で含有する電極をセラミック素子1
0の表面に形成する。また、ガラスフリットとして、ガ
ラス転移温度が焼付下地電極層3aの焼付温度よりも2
50〜450℃低いガラスフリットを用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、積層セラミック
電子部品及びその製造方法に関し、詳しくは、セラミッ
ク層を介して内部電極が積層されたセラミック素子の表
面に、内部電極と導通するように外部電極が形成された
構造を有する積層セラミック電子部品及びその製造方法
に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】代表的
な積層セラミック電子部品の一つに、例えば、図2に示
すような積層セラミックコンデンサがある。この積層セ
ラミックコンデンサは、複数の内部電極52がセラミッ
ク(セラミック層)51を介して互いに対向するように
配設され、かつ、その一端側が交互に異なる側の端面に
引き出されたセラミック素子60の両端面に、内部電極
52と導通するように一対の外部電極53,53が配設
された構造を有している。
【0003】ところで、上記従来の積層セラミックコン
デンサにおいては、外部電極53として、電極ペースト
を塗布して焼き付けて下地電極(焼付下地電極)53a
を形成し、この焼付下地電極53a上に、導電性樹脂を
塗布して硬化させて導電性樹脂電極層53bを形成し、
さらに、導電性樹脂電極層53b上に、例えば、Niめ
っき膜53c及びSnめっき膜53dなどの金属めっき
膜を設けた多層構造の外部電極を備えたものが案出され
ている。
【0004】なお、上記焼付下地電極53aは、内部電
極52とのコンタクトを確保し、導電性樹脂電極層53
bは、耐熱衝撃性や機械的強度、めっき加工におけるシ
ール性など向上させる機能を果たすことを意図されてお
り、さらに、導電性樹脂電極層53b上に形成されたN
iめっき膜53cは、はんだ濡れ性を確保し、実装時の
耐湿性を保つ機能を果たし、Snめっき膜53dは、実
装時のはんだ付け性を確保する機能を果たすことを意図
されている。
【0005】このように、焼付下地電極層上に導電性樹
脂電極層を形成することにより、シール性を向上させる
ことは可能になるが、それでも、導電性樹脂電極層にピ
ンホールがあるような場合には、めっき加工時にめっき
液がセラミック素子の内部にまで浸透して、製品の特性
に悪影響を及ぼすことがあり、さらにめっき液に対する
シール性を向上させる技術が必要とされているのが実情
である。なお、上記問題点は、積層セラミックコンデン
サの場合に限らず、積層バリスタ、積層LC複合部品な
どの種々の積層セラミック電子部品についても当てはま
るものである。
【0006】本願発明は、上記問題点を解決するもので
あり、高いシール性と、接続信頼性を兼ね備えた外部電
極を有する積層セラミック電子部品及びその製造方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本願発明(請求項1)の積層セラミック電子部品
は、セラミック層を介して内部電極が積層されたセラミ
ック素子の表面に、内部電極と導通するように外部電極
が配設された構造を有する積層セラミック電子部品であ
って、外部電極が、導電性金属粉末とガラスフリットを
含有する電極ペーストを塗布して焼き付けることにより
形成された焼付下地電極層と、該焼付下地電極層上に導
電性樹脂を塗布して硬化させることにより形成された導
電性樹脂電極層と、該導電性樹脂電極層上にめっきを施
すことにより形成されためっき膜電極層とを備えた複数
層構造を有しているとともに、前記外部電極を構成する
焼付下地電極層が、平均粒径0.5〜3.0μmの金属
粉末を導電成分とし、かつ、ガラスフリットを固形分の
5〜50vol%の割合で含有していることを特徴として
いる。
【0008】焼付下地電極層と、該焼付下地電極層上に
形成された導電性樹脂電極層と、該導電性樹脂電極層上
に形成されためっき膜電極層とを備えた複数層構造の外
部電極の、前記焼付下地電極層として、平均粒径0.5
〜3.0μmの金属粉末を導電成分とし、かつ、ガラス
フリットを固形分(通常は、金属粉末+ガラスフリッ
ト)の5〜50vol%の割合で含有する電極層をセラミ
ック素子の表面に形成することにより、焼付下地電極層
の導電性及びシール性により、内部電極との導通信頼性
を損なうことなく導電性樹脂電極層のシール性を補完し
て、全体としてのシール性を向上させることが可能にな
る。すなわち、ガラスフリット含有量と、導電成分であ
る金属粉末の粒径を好適化した電極ペーストを使用し、
これをセラミック素子に塗布して焼き付けることによ
り、導電性樹脂電極層のシール性を補完して、全体的な
シール性を向上させ、めっき加工時のめっき液の浸透を
防止して、信頼性の高い積層セラミック電子部品を得る
ことが可能になる。
【0009】なお、本願発明において、ガラスフリット
を固形分の5〜50vol%の割合で含有させるようにし
たのは、ガラスフリットの割合が5vol%未満になると
内部電極とのコンタクト性は向上するが、シール性が不
十分になり、又、50vol%を超えると、シール性は向
上するが、焼付不良や外観不良を生じたり、コンタクト
性が低下したりすることによる。また、コンタクト性及
びシール性を両立させる見地からは、焼付下地電極層の
厚みは、通常、20〜50μmの範囲が好ましく、ま
た、導電性樹脂電極層の厚みは、通常、30〜150μ
mの範囲が好ましい。
【0010】また、請求項2の積層セラミック電子部品
は、前記ガラスフリットとして、ガラス転移温度が前記
焼付下地電極層の焼付温度よりも250〜450℃低い
ガラスフリットが用いられていることを特徴としてい
る。
【0011】ガラスフリットとして、ガラス転移温度
(Tg)が、焼付下地電極層の焼付温度よりも250〜
450℃低いガラス転移温度を有するガラスフリットを
用いることにより、焼付下地電極層を緻密化してシール
性を向上させることが可能になり、本願発明をより実効
あらしめることが可能になる。なお、ガラスフリットと
して、焼付下地電極層の焼付温度よりも250〜450
℃低いガラス転移温度(Tg)を有するガラスフリット
を用いるようにしたのは、焼付温度との温度差(ΔT)
が250℃未満になると、形成された焼付下地電極層が
緻密化しにくくなり、また、焼付温度との温度差(Δ
T)が450℃を超えると、形成される焼付下地電極層
に浮き上がり(いわゆるブク)が発生するという問題点
があることによる。また、ガラスフリットとして、焼付
下地電極層の焼付温度よりも250〜450℃低いガラ
ス転移温度(Tg)を有するガラスフリットを用いると
は、焼付温度との相対的な関係を意味する概念であり、
焼付温度が固定の場合には、ガラスフリットの成分や組
成などを調整することによりガラス転移温度を制御し
て、ΔTを上記範囲内の所望の値とすることが可能であ
る。また、焼付温度を調整(変更)することが可能な場
合には、ガラスフリットのガラス転移温度を考慮して、
適切な焼付温度を選定することにより、ΔTを上記範囲
内の所望の値とすることが可能である。また、場合によ
っては、ガラス転移温度と焼付温度の両方を制御して、
ΔTを上記範囲内の所望の値とするように構成すること
も可能である。
【0012】また、請求項3の積層セラミック電子部品
は、前記焼付下地電極層上に形成された上層電極が、複
数のめっき膜電極層から形成されていることを特徴とし
ている。
【0013】焼付下地電極層の上に形成される上層電極
として、複数のめっき膜電極層を形成することにより、
オーミック接触性などの電気的特性やはんだ付け性(実
装性)などに優れた外部電極を形成することが可能にな
る。
【0014】また、本願発明(請求項4)の積層セラミ
ック電子部品の製造方法は、セラミック層を介して内部
電極が積層されたセラミック素子の表面に、外部電極
が、導電性金属粉末とガラスフリットを含有する電極ペ
ーストを塗布して焼き付けることにより形成された焼付
下地電極層と、該焼付下地電極層上に導電性樹脂を塗布
して硬化させることにより形成された導電性樹脂電極層
と、該導電性樹脂電極層上にめっきを施すことにより形
成されためっき膜電極層とを備えた複数層構造の外部電
極が配設された構造を有する積層セラミック電子部品の
製造方法であって、平均粒径が0.5〜3.0μmの金
属粉末を導電成分とし、かつ、ガラスフリットを固形分
の5〜50vol%の割合で含有する電極ペーストをセラ
ミック素子の表面に塗布し、ガラスフリットのガラス転
移温度よりも250〜450℃低い温度で焼き付けるこ
とにより前記焼付下地電極層を形成することを特徴とし
ている。
【0015】平均粒径が0.5〜3.0μmの金属粉末
を導電成分とし、かつ、ガラスフリットを固形分の5〜
50vol%の割合で含有する電極ペーストをセラミック
素子の表面に塗布し、ガラスフリットのガラス転移温度
よりも250〜450℃低い温度で焼き付けることによ
り、緻密で、シール性に優れた焼付下地電極層を確実に
形成することが可能になり、導電性樹脂電極層のシール
性を補完して、全体的なシール性を向上させ、めっき加
工時のめっき液の浸透を防止して、特性に優れた信頼性
の高い積層セラミック電子部品を効率よく製造すること
ができるようになる。
【0016】
【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。
なお、以下の実施形態では、積層セラミック電子部品と
して積層セラミックコンデンサを例にとって説明する。
【0017】[実施形態1]この実施形態1の積層セラ
ミックコンデンサは、図1に示すように、複数の内部電
極2がセラミック(セラミック層)1を介して互いに対
向するように配設され、かつ、その一端側が交互に異な
る側の端面に引き出されたセラミック素子10の両端部
に、内部電極2と導通するように一対の外部電極3,3
が配設された構造を有している。
【0018】そして、外部電極3は、焼付下地電極層3
aと、該焼付下地電極層3a上に形成された導電性樹脂
電極層3bと、該導電性樹脂電極層上に形成されたNi
めっき膜電極層3cと、その上に形成されたSnめっき
膜電極層3dとを備えた複数層構造を有している。ま
た、外部電極3を構成する焼付下地電極層3aは、平均
粒径0.5〜3.0μmの金属粉末を導電成分とし、か
つ、ガラスフリットを固形分の5〜50vol%の割合で
含有している。そして、ガラスフリットとしては、焼付
下地電極層3aの焼付温度よりもガラス転移温度(T
g)が250〜450℃低いガラスフリットが用いられ
ている。
【0019】この実施形態1の積層セラミックコンデン
サにおいては、平均粒径0.5〜3.0μmの金属粉末
を導電成分とし、かつ、焼付下地電極層3aの焼付温度
よりも250〜450℃低いガラス転移温度を有するガ
ラスフリットを、固形分の5〜50vol%の割合で含有
する焼付下地電極層3aをセラミック素子10の表面に
形成し、該焼付下地電極層3a上に導電性樹脂電極層3
b、Niめっき膜電極層3c及びSnめっき膜電極層3
dを順に配設することにより複数層構造の外部電極3を
形成するようにしているので、導電性を損なうことな
く、シール性に優れた焼付下地電極層3aを形成して、
導電性樹脂電極層3bのシール性を補完することが可能
になる。したがって、めっき加工時にめっき液がセラミ
ック素子10の内部にまで浸透することを確実に防止す
ることができるようになる。
【0020】<積層セラミックコンデンサの製造>次
に、この積層セラミックコンデンサの製造方法について
説明する。まず、内部電極を塗布したセラミックグリー
ンシートを所定枚数積層し、圧着した後、カットして個
々の素子に分割し、脱脂、焼成を行うことにより、図1
に示すように、複数の内部電極2がセラミック(セラミ
ック層)1を介して互いに対向するように配設され、か
つ、その一端側が交互に異なる側の端面に引き出された
セラミック素子10を形成する。
【0021】それから、このセラミック素子10の両端
面に、Ag粉末、B−Si−Zn系ガラスフリット、及
び有機ビヒクルを配合した電極ペーストを、内部電極2
と導通するように塗布し、大気中で、750℃に加熱し
て焼き付けることにより、約30μmの厚みの焼付下地
電極層3aを形成する。
【0022】次に、エポキシ樹脂を主成分とする熱硬化
性樹脂に、フィラー(導電成分)としてAg粉末を配合
した導電性樹脂ペーストを、焼付下地電極層3aを覆う
ように60μmの厚みに塗布した後、200℃に加熱し
て硬化させることにより、導電性樹脂電極層3bを形成
する。
【0023】それから、導電性樹脂電極層3b上に、湿
式でNiめっき、及びSnめっきを順に行って、Niめ
っき膜電極層(厚み2μm)3c、及びSnめっき膜電
極層(厚み4μm)3dを形成する。
【0024】これにより、図1に示すような、セラミッ
ク素子10の両端部に4層構造の外部電極3が形成され
た構造を有する積層セラミックコンデンサが得られる。
【0025】<特性の測定>上述の方法により作製した
積層セラミックコンデンサについて、絶縁抵抗不良発生
率(IR不良発生率)、外観不良発生率、及び温度サイ
クル試験における不良発生数を調べた。その結果を、表
1〜3に示す。
【0026】
【表1】
【0027】
【表2】
【0028】
【表3】
【0029】表1〜3より、 焼付下地電極層中のガラスフリットの量を5vol%以
上とすることにより、絶縁抵抗不良発生率を低下させる
効果が得られること、及びAg粉末平均粒径が5.0μ
mになると絶縁不良発生率が大きくなること(表1)、 焼付下地電極層中のガラスフリットの量が50vol%
を超えた場合(60vol%の場合)、及びAg粉末平均
粒径が0.3μm以下になった場合には、焼付下地電極
層に外観不良(いわゆるブク)が発生すること(表
2)、 ガラスフリットの量を5〜50vol%の範囲とするこ
とにより、温度サイクル試験における不良発生がなくな
ること、及びAg粉末平均粒径が0.3μm以下になる
と、温度サイクル試験における不良発生が認められるよ
うになること(表3) などが確認された。
【0030】これらの結果より、焼付下地電極層を構成
する金属粉末(この実施形態1ではAg粉末)の粒径は
0.5μm〜3.0μmの範囲とすることが好ましいこ
と、ガラスフリットの含有量は固形分の5〜50vol%
の範囲が好ましいことがわかる。
【0031】[実施形態2]この実施形態2において
は、焼付下地電極層を、Cu粉末、B−Si−Ba系、
ガラスフリット、及び有機ビヒクルを配合した電極ペー
ストを用いて形成した点を除いて、上記実施形態1の場
合と同様にして積層セラミックコンデンサを作製した。
以下、実施形態1の積層セラミックコンデンサを説明す
るのに用いた図1を参照しつつ説明する。
【0032】<積層セラミックコンデンサの製造>Cu
粉末、B−Si−Ba系ガラスフリットと有機ビヒクル
からなる電極ペーストをセラミック素子10の両端部に
塗布し、低酸素濃度雰囲気(10−8〜10−12atm
程度)中、850℃で焼き付けを行って、約30μmの
厚みの焼付下地電極層3aを形成する。
【0033】次に、エポキシ樹脂を主成分とする熱硬化
性樹脂に、フィラー(導電成分)としてAg粉末を配合
した導電性樹脂ペーストを、焼付下地電極層3aを覆う
ように60μmの厚みに塗布した後、200℃に加熱し
て硬化させることにより、導電性樹脂電極層3bを形成
する。
【0034】それから、導電性樹脂電極層3b上に、湿
式でNiめっき、及びSnめっきを順に行って、Niめ
っき膜電極層(厚み2μm)3c、及びSnめっき膜電
極層(厚み4μm)3dを形成する。
【0035】これにより、図1に示すような、セラミッ
ク素子10の両端部に4層構造の外部電極3が形成され
た構造を有する積層セラミックコンデンサが得られる。
【0036】<特性の測定>上述の方法により作製した
積層セラミックコンデンサについて、絶縁抵抗不良発生
率(IR不良発生率)、外観不良発生率、及び温度サイ
クル試験における不良発生数を調べた。その結果を、表
4〜6に示す。
【0037】
【表4】
【0038】
【表5】
【0039】
【表6】
【0040】表4〜6より、 焼付下地電極層中のガラスフリットの量を5vol%以
上とすることにより、絶縁抵抗不良発生率を低下させる
効果が得られること、及びCu粉末平均粒径が5.0μ
mになると絶縁不良発生率が大きくなること(表4)、 焼付下地電極層中のガラスフリットの量が50vol%
を超えた場合(60vol%の場合)、及びCu粉末平均
粒径が0.3μm以下になった場合には、焼付下地電極
層に外観不良(いわゆるブク)が発生すること(表
5)、 ガラスフリットの量を5〜50vol%の範囲とするこ
とにより、温度サイクル試験における不良発生がなくな
ること、及びCu粉末平均粒径が0.3μm以下になる
と、温度サイクル試験における不良発生が認められるよ
うになること(表6)などが確認された。
【0041】これらの結果より、焼付下地電極層形成用
の電極ペーストとして、Cu粉末、B−Si−Ba系ガ
ラスフリット、及び有機ビヒクルを配合した電極ペース
トを用いた場合にも、Cu粉末の粒径は0.5μm〜
3.0μmの範囲とすることが好ましいこと、ガラスフ
リットの含有量は固形分の5〜50vol%の割合とする
ことが好ましいことがわかる。
【0042】[実施形態3]この実施形態3において
は、焼付下地電極層を、上記実施形態1の場合と同様
に、Ag粉末、B−Si−Zn系ガラスフリット及び有
機ビヒクルからなる電極ペーストを用いて形成した。そ
して、ガラスフリットのガラス転移温度と焼付温度の差
ΔTを200℃〜500℃の範囲で変化させた。その他
の点については、上記実施形態1の場合と同様であるこ
とから、重複を避けるため、説明を省略する。なお、こ
の実施形態3では、表7のNo.4のガラス転移温度45
0℃、焼付温度800℃、ΔT350℃の条件を基準と
して、他の試料(No.1〜3及びNo.5〜7)について
は、ガラスフリットの組成を調整してガラス転移温度
を制御する、焼付温度を調整する、ガラス転移温度
と焼付温度の両方を制御する、のいずれかの方法によ
り、ガラスフリットのガラス転移温度と焼付温度の差Δ
Tを表7に示すような所定の値に調整した。そして、ガ
ラスフリットのガラス転移温度と焼付温度の差ΔTと、
焼付下地電極層の緻密性、外観異常発生の有無の関係を
調べた。その結果を表7に示す。なお、ΔT制御方法
は、上述の,,及びのいずれの方法を用いてΔT
を調整したかを示している。
【0043】
【表7】
【0044】なお、表7の、緻密性については、めっき
液の浸透を阻止することが可能な程度に緻密なものを良
として評価し、また、外観異常発生の有無については、
目視にて外観異常発生の認められないものを無とした。
【0045】表7に示すように、ガラスフリットのガラ
ス転移温度と焼付温度の差ΔTが250℃未満の場合、
焼き付けた焼付下地電極層が十分に緻密化せず、また、
ΔTが450℃より大きい場合、外観異常(いわゆるブ
ク)の発生が認められた。これらの結果より、焼付下地
電極層に使用するガラスフリットとしては、ガラス転移
温度(Tg)が、焼付温度よりも250℃〜450℃低
いものを用いることが好ましいことがわかる。
【0046】なお、上記実施形態では、積層セラミック
コンデンサを例にとって説明したが、本願発明はこれに
限られるものではなく、積層バリスタ、積層LC複合部
品などの種々の積層セラミック電子部品に広く適用する
ことが可能である。
【0047】本願発明はさらにその他の点においても、
上記の実施形態に限定されるものではなく、セラミック
素子を構成するセラミックの種類、内部電極の構成材
料、外部電極の具体的なパターン、めっき膜電極層の層
数や構成材料の種類などに関し、発明の要旨の範囲内に
おいて、種々の応用、変形を加えることが可能である。
【0048】
【発明の効果】上述のように、本願発明(請求項1)の
積層セラミック電子部品は、焼付下地電極層と、該焼付
下地電極層上に形成された導電性樹脂電極層と、該導電
性樹脂電極層上に形成されためっき膜電極層とを備えた
複数層構造の外部電極の、前記焼付下地電極層として、
平均粒径0.5〜3.0μmの金属粉末を導電成分と
し、かつ、ガラスフリットを固形分(通常は、金属粉末
+ガラスフリット)の5〜50vol%の割合で含有する
電極層をセラミック素子の表面に形成することにより、
焼付下地電極層の導電性及びシール性により、内部電極
との導通信頼性を損なうことなく導電性樹脂電極層のシ
ール性を補完して、全体としてのシール性を向上させる
ことができる。したがって、めっき加工時にめっき液が
セラミック素子の内部に浸透することを防止して、信頼
性の高い積層セラミック電子部品を得ることが可能にな
る。
【0049】また、請求項2の積層セラミック電子部品
のように、ガラスフリットとして、ガラス転移温度(T
g)が、焼付下地電極層の焼付温度よりも250〜45
0℃低いガラス転移温度を有するガラスフリットを用い
るようにした場合、焼付下地電極層を緻密化してシール
性を向上させることが可能になり、本願発明をより実効
あらしめることが可能になる。
【0050】また、請求項3の積層セラミック電子部品
のように、焼付下地電極層の上に形成される上層電極と
して、複数のめっき膜電極層を形成することにより、特
性設計の自由度が向上し、オーミック接触性などの電気
的特性やはんだ付け性(実装性)などに優れた外部電極
を備えた積層セラミック電子部品を得ることが可能にな
る。
【0051】また、本願発明(請求項4)の積層セラミ
ック電子部品の製造方法は、平均粒径が0.5〜3.0
μmの金属粉末を導電成分とし、かつ、ガラスフリット
を固形分の5〜50vol%の割合で含有する電極ペース
トをセラミック素子の表面に塗布し、ガラスフリットの
ガラス転移温度よりも250〜450℃低い温度で焼き
付けるようにしているので、緻密で、シール性に優れた
焼付下地電極層を確実に形成することが可能になり、導
電性樹脂電極層のシール性を補完して、全体的なシール
性を向上させ、めっき加工時のめっき液の浸透を防止し
て、特性に優れた信頼性の高い積層セラミック電子部品
を効率よく製造することが可能になる。
【図面の簡単な説明】
【図1】本願発明の実施形態にかかる積層セラミック電
子部品(積層セラミックコンデンサ)を示す断面図であ
る。
【図2】従来の積層セラミック電子部品(積層セラミッ
クコンデンサ)を示す断面図である。
【符号の説明】
1 セラミック層 2 内部電極 3 外部電極 3a 焼付下地電極層 3b 導電性樹脂電極層 3c Niめっき膜電極層 3d Snめっき膜電極層 10 セラミック素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5E001 AB03 AC04 AF00 AF06 AH01 AH07 AH08 AH09 AJ03 5E082 AA01 AB03 FG26 GG10 GG26 GG28 JJ03 JJ21 JJ23 JJ26 PP03 PP06 PP09

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】セラミック層を介して内部電極が積層され
    たセラミック素子の表面に、内部電極と導通するように
    外部電極が配設された構造を有する積層セラミック電子
    部品であって、 外部電極が、導電性金属粉末とガラスフリットを含有す
    る電極ペーストを塗布して焼き付けることにより形成さ
    れた焼付下地電極層と、該焼付下地電極層上に導電性樹
    脂を塗布して硬化させることにより形成された導電性樹
    脂電極層と、該導電性樹脂電極層上にめっきを施すこと
    により形成されためっき膜電極層とを備えた複数層構造
    を有しているとともに、 前記外部電極を構成する焼付下地電極層が、平均粒径
    0.5〜3.0μmの金属粉末を導電成分とし、かつ、
    ガラスフリットを固形分の5〜50vol%の割合で含有
    していることを特徴とする積層セラミック電子部品。
  2. 【請求項2】前記ガラスフリットとして、ガラス転移温
    度が前記焼付下地電極層の焼付温度よりも250〜45
    0℃低いガラスフリットが用いられていることを特徴と
    する請求項1記載の積層セラミック電子部品。
  3. 【請求項3】前記焼付下地電極層上に形成された上層電
    極が、複数のめっき膜電極層から形成されていることを
    特徴とする請求項1又は2記載の積層セラミック電子部
    品。
  4. 【請求項4】セラミック層を介して内部電極が積層され
    たセラミック素子の表面に、外部電極が、導電性金属粉
    末とガラスフリットを含有する電極ペーストを塗布して
    焼き付けることにより形成された焼付下地電極層と、該
    焼付下地電極層上に導電性樹脂を塗布して硬化させるこ
    とにより形成された導電性樹脂電極層と、該導電性樹脂
    電極層上にめっきを施すことにより形成されためっき膜
    電極層とを備えた複数層構造の外部電極が配設された構
    造を有する積層セラミック電子部品の製造方法であっ
    て、 平均粒径が0.5〜3.0μmの金属粉末を導電成分と
    し、かつ、ガラスフリットを固形分の5〜50vol%の
    割合で含有する電極ペーストをセラミック素子の表面に
    塗布し、ガラスフリットのガラス転移温度よりも250
    〜450℃低い温度で焼き付けることにより前記焼付下
    地電極層を形成することを特徴とする積層セラミック電
    子部品の製造方法。
JP2001042155A 2001-02-19 2001-02-19 積層セラミック電子部品及びその製造方法 Pending JP2002246257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001042155A JP2002246257A (ja) 2001-02-19 2001-02-19 積層セラミック電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042155A JP2002246257A (ja) 2001-02-19 2001-02-19 積層セラミック電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002246257A true JP2002246257A (ja) 2002-08-30

Family

ID=18904494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001042155A Pending JP2002246257A (ja) 2001-02-19 2001-02-19 積層セラミック電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002246257A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229077A (ja) * 2005-02-18 2006-08-31 Tdk Corp セラミック電子部品
JPWO2008001542A1 (ja) * 2006-06-28 2009-11-26 株式会社村田製作所 セラミック電子部品およびその製造方法
US20130148261A1 (en) * 2011-12-09 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
JP2014209551A (ja) * 2013-03-26 2014-11-06 株式会社村田製作所 セラミック電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229077A (ja) * 2005-02-18 2006-08-31 Tdk Corp セラミック電子部品
JPWO2008001542A1 (ja) * 2006-06-28 2009-11-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP4998467B2 (ja) * 2006-06-28 2012-08-15 株式会社村田製作所 セラミック電子部品およびその製造方法
US20130148261A1 (en) * 2011-12-09 2013-06-13 Samsung Electro-Mechanics Co., Ltd. Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
JP2014209551A (ja) * 2013-03-26 2014-11-06 株式会社村田製作所 セラミック電子部品
US9667174B2 (en) 2013-03-26 2017-05-30 Murata Manufacturing Co., Ltd. Ceramic electronic component

Similar Documents

Publication Publication Date Title
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP4952723B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5038950B2 (ja) 積層電子部品およびその製造方法
JP5142090B2 (ja) セラミック積層電子部品およびその製造方法
US20200168400A1 (en) Multilayer ceramic electronic component
JP3535998B2 (ja) 積層セラミック電子部品
JP3367426B2 (ja) セラミック電子部品及びその製造方法
JP3514117B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト
JP2003022929A (ja) 積層セラミックコンデンサ
KR100809214B1 (ko) 도전성 입자, 이를 포함하는 전자부품의 도전체층 형성용도전성 페이스트 및 이를 이용하여 제조된 전자부품
JP5668429B2 (ja) 積層セラミック電子部品
JP4682214B2 (ja) セラミック素子及びその製造方法
US11069481B2 (en) Multilayer ceramic electronic component and board for mounting of the same
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JP3436127B2 (ja) 電子部品用端子電極及び電子部品
JPH11329073A (ja) 導電ペースト及びそれを用いたセラミック電子部品
JP3548775B2 (ja) 導電ペースト及びセラミック電子部品
JP2002246257A (ja) 積層セラミック電子部品及びその製造方法
JP3596743B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3544569B2 (ja) 積層セラミックコンデンサ
JP4637440B2 (ja) セラミック素子の製造方法
JP2000077260A (ja) 積層セラミック電子部品及びその製造方法
JP2009206430A (ja) 積層電子部品およびその製造方法
JP5169314B2 (ja) 積層電子部品
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040413

A131 Notification of reasons for refusal

Effective date: 20040511

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040712

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

A02 Decision of refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A02