JPWO2008001542A1 - セラミック電子部品およびその製造方法 - Google Patents

Abstract

積層セラミックコンデンサの端子電極が、導電性金属の焼き付けによる厚膜からなる厚膜層と、その上に形成されかつ熱硬化性樹脂および導電性フィラーを含む導電性樹脂層と、その上に形成されかつ導電性金属めっき膜からなるめっき層とを備え、導電性樹脂層の剥離によって応力が緩和されるように構成されるとき、導電性樹脂層が剥離されると、導電性樹脂層による応力緩和能力を発揮できず、実装後に大きな応力がかかったとき、積層セラミックコンデンサにクラックが生じることがある。導電性樹脂層（３２）が、厚膜層（３１）を覆うとともに、厚膜層（３１）の先端縁（３４）を１００μｍ以上の寸法（Ａ）をもって越えて延びるように形成され、めっき層（３３）は、導電性樹脂層（３２）の先端縁（３７）に沿って５０μｍ以上の幅（Ｂ）をもって延びる領域（３５）を除いて導電性樹脂層（３２）を覆うように形成されることによって、応力集中が緩和される。

Description

この発明は、セラミック電子部品およびその製造方法に関するもので、特に、セラミック電子部品に備える端子電極の構造およびその製造方法に関するものである。

この発明にとって興味あるセラミック電子部品として、たとえば積層セラミックコンデンサのような積層型セラミック電子部品がある。図３には、従来の積層セラミックコンデンサ１が断面図で示されている。

積層セラミックコンデンサ１は、セラミックをもって構成される電子部品本体２を備えている。電子部品本体２は、相対向する２つの端面３および４とそれらを結ぶ側面５とを有している。また、電子部品本体２は、積層された複数の誘電体セラミック層６と、誘電体セラミック層６間の特定の界面に沿って形成された内部電極７および８とを備えている。

積層セラミックコンデンサ１は、また、電子部品本体２の端面３および４をそれぞれ覆うとともに端面３および４の各々から側面５の一部にまで延びるように形成される端子電極９および１０を備えている。一方の端子電極９には、内部電極７が電気的に接続され、他方の端子電極１０には、内部電極８が電気的に接続される。そして、内部電極７と内部電極８とは、積層方向に交互に配置されている。

端子電極９および１０は、図３では詳細に図示されないが、通常、電子部品本体２の表面上の所定の領域に導電性金属ペーストを塗布し、これを焼き付けることによって形成される厚膜層と、その上にめっき処理を施すことによって形成されるめっき層とを備えている。

積層セラミックコンデンサ１は、実用にあたって、図３に示すように、配線基板１１上に実装された状態とされる。より詳細には、配線基板１１上に設けられた導電ランド１２および１３に、はんだ付けによるはんだフィレット１４および１５が形成され、これらはんだフィレット１４および１５を介して、端子電極９および１０がそれぞれ電気的に接続された状態とされる。

積層セラミックコンデンサ１において、端子電極９および１０の下地となる厚膜層を形成する際、厚膜層となる導電性金属ペーストに含まれるガラス成分と電子部品本体２側のセラミックとが反応するため、厚膜層と電子部品本体２との界面には脆弱な反応層が形成される。そのため、厚膜層の先端縁に比較的大きな応力が加わると、そこを起点として、電子部品本体２にクラックが生じることがある。たとえば、図３に示すように、配線基板１１上に積層セラミックコンデンサ１が実装された状態で、配線基板１１の撓みによる応力が加わると、上述した厚膜層の先端縁から内部電極７または８に向かってクラックが進展することがあり、場合によっては、内部電極７または８にまでクラックが到達して、積層セラミックコンデンサ１がショート故障に至ることがある。

上述の問題を解決するため、端子電極に備える厚膜層とめっき層との間に導電性樹脂層を介在させることが提案されている（たとえば、特許文献１および２参照）。この特許文献１および２に記載の技術によれば、外部からの応力は、導電性樹脂層の変形によって吸収され、電子部品本体にクラック等が生じることを防止するとともに、許容範囲を超える過大な応力に対しては、厚膜層および／またはめっき層と導電性樹脂層との界面で剥離を生じさせることにより、その応力を緩和し、電子部品本体にクラック等が生じることを防止している。

しかしながら、上述したような構造の端子電極にあっては、所定以上の応力が加わったときに、端子電極において層間剥離を生じさせることによって、この応力を緩和するようにしているため、このような層間剥離が予定されている界面における接合力は比較的弱く設定され、特に、端子電極の先端部分では引張り応力に弱いという問題がある。

より具体的には、めっき層を形成するとき、積層セラミックコンデンサを製造するにあたって搬送するとき、あるいは、積層セラミックコンデンサを配線基板上にはんだ付けによって実装するときなど、導電性樹脂層上に形成されためっき層が、導電性樹脂層に対して引張り応力を及ぼし、この応力は、めっき層の先端縁、すなわち導電性樹脂層の先端縁に集中するため、この応力によって、導電性樹脂層は、その先端縁を起点として剥離されてしまうことがある。このように、積層セラミックコンデンサが実装された当初から導電性樹脂層が剥離している場合、その後において、積層セラミックコンデンサに大きな応力がかかったとき、導電性樹脂層が本来有する応力緩和能力を発揮できず、そのため、積層セラミックコンデンサにクラックが入ってしまい、ショート不良に至ることがある。
特許第３３６３３６９号公報 特開平１０−２８４３４３号公報

そこで、この発明の目的は、上述した問題を解決し得る、セラミック電子部品およびその製造方法を提供しようとすることである。

この発明は、セラミックをもって構成されかつ相対向する２つの端面とそれらを結ぶ側面とを有する電子部品本体と、電子部品本体の各端面を覆うととともに各端面から側面の一部にまで延びるように形成される端子電極とを備える、セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成、特に、次のような端子電極に関する構成を備えることを特徴としている。

すなわち、この発明に係るセラミック電子部品において、端子電極は、導電性金属の焼き付けによる厚膜からなる厚膜層と、熱硬化性樹脂および導電性フィラーを含む導電性樹脂層と、導電性金属めっき膜からなるめっき層とを備えている。厚膜層は、電子部品本体の各端面および側面の一部上に形成される。導電性樹脂層は、厚膜層を覆うとともに、側面上において厚膜層の先端縁を１００μｍ以上の寸法をもって越えて延びるように形成される。そして、導電性樹脂層の、側面上に位置する部分の先端部分には導電性フィラーが実質的に含有されない領域がある。めっき層は、導電性樹脂層の先端縁に沿って５０μｍ以上の幅をもって延びる領域を除いて導電性樹脂層を覆うように形成される。

導電性樹脂層は、電子部品本体に対して、０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有することが好ましい。

好ましい実施態様では、導電性樹脂層に含まれる熱硬化性樹脂としてはフェノール樹脂が用いられ、導電性樹脂層に含まれる導電性フィラーは銀コートされた銅粉末が用いられる。

この発明は、また、上述のような特徴的構成を備えるセラミック電子部品を製造する方法にも向けられる。

この発明に係るセラミック電子部品の製造方法は、セラミックをもって構成されかつ相対向する２つの端面とそれらを結ぶ側面とを有する電子部品本体を用意する工程と、電子部品本体の各端面を覆うととともに各端面から側面の一部にまで延びるように端子電極を形成する工程とを備えている。

そして、端子電極を形成する工程では、導電性金属ペーストを電子部品本体の各端面および側面の一部上に塗布し、次いで導電性金属ペーストを焼き付けることによって、厚膜層を形成する工程がまず実施される。次に、せん断速度０．１ｓ^−１での粘度が２００Ｐａ・ｓ以下となるチキソトロピー性を有しかつ熱硬化性樹脂および導電性フィラーを含有する導電性樹脂ペーストを、上記厚膜層を覆うとともに、側面上において厚膜層の先端縁を１００μｍ以上の寸法をもって越えて延びるように塗布し、乾燥し、次いで熱硬化させることによって、導電性樹脂層を形成する工程が実施される。次に、導電性樹脂層上に電気めっきにより導電性金属めっき膜を形成することによって、めっき層を形成する工程が実施される。

この発明に係るセラミック電子部品の製造方法において、導電性樹脂層を形成するための導電性樹脂ペーストとして、硬化後において、電子部品本体に対して、０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有するものが用いられることが好ましい。

この発明に係るセラミック電子部品によれば、端子電極において、中間層となる導電性樹脂層の先端縁が、１００μｍ以上の寸法をもって、下地となる厚膜層の先端縁を越えた位置にあり、表面にあるめっき層の先端縁が、５０μｍ以上の幅をもって、導電性樹脂層の先端縁から後退した位置にある。

これによって、まず、導電性樹脂層は、厚膜層の先端縁を越えて１００μｍ以上の幅の領域で電子部品本体を被覆する状態となり、クラックの起点となる厚膜層の先端縁への応力集中を緩和することができる。

また、めっき層の先端縁が、導電性樹脂層の先端縁から５０μｍ以上の幅をもってずらされ、めっき層が導電性樹脂層に及ぼす応力の集中箇所が導電性樹脂層の先端縁からずらされることになる。したがって、めっき層の形成時や積層セラミックコンデンサの製造にあたっての搬送時や実装に当たっての端子電極へのはんだ付け時等において応力が集中するめっき層の先端縁に対して、導電性樹脂層の先端縁が十分にずらされていることになるので、このような応力によって導電性樹脂層が不所望にも剥離してしまうことを防止することができる。

また、この発明に係るセラミック電子部品によれば、前述した特許文献１および２に記載のものと同様、導電性樹脂層が外部から応力を吸収し、また、許容範囲を超える外部からの応力に対しては、導電性樹脂層が剥離し、いずれの場合においても、電子部品本体にクラックが生じることを防止でき、セラミック電子部品のたとえば焼損や発煙などといった重大な事故を未然に防止することができる。

この発明において、導電性樹脂層が、電子部品本体に対して、０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有していると、導電性樹脂層が有する本来の応力緩和能力を十分に発揮させることができる。

この発明において、導電性樹脂層に含まれる導電性フィラーとして銀コートされた銅粉末が用いられると、導電性樹脂層の表面が酸化されることを防止するとともに、銀の絶対量を抑えて銀のマイグレーションを抑制することができる。また、導電性樹脂層に含まれる熱硬化性樹脂としてフェノール樹脂が用いられると、熱硬化時に還元作用を及ぼすことができ、銅粉末の表面のうち銀にコートされていない部分が酸化されるのを防止することができる。

この発明に係るセラミック電子部品の製造方法によれば、導電性樹脂層を形成するため、せん断速度０．１ｓ^−１での粘度が２００Ｐａ・ｓ以下となるチキソトロピー性を有する導電性樹脂ペーストを塗布するようにしているので、熱硬化後の導電性樹脂層において、その先端部分に導電性フィラーが実質的に含有されない領域を容易に形成することができる。

すなわち、粘度測定条件としてのせん断速度０．１ｓ^−１というのは、導電性樹脂ペーストにほとんど外力がかからない状態に相当し、この条件で粘度が２００Ｐａ・ｓ以下というのは、通常使用されるペースト粘度に比べてかなりの低粘度（流動しやすい状態）であると言える。このような低粘度の導電性樹脂ペーストを用いて導電性樹脂層を形成するため、この導電性樹脂ペーストを、電子部品本体上の厚膜層を覆うとともに、側面上において厚膜層の先端縁を１００μｍ以上の寸法をもって越えて延びるように塗布すると、導電性樹脂ペースト自体は電子部品本体の端面間中央に向かって濡れ広がろうとするが、導電性樹脂ペースト中に含まれる導電性フィラーは互いに接触しているため、相互に結合しようとする力が働き、その場に留まろうとする。その結果、導電性フィラーは、当初の塗布位置からほとんど動かず、溶剤およびこれに溶解している樹脂成分のみが濡れ広がるため、導電性樹脂層の先端部分に導電性フィラーが実質的に含有されない領域をもたらすことができる。

この発明の一実施形態による積層セラミックコンデンサ２１を示す断面図である。 図１の部分Ｃを拡大して示す断面図である。 この発明にとって興味ある従来の積層セラミックコンデンサ１を示す断面図であり、併せて配線基板１１上に実装された状態を示している。

符号の説明

２１ 積層セラミックコンデンサ
２２ 電子部品本体
２３，２４ 端面
２５ 側面
２６ 誘電体セラミック層
２９，３０ 端子電極
３１ 厚膜層
３２ 導電性樹脂層
３３ めっき層
３４ 厚膜層の先端縁
３５ フィラー非含有領域
３６ めっき層の先端縁
３７ 導電性樹脂層の先端縁

この発明に係るセラミック電子部品の一例として、以下には、積層セラミックコンデンサについて説明する。

図１は、この発明の一実施形態による積層セラミックコンデンサ２１を示す断面図であり、図２は、図１の部分Ｃを拡大して示す断面図である。図１および図２に示した積層セラミックコンデンサ２１は、端子電極の構造を除いて、図３に示した積層セラミックコンデンサ１と実質的に同様の構造を有している。

積層セラミックコンデンサ２１は、セラミックをもって構成される電子部品本体２２を備えている。電子部品本体２２は、相対向する２つの端面２３および２４とそれらを結ぶ側面２５とを有している。また、電子部品本体２２は、積層された複数の誘電体セラミック層２６と、誘電体セラミック層２６間の特定の界面に沿って形成された内部電極２７および２８とをもって構成される。

積層セラミックコンデンサ２１は、また、電子部品本体２２の端面２３および２４の各々を覆うとともに端面２３および２４の各々から側面２５の一部にまで延びるようにそれぞれ形成される端子電極２９および３０を備えている。一方の端子電極２９には、内部電極２７が電気的に接続され、他方の端子電極３０には、内部電極２８が電気的に接続される。そして、内部電極２７と内部電極２８とは、積層方向に交互に配置されている。

このような積層セラミックコンデンサ２１において、端子電極２９および３０の構造に特徴がある。なお、図２には、一方の端子電極３０の一部が拡大されて図示されているが、この図示された端子電極３０と他方の端子電極２９とは実質的に同様の構造を有しているので、以下には、一方の端子電極３０について詳細に説明する。

図２を参照して、端子電極３０は、導電性金属の焼き付けによる厚膜からなる厚膜層３１と、熱硬化性樹脂および導電性フィラーを含む導電性樹脂層３２と、導電性金属めっき膜からなるめっき層３３とを備えている。

一例として、厚膜層３１を構成する導電性金属としては、銅が用いられる。また、導電性樹脂層３２に含まれる熱硬化性樹脂としては、たとえばレゾール型フェノール樹脂のようなフェノール樹脂が用いられ、導電性樹脂層３２に含まれる導電性フィラーとしては、たとえば銀コートされた銅粉末が用いられる。また、めっき層３３は、図２では図示されないが、通常、ニッケルめっき膜およびその上に形成される錫めっき膜というように複数層から構成されることが多い。

上述のように、導電性樹脂層３２に含まれる導電性フィラーとして銀コートされた銅粉末が用いられると、導電性樹脂層３２の表面が酸化されることを防止するとともに、銀の絶対量を抑えて銀のマイグレーションを抑制することができる。また、導電性樹脂層３２に含まれる熱硬化性樹脂としてフェノール樹脂が用いられると、熱硬化時に還元作用を及ぼすことができ、銅粉末の表面のうち銀にコートされていない部分が酸化されるのを防止することができる。

厚膜層３１は、電子部品本体２２の端面２４および側面２５の一部上に形成される。

導電性樹脂層３２は、上記厚膜層３１を覆うとともに、側面２５上において厚膜層３１の先端縁３４を１００μｍ以上の寸法Ａをもって越えて延びるように形成される。導電性樹脂層３２は、この寸法Ａの部分において、電子部品本体２２を直接被覆している。また、導電性樹脂層３２の、側面２５上に位置する部分の先端部分には導電性フィラーが実質的に含有されないフィラー非含有領域３５が形成される。なお、図２において、導電性樹脂層３２の、フィラー非含有領域３５とそれ以外の領域との境界を明瞭な破線で示したが、実際には、このような境界は明瞭に現れるものではない。

めっき層３３は、導電性樹脂層３２の先端縁３７に沿って５０μｍ以上の幅Ｂをもって延びる領域を除いて導電性樹脂層３２を覆うように形成される。めっき層３３は、後述するように、電気めっきにより形成されるため、フィラー非含有領域３５上には形成されず、したがって、導電性樹脂層３２の、めっき層３３が形成されない幅Ｂの領域はフィラー非含有領域３５に対応している。

積層セラミックコンデンサ２１は、次のように製造されることができる。

まず、周知の工程を経て製造された電子部品本体２２が用意される。次に、導電性金属ペーストが用意され、電子部品本体２２の端面２３および２４の各々ならびに側面２５の一部上に導電性金属ペーストが塗布され、次いで、焼き付けられる。これによって、厚膜層３１が形成される。

次に、せん断速度０．１ｓ^−１での粘度が２００Ｐａ・ｓ以下となるチキソトロピー性を有しかつ熱硬化性樹脂および導電性フィラーを含有する導電性樹脂ペーストが用意される。そして、この導電性樹脂ペーストが、上述の厚膜層３１を覆うとともに、電子部品本体２２の側面２５上において厚膜層３１の先端縁３４を１００μｍ以上の寸法Ａをもって越えて延びるように塗布され、乾燥され、次いで、熱硬化される。これによって、導電性樹脂層３２が形成される。

上記工程において、塗布された導電性樹脂ペースト自体は、電子部品本体２２の端面２３および２４間の中央部に向かって濡れ広がろうとする。このとき、導電性樹脂ペースト中に含まれる導電性フィラーは、互いに接触しているため、相互に結合しようとする力が働き、その場に留まろうとする。したがって、導電性樹脂ペースト中の溶剤およびこれに溶解している樹脂成分のみが濡れ広がることになり、そのため、導電性樹脂層３２の先端部分には、導電性フィラーを実質的に含有しないフィラー非含有領域３５が形成される。

次に、導電性樹脂層３２上に電気めっきにより導電性金属めっき膜を形成することによって、めっき層３３が形成される。めっき層３３は、フィラー非含有領域３５上には形成されない。このように、めっき層３３が形成されないフィラー非含有領域３５の幅Ｂは、導電性樹脂層３２を形成するために塗布される導電性樹脂ペーストの粘度を変えることによって調整することができる。すなわち、導電性樹脂ペーストの粘度をより低くすれば、フィラー非含有領域３５の幅Ｂをより大きくすることができる。なお、導電性樹脂ペーストの粘度が低すぎると、良好な外観をもって導電性樹脂層３２を形成することが困難になるため、その粘度は２０Ｐａ・ｓ以上であることが好ましい。

積層セラミックコンデンサ２１において、前述したように、導電性樹脂層３２の先端縁３７に沿って５０μｍ以上の幅Ｂをもって延びる領域、すなわちフィラー非含有領域３５を除いて、めっき層３３が導電性樹脂層３２を覆うように形成されているので、めっき層３３の先端縁３６の位置を、導電性樹脂層３２の先端縁３７から５０μｍ以上の幅Ｂをもってずらすことができる。したがって、めっき層３３の形成時や積層セラミックコンデンサ２１の製造にあたっての搬送時や端子電極２９および３０へのはんだ付け時等においてめっき層３３が導電性樹脂層３２に及ぼす応力集中箇所である先端縁３６を導電性樹脂層３２の先端縁３７からずらすことができ、導電性樹脂層３２が、積層セラミックコンデンサ２１の実装前に不用意にも剥離してしまう不都合を生じさせにくくすることができる。そのため、配線基板が撓んで、許容範囲を超える外力が積層セラミックコンデンサ２１に加わったとき、剥離によって、この応力を緩和しようとする導電性樹脂層３２本来の応力緩和能力を適正に発揮させることができる。

なお、上述の幅Ｂが５０μｍ未満の場合には、めっき層３３の応力集中箇所である先端縁３６と導電性樹脂層３２の電子部品本体２２に対する接合力の最も弱い箇所である先端縁３７とが近接しすぎて、はんだ付け時などにおいてめっき層３３に及ぼされる応力によって、導電性樹脂層３２が不用意にも剥離してしまう可能性がある。また、厚膜層３２の先端縁３４を越えて延びる導電性樹脂層３２の寸法Ａは１００μｍ以上とされるが、このＡが１００μｍ未満の場合には、導電性樹脂層３２による応力緩和能力が十分に発揮されないため、電子部品本体２２にクラックが発生することがある。

次に、この発明による効果を確認するために実施した実験例について説明する。

まず、周知の工程を経て、ニッケルを主成分とする内部電極を備え、静電容量の目標値が１０００ｐＦとなるように設計された、長さ３．２ｍｍ、幅１．６ｍｍおよび高さ１．２５ｍｍの積層セラミックコンデンサのための電子部品本体を用意した。

次いで、上記の電子部品本体の、内部電極が露出する各端面およびそれに隣接する側面の一部上に、銅を導電成分として含む導電性金属ペーストを塗布し、焼き付けることによって、端子電極の下地となる厚膜層を形成した。

次に、表１に示すような各試料に係る導電性樹脂ペーストを用意した。表１において、導電性樹脂ペーストに含有される導電性フィラーとなる粉末の材質、導電性樹脂ペーストに含有される熱硬化性樹脂の種類、導電性樹脂ペーストの粘度、ならびに、導電性樹脂ペーストが硬化後において電子部品本体に対して及ぼす接合力が示されている。

表１の「導電性フィラー」の欄にある「ＡｇコートＣｕ」は、銀コートされた銅粉末であることを示している。また、「熱硬化性樹脂」の欄に記載された「フェノール」は、レゾール型フェノール樹脂である。

なお、導電性樹脂ペーストの粘度については、溶剤希釈により調整した。また、各試料に係る導電性樹脂ペーストは、硬化後において、比抵抗が１×１０^−４Ω・ｃｍ以下となるように熱硬化性樹脂の添加比率を調整した。

次に、厚膜層が形成された電子部品本体の所定の領域に、表１に示した各試料に係る導電性樹脂ペーストを塗布し、乾燥し、次いで熱硬化させることによって、導電性樹脂層を形成した。

次に、導電性樹脂層上に、電気めっきにより、厚み３μｍのニッケルめっき膜を形成し、その上に厚み３μｍの錫めっき膜を形成することによって、めっき層を得た。このようにして形成された厚膜層、導電性樹脂層およびめっき層からなる端子電極間の間隔は１．５ｍｍ以上であった。

このようにして得られた各試料について、図２に示した寸法Ａおよび幅Ｂを測定した結果が表２に示されている。

また、各試料について、上記めっき層の形成のためのめっき後、リフローはんだ付け後およびフローはんだ付け後の各々の場合の導電性樹脂層の剥離の有無を評価するとともに、基板曲げ試験を行なったときのショート故障発生率を評価した。

より詳細には、めっき後の導電性樹脂層の剥離については、各試料１００個について、実体顕微鏡の観察により剥離の有無を評価した。

リフローはんだ付け後の導電性樹脂層の剥離については、ガラスエポキシ基板に、各試料１００個をマウントして、Ｓｎ−Ａｇ−Ｃｕはんだを用いて、予熱ゾーン：１５０〜１８０℃／９０秒、本加熱ゾーン：２４０℃以上（最高温度２６０℃）／６０秒に設定したプロファイルでリフローはんだ付けを行なった後、導電性樹脂層の剥離の有無を、実体顕微鏡によって、外観観察するとともに、電子部品本体の長手方向寸法および厚み方向寸法で規定される断面研磨面を観察することによって評価した。

フローはんだ付け後の導電性樹脂層の剥離については、ガラスエポキシ基板に、各試料１００個をマウントして、２６０℃に設定した溶融はんだＳｎ−３．０Ａｇ−０．５Ｃｕでダブルウェーブのフローはんだ付けを行なった後、導電性樹脂層の剥離の有無を、実体顕微鏡によって、外観観察するとともに、電子部品本体の長手方向寸法および厚み方向寸法で規定される断面研磨面を観察することによって評価した。

ショート故障発生率については、長さ１００ｍｍ、幅４０ｍｍおよび厚み１．６ｍｍのガラスエポキシ基板に重心位置を合わせるようにランド間距離２．２ｍｍ、幅方向寸法２．０ｍｍおよび長手方向寸法２．８ｍｍの銅箔ランドを形成した、試験基板に、厚み１５０μｍのメタルマスクを用いてソルダペーストを印刷した後、各試料をマウントしてリフローはんだ付けを行ない、各試料１００個について、試験基板をＪＩＳ Ｃ ５１０２−１９９４に記載の試験条件に従って最大曲げ量６ｍｍまで撓ませた後、ＩＲショックによるショート故障の発生の有無を確認し、その発生率を求めた。

これらの結果が表３に示されている。

試料１〜１０は、表２に示すように、Ａ≧１００μｍ、およびＢ≧５０μｍの条件を満たしている。また、試料１〜１０では、表１に示すように、導電性樹脂層が０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有している。

このような試料１〜１０によれば、表３に示すように、めっき後、リフローはんだ付け後およびフローはんだ付け後のいずれについても、導電性樹脂層の剥離が生じていない。これは、導電性樹脂層自体が応力を吸収しているばかりでなく、導電性樹脂層の先端縁が１００μｍ以上の寸法をもって厚膜層の先端縁からずらされ、また、めっき層の先端縁が５０μｍ以上の寸法をもって導電性樹脂層の先端縁からずらされることによって、クラックの起点となる応力集中が十分に緩和されたためであると考えられる。

また、同じく表３に示すように、試料１〜１０によれば、ショート故障発生率が０％である。これは、基板曲げによる機械的応力を試料となる積層セラミックコンデンサへ加えた場合、はんだフィレットが形成されるめっき層の先端縁に応力集中が起こり、その応力は、めっき層形成時の応力あるいははんだ付け時の応力よりもはるかに大きいが、このような応力は、導電性樹脂層の電子部品本体／めっき層との界面での剥離により、効果的に緩和され、その結果、電子部品本体でのクラックの発生が抑制されたためであると考えられる。

これらに対して、Ａが１００μｍ未満および／またはＢが５０μｍ未満の試料１１〜１７では、導電性樹脂層の剥離が生じたり、あるいはショート故障が発生したりしている。特に、試料１６では、表２に示すように、Ａが１００μｍ以上であるが、Ｂが５０μｍ未満であるため、表３に示すように、フローはんだ付け後において、導電性樹脂層の剥離が生じ、かつショート故障も発生している。また、試料１７では、表２に示すように、Ｂが５０μｍ以上であるが、Ａが１００μｍ未満であるため、表３に示すように、ショート故障が発生している。

以上、この発明を、積層セラミック電子部品の一例としての積層セラミックコンデンサに関連して説明したが、この発明は、積層セラミックコンデンサ以外の積層セラミック電子部品、あるいは積層構造を有していない、いわゆる単層構造のセラミック電子部品に対しても等しく適用することができる。

Claims (5)

1. セラミックをもって構成されかつ相対向する２つの端面とそれらを結ぶ側面とを有する電子部品本体と、
   前記電子部品本体の各前記端面を覆うととともに各前記端面から前記側面の一部にまで延びるように形成される端子電極と
   を備え、
   前記端子電極は、
   導電性金属の焼付けによる厚膜からなるものであって、前記電子部品本体の各前記端面および前記側面の一部上に形成される、厚膜層と、
   熱硬化性樹脂および導電性フィラーを含むものであって、前記厚膜層を覆うとともに、前記側面上において前記厚膜層の先端縁を１００μｍ以上の寸法をもって越えて延びるように形成され、前記側面上に位置する部分の先端部分には前記導電性フィラーが実質的に含有されない領域がある、導電性樹脂層と、
   導電性金属めっき膜からなるものであって、前記導電性樹脂層の先端縁に沿って５０μｍ以上の幅をもって延びる領域を除いて前記導電性樹脂層を覆うように形成される、めっき層と
   を備える、
   セラミック電子部品。
2. 前記導電性樹脂層は、前記電子部品本体に対して、０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有する、請求項１に記載のセラミック電子部品。
3. 前記導電性樹脂層に含まれる前記熱硬化性樹脂はフェノール樹脂であり、前記導電性樹脂層に含まれる前記導電性フィラーは銀コートされた銅粉末である、請求項１または２に記載のセラミック電子部品。
4. セラミックをもって構成されかつ相対向する２つの端面とそれらを結ぶ側面とを有する電子部品本体を用意する工程と、
   前記電子部品本体の各前記端面を覆うととともに各前記端面から前記側面の一部にまで延びるように端子電極を形成する工程と
   を備え、
   前記端子電極を形成する工程は、
   導電性金属ペーストを前記電子部品本体の各前記端面および前記側面の一部上に塗布し、次いで前記導電性金属ペーストを焼き付けることによって、厚膜層を形成する工程と、
   せん断速度０．１ｓ^−１での粘度が２００Ｐａ・ｓ以下となるチキソトロピー性を有しかつ熱硬化性樹脂および導電性フィラーを含有する導電性樹脂ペーストを、前記厚膜層を覆うとともに、前記側面上において前記厚膜層の先端縁を１００μｍ以上の寸法をもって越えて延びるように塗布し、乾燥し、次いで熱硬化させることによって、導電性樹脂層を形成する工程と、
   前記導電性樹脂層上に電気めっきにより導電性金属めっき膜を形成することによって、めっき層を形成する工程と
   を備える、
   セラミック電子部品の製造方法。
5. 前記導電性樹脂層を形成するための前記導電性樹脂ペーストとして、硬化後において、前記電子部品本体に対して、０．３〜１０Ｎ／ｍｍ^２の範囲の接合力を有するものが用いられる、請求項４に記載のセラミック電子部品の製造方法。

Images