JP2021009919A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2021009919A
JP2021009919A JP2019122906A JP2019122906A JP2021009919A JP 2021009919 A JP2021009919 A JP 2021009919A JP 2019122906 A JP2019122906 A JP 2019122906A JP 2019122906 A JP2019122906 A JP 2019122906A JP 2021009919 A JP2021009919 A JP 2021009919A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic capacitor
multilayer ceramic
green sheet
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019122906A
Other languages
English (en)
Other versions
JP7360827B2 (ja
Inventor
大輔 坂手
Daisuke SAKATE
大輔 坂手
佳之 須藤
Yoshiyuki Sugo
佳之 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019122906A priority Critical patent/JP7360827B2/ja
Publication of JP2021009919A publication Critical patent/JP2021009919A/ja
Application granted granted Critical
Publication of JP7360827B2 publication Critical patent/JP7360827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】信頼性を低下させることなく、容量値をより容易かつ精密に調整することのできる積層セラミックコンデンサとその製造方法を提供する。【解決手段】積層セラミックコンデンサ10は、誘電体層17と内部電極層18が交互に積層された積層体20を備える。積層体20の内部には、誘電体層17と内部電極層18が離間した離間部30を有する。離間部30には、シリコン(ただし、酸化物ではない)が存在する。あるいは、内部電極層18は、空隙部40を有する。空隙部40には、シリコン(ただし、酸化物ではない)が存在する。【選択図】図2

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。
近年、自動車や産業機器などの電子化に伴い、汎用製品よりも信頼性の高い積層セラミックコンデンサ(Multi-Layer Ceramic Capacitor:MLCC)が求められている。具体的には、使用温度範囲が広く、振動や衝撃に強く、耐久性が高く、不良発生率が低く、動作保証期間が長い積層セラミックコンデンサが求められている。
積層セラミックコンデンサが例えば狭帯域のフィルタ回路に使用される場合、その容量値が回路の特性を決定づけることになる。そのような積層セラミックコンデンサでは、容量値の公称値からのズレが許容公差の範囲内であることが厳格に要求される。また、そのような積層セラミックコンデンサでは、容量値が許容公差の範囲内であることを確認するために、製品の全数検査が実施されることもある。さらに、近年では、容量値の許容公差をより小さくしたいという要求が高まっている。例えば、従来は±5%以内であった許容公差を、±0.5%以内にまで小さくしたいという要求がある。
特許文献1には、内部電極層の外形形状を変化させることで容量値を所望の値となるように調整することのできる積層セラミックコンデンサが開示されている。
実開平3−92023号公報
特許文献1に開示された積層セラミックコンデンサでは、焼結体の内部において外形形状の異なる複数の内部電極層が積層している。このため、焼結体の内部における応力バランスが崩れて一部に応力が集中しやすくなっており、積層セラミックコンデンサの信頼性を維持することが難しいという問題があった。
本発明は上記の事情に鑑みてなされたものであり、信頼性を低下させることなく、容量値をより容易かつ精密に調整することのできる積層セラミックコンデンサとその製造方法を提供することを目的とする。
課題を解決するための手段は、以下の通りである。
[1]誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサであって、
前記誘電体層と前記内部電極層が離間した離間部を有し、
前記離間部には、シリコン(ただし、酸化物ではない)が存在する、積層セラミックコンデンサ。
[2]誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサであって、
前記内部電極層は空隙部を有し、
前記空隙部には、シリコン(ただし、酸化物ではない)が存在する、積層セラミックコンデンサ。
[3]前記離間部または前記空隙部には、カーボンが存在する、[1]または[2]に記載の積層セラミックコンデンサ。
[4]誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサの製造方法であって、
前記誘電体層を形成するためのグリーンシートを準備するステップと、
前記グリーンシートの一部に、シリコンを含む容量調整剤を塗布するステップと、
前記グリーンシートの少なくとも前記容量調整剤が塗布された領域を覆うようにして、内部電極層を印刷する工程と、
印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
前記積層物をカットして積層体チップを得る工程と、
前記積層体チップを焼成する工程と、
前記積層体チップに、外部電極を形成する工程と、
を含む積層セラミックコンデンサの製造方法。
[5]誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサの製造方法であって、
前記誘電体層を形成するためのグリーンシートを準備するステップと、
前記グリーンシートに内部電極層を印刷する工程と、
前記グリーンシートに印刷された前記内部電極層の一部に、シリコンを含む容量調整剤を塗布するステップと、
印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
前記積層物をカットして積層体チップを得る工程と、
前記積層体チップを焼成する工程と、
前記積層体チップに、外部電極を形成する工程と、
を含む積層セラミックコンデンサの製造方法。
[6]前記容量調整剤はカーボンを含む、[4]または[5]に記載の積層セラミックコンデンサの製造方法。
本発明によれば、信頼性を低下させることなく、容量値をより容易かつ精密に調整することのできる積層セラミックコンデンサとその製造方法を提供することができる。
積層セラミックコンデンサの斜視図である。 図1に示す積層セラミックコンデンサの、側面に平行な断面の模式図である。 図1に示す積層セラミックコンデンサの、端面に平行な断面の模式図である。 図1に示す積層セラミックコンデンサの、主面に平行な断面の模式図である。 図2に示す積層体20の断面のA部の拡大図である。 図2に示す積層体20の断面のB部の拡大図である。 図2に示す積層体20の断面のC部の拡大図である。 積層セラミックコンデンサの製造方法の一例を示すフローシートである。
以下、図面を参照しつつ、本発明の実施形態に係る積層セラミックコンデンサ及びその製造方法について説明する。
図1は、本実施形態の積層セラミックコンデンサ10の斜視図である。
図1に示すように、積層セラミックコンデンサ10は、略直方体の素体16を備えている。素体16は、6つの面を備えている。本明細書では、素体16の左右の面を端面12a、12bと呼び、上下の面を主面12c、12dと呼び、残りの一対の面を側面12e、12fと呼ぶ。図1において、左右方向は、内部電極層が外部電極14に交互に引き出される方向である。上下方向は、内部電極層と誘電体層とが交互に積層される方向である。
図2は、図1に示す積層セラミックコンデンサ10の、側面12e、12fに平行な断面の模式図である。図3は、図1に示す積層セラミックコンデンサ10の、端面12a、12bに平行な断面の模式図である。図4は、図1に示す積層セラミックコンデンサ10の、主面12c、12dに平行な断面の模式図である。
図2〜4に示すように、規格で定められたチップ寸法及び形状を有する素体16と、素体16の両端面に形成される一対の外部電極14とを備える。例えば積層セラミックコンデンサ10は0.6×0.3×0.3mm、1.0×0.5×0.5mm、1.6×0.8×0.8mmの寸法であり、例えば素体16は稜部が面取りされた略直方体である。
素体16は、複数の誘電体層17と内部電極層18とが交互に積層された積層体20と、積層体20の上下の面に形成された一対のカバー層22とを備えている。さらに、素体16は、積層体20(の内部電極層18)が外部に露出しないようにこれをカバーして一対の側面12e、12fを形成するサイドマージン24を備えている(図3参照)。
素体16の内部には、複数の内部電極層18が誘電体層17を介して積層されている。複数の内部電極層18の端部は、素体16の左右の端面12a、12bに交互に引き出されて外部電極14に電気的に接続している。
誘電体層17及びカバー層22の主成分は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、及び酸化チタンからなる群から選択される少なくとも1種を含む誘電体材料(誘電体セラミック材料)である。
内部電極層18の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、及びこれらの合金からなる群から選択される少なくとも1種を含む金属材料である。
外部電極14の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、スズ、及びこれらの合金からなる群から選択される少なくとも1種を含む金属材料である。外部電極14は、金属材料からなる下地電極の上に、電解ニッケルめっき層を形成したものであってもよい。さらに、その電解ニッケルめっき層の上に、電解スズめっき層を形成してもよい。
積層セラミックコンデンサ10に要求される静電容量や耐圧性能等に応じて、内部電極層18及び誘電体層17の厚さが所定の範囲に設定される。また、積層体20の積層数は、例えば、数百〜千程度に設定される。
積層体20の周囲に形成されたカバー層22及びサイドマージン24は、誘電体層17及び内部電極層18を、外部の湿気や異物による汚染から保護する役割を有している。
誘電体層17の厚さは、0.25〜0.4μmであることが好ましい。誘電体層17の厚さがこの範囲にある場合、誘電体層17の厚さが十分に小さいため、誘電体層17の積層数を増やすことができる。その結果、積層体20の寸法を大きくすることなく、積層セラミックコンデンサ10の容量を増大させることができる。
本実施形態の積層セラミックコンデンサ10において、カバー層22の厚さ、サイドマージン24の厚さ及び内部電極層18の厚さは特に制限されるものではないが、カバー層22の厚さは通常4〜50μmであり、サイドマージン24の厚さは通常4〜50μmであり、内部電極層18の厚さは通常0.26〜1.00μmである。
図5は、図2に示す積層体20の断面のA部の拡大図である。図5に示す積層体20の断面の例では、2つの誘電体層17(17a、17b)と、3つの内部電極層18(18a、18b、18c)が交互に積層されている。積層体20の内部の一部には、誘電体層17aと内部電極層18bが上下方向に離間した離間部30が形成されている。離間部30において、内部電極層18bは、下方に向かって湾曲状に凹んでいる。下方に凹んだ内部電極層18bに対向する誘電体層17aは、上方に向かって湾曲状に凹んでいる。これにより、内部電極層18bと誘電体層17aは上下方向に距離Lだけ離間している。
離間部30の内部には、シリコン(珪素原子)が存在している。なお、シリコンは、酸化物の状態ではなく、その全部もしくは大部分は単体の状態で存在している。
また、離間部30の内部には、好ましくは、カーボン(炭素原子)が存在している。カーボンは、酸化物の状態で存在していることもあるし、単体で存在していることもある。
離間部30の内部において、シリコン及びカーボンは、内部電極層18b及び誘電体層17aのうち少なくとも一方の表面に付着した状態で存在している。
離間部30の内部にシリコン及び/又はカーボンが存在していることは、例えば、試料に含まれる元素や組成を分析することのできる機能を備えた走査型電子顕微鏡(例えばSEM−EDS)によって確認することができる。
図6は、図2に示す積層体20の断面のB部の拡大図である。図6に示す積層体20の断面の例では、2つの誘電体層17(17a、17b)と、3つの内部電極層18(18a、18b、18c)が交互に積層されている。上下方向中央に位置する内部電極層18bには、その2箇所に空隙部40が形成されている。この空隙部40は、内部電極層18bが途切れることで形成された部分である。なお、空隙部40は、図6に示す断面においては内部電極層18bが途切れたように見える部分であるが、図4に示す主面12c、12dに平行な断面においては、内部電極層18bに孔が空いたように見える部分となっている。
空隙部40の内部には、シリコン(珪素原子)が存在している。なお、シリコンは、酸化物の状態ではなく、その全部もしくは大部分は単体の状態で存在している。
また、空隙部40の内部には、好ましくは、カーボン(炭素原子)が存在している。カーボンは、酸化物の状態で存在していることもあるし、単体で存在していることもある。
空隙部40の内部において、シリコン及びカーボンは、内部電極層18b及び誘電体層17a、17bのうち少なくともいずれかの表面に付着している。
空隙部40の内部にシリコン及び/又はカーボンが存在していることは、例えば、試料に含まれる元素や組成を分析することのできる機能を備えた走査型電子顕微鏡(例えばSEM−EDS)によって確認することができる。
図7は、図2に示す積層体20の断面のC部の拡大図である。図7に示す積層体20の断面の例では、2つの誘電体層17(17a、17b)と、3つの内部電極層18(18a、18b、18c)が交互に積層されている。積層体20の内部の一部には、誘電体層17aと内部電極層18bが上下方向に離間した離間部30が形成されている。離間部30において、内部電極層18bは、下方に向かって湾曲状に凹んでいる。下方に凹んだ内部電極層18bに対向する誘電体層17aは、上方に向かって湾曲状に凹んでいる。この上方に向かって湾曲状に凹んだ誘電体層17aの形状に沿うように、対向する内部電極層18aの部分18a1は上方に向かって湾曲している。また、離間部30において、誘電体層17bは下方に向かって湾曲状に凹んでいる。この下方に向かって湾曲状に凹んだ誘電体層17bの形状に沿うように、対向する内部電極層18cの部分18c1は下方に向かって湾曲している。また、同時に、下方に凹んだ内部電極層18bには、その3箇所に空隙部40が形成されている。この空隙部40は、内部電極層18bが途切れることで形成された部分である。なお、空隙部40は、図7に示す断面においては内部電極層18bが途切れたように見える部分であるが、図4に示す主面12c、12dに平行な断面においては、内部電極層18bに孔が空いたように見える部分となっている。
次に、上記のように構成された本実施形態の積層セラミックコンデンサ10の作用効果について説明する。
本実施形態の積層セラミックコンデンサ10によれば、積層体20の一部には、誘電体層17aと内部電極層18bが上下方向に離間した離間部30が形成されている。この離間部30の個数や大きさ、主面12c、12dに平行な断面における面積、誘電体層17aと内部電極層18bとの離間距離Lなどを調整することによって、積層セラミックコンデンサ10の容量値を精密に調整することが可能となっている。離間部30の比誘電率はおおよそ1.0であり、一般的な誘電体層の比誘電率(数千)より小さい。そのため、離間部30が対向する内部電極間に存在すると、離間部30の総面積に比例して積層セラミックコンデンサ10の容量値を低下させることができる。また離間部30の面積を一定にして離間距離Lを大きくすると、その部分の比誘電率が低下するから、積層セラミックコンデンサ10の容量値を低下させることができる。また、容量値を調整するために内部電極層18bの外形形状を変更する必要がないため、積層体20の内部において応力バランスが崩れることがない。このため、積層セラミックコンデンサ10の信頼性を犠牲にすることなく、容量値を精密に調整することが可能となっている。
図7において、離間部30の誘電体層17aは、上方に向かって湾曲状に凹んでいる。この上方に向かって湾曲状に凹んだ誘電体層17aの形状に沿うように、対向する内部電極層18aの部分18a1は上方に向かって湾曲している。また、離間部30において、誘電体層17bは下方に向かって湾曲状に凹んでいる。この下方に向かって湾曲状に凹んだ誘電体層17bの形状に沿うように、対向する内部電極層18cの部分18c1は下方に向かって湾曲している。このような内部電極層18a、18cの湾曲形状により、内部電極層18bと一定の距離をとることができるので、隣接する内部電極層間での絶縁不良を生じにくくすることができる。
また、本実施形態の積層セラミックコンデンサ10によれば、積層体20の一部には、内部電極層18bが途切れたように見える部分である空隙部40が形成されている。この空隙部40の個数や大きさ、主面12c、12dに平行な断面における面積などを調整することによって、積層セラミックコンデンサ10の容量値を精密に調整することが可能となっている。また、容量値を調整するために内部電極層18bの外形形状を変更する必要がないため、積層体20の内部において応力バランスが崩れることがない。このため、積層セラミックコンデンサ10の信頼性を犠牲にすることなく、容量値を精密に調整することが可能となっている。
さらに、本実施形態の積層セラミックコンデンサ10によれば、積層体20の一部には、離間部30及び空隙部40の両方が形成されている。これにより、離間部30及び空隙部40の両方の個数や大きさを調整することが可能であり、積層セラミックコンデンサ10の容量値をより精密に調整することが可能となっている。
次に、本実施形態の積層セラミックコンデンサ10の製造方法について、図8のフローシートを参照しながら説明する。
(原料粉末準備工程:S10)
図8に示すように、まず、誘電体層を形成するための原料粉末を準備する。原料粉末としては、誘電体材料を形成し得る各種の粉末を使用することができる。例えば、TiOとBaCOを等モル量で混合した原料粉末を使用することができる。
(スラリー調製工程:S12)
ステップS10で調製した原料粉末に、分散剤、バインダ、及び有機溶剤を加えて混合することでスラリーを調製する。分散剤としては、例えば、ポリカルボン酸アンモニウムを使用できる。バインダとしては、例えば、ポリビニルブチラール樹脂やポリビニルアセタール樹脂を使用できる。有機溶剤としては、例えば、エタノール及び/又はトルエンを使用できる。スラリー中に原料粉末を均一に分散させるために、例えばボールミルを使用してスラリーを混合してもよい。
(グリーンシート成形工程:S14)
PET(ポリエチレンテレフタレート)フィルムなどのキャリアフィルム上に、ステップS12で調製したスラリーを、ドクターブレード法でシート状に塗布して乾燥させることでグリーンシートを成形する。グリーンシートの厚さは、好ましくは、0.4〜15μmである。
(容量調整剤塗布工程:S16)
ステップS14で準備したグリーンシートの一部に、シリコン(珪素)を含む容量調整剤を塗布する。この容量調整剤は、積層体20の内部に離間部30あるいは空隙部40を形成するためのものである。容量調整剤は、例えば、スクリーン印刷法、インクジェット印刷法、あるいはグラビア印刷法によって塗布することができる。グリーンシートにシリコンを含む容量調整剤を塗布することによって、積層セラミックコンデンサ10の容量値を容易かつ精密に調整することができる。
シリコン(珪素)を含む容量調整剤としては、例えば、シリコーンを用いることができる。シリコーンとは、ケイ素と酸素からなるシロキサン結合を骨格とし、そのケイ素(Si)に有機基が結合したポリマーの総称である。シリコーンとして、例えば、シリコーンオイル、シリコーンゴム、あるいは、シリコーン樹脂を用いることができる。
また、容量調整剤には、カーボン(炭素)をさらに添加してもよい。カーボンとしては、例えば、グラファイト、カーボンブラック、カーボンファイバー、カーボンナノチューブ等を用いることができる。グリーンシートにカーボンを含む容量調整剤を塗布することによって、離間部30あるいは空隙部40をより確実に形成することが可能であり、積層セラミックコンデンサ10の容量値をより精密に調整することができる。
なお、容量調整剤には、シリコン及びカーボン以外の他の物質を添加してもよい。例えば、容量調整剤には、粘度調整のための溶剤等を添加してもよい。
(内部電極印刷工程:S18)
グリーンシートの少なくとも容量調整剤が塗布された領域を覆うようにして、スクリーン印刷法、インクジェット印刷法、あるいはグラビア印刷法などによって、導電ペーストを塗布して所定のパターンを形成する。これにより、グリーンシートの少なくとも容量調整剤が塗布された領域の上に、内部電極層18を形成するためのパターンが印刷される。導電ペーストの主成分は、例えばNiやCuなどである。
なお、容量調整剤塗布工程S16と内部電極印刷工程S18の順番は逆であってもよい。すなわち、グリーンシートの上に内部電極層18を形成するためのパターンを印刷した後に、そのパターンの一部の上に容量調整剤を塗布してもよい。
(積層・カット工程:S20)
複数枚のグリーンシートのうち、内部電極層18を形成するためのパターンが印刷されたグリーンシートと、パターンが印刷されていないグリーンシートを、ハンドリングしやすい大きさに切断する。その後、パターンが印刷されたグリーンシートと、パターンが印刷されていないグリーンシートを、所定の順序で、複数枚積み重ねる。パターンが印刷されていないグリーンシートは、最上面、最下面にそれぞれ複数枚積み重ねる。なお、パターンが印刷された複数枚のグリーンシートについては、内部電極層が交互に外部電極に引き出されるように、交互にその位置をずらしながら積み重ねる。複数枚のグリーンシートを積み重ねて得られた積層物を、製品1個のサイズにカットして、積層体チップを得る。なお、カットは、押切り、ブレードダイシングなどの公知の方法で行うことができる。
(バレル研磨工程:S22)
ステップS20で得られた積層体チップを、バレル研磨する。このような研磨によって、素体16と外部電極14との密着を強固にすることができる。また、素体16の角部の欠けを防止することができる。
(外部電極形成工程:S24)
ステップS22で研磨した積層体チップの両端面に、焼成後に外部電極の下地電極を形成する導電ペーストを塗布して乾燥させる。このようなペーストとしては、例えば、Niを含む導電ペーストを用いることができる。
(焼成工程:S26)
ステップS24で導電ペーストを塗布した積層体チップを、例えば、焼成炉の内部で、Hガス濃度0.5%の還元雰囲気中で、60分〜120分の間、1200±50℃で焼成する。これにより、セラミックスからなる誘電体層と内部電極層とが一体化した素体16と、外部電極の下地電極が得られる。
(めっき工程:S28)
ステップS26で得られた素体の両端面に形成された外部電極の下地電極の表面に、Cu、Ni、Snの順番で電解めっき層を形成する。具体的には、ステップS26で得られた複数の素体を、めっき液とともにバレルに収容する。次に、バレルを回転させつつ、めっき液に通電を行う。これにより、素体の両端面に形成された外部電極の下地電極の表面に、めっき層を形成することができる。Niめっきは、外部電極のはんだ耐熱性を向上させる目的で形成される。Snめっきは、外部電極のはんだ濡れ性を高める目的で形成される。
なお、素体の焼成前にその両端面に外部電極の下地電極を形成するための導電ペーストを塗布する例を説明したが、本発明はこのような態様に限定されない。例えば、素体を焼成した後、素体の両端面に外部電極の下地電極を形成するための導電ペースト(例えばCuペースト)を塗布し、窒素ガス雰囲気中でその焼き付けを行ってもよい。
以上の工程により、本実施形態の積層セラミックコンデンサ10を製造することができる。
本実施形態の積層セラミックコンデンサの製造方法によれば、グリーンシート、あるいは、グリーンシートに印刷された内部電極層の上に容量調整剤を塗布することによって、積層体20の内部に離間部30あるいは空隙部40(あるいはその両方)を形成することができる。離間部30あるいは空隙部40には、容量調整剤に含まれていたシリコンあるいはカーボン(あるいはその両方)が残存する。シリコンは、酸化物の形態ではなく、その大部分は単体の状態で残存する。カーボンは、酸化物あるいは単体の状態で残存する。
本実施形態の積層セラミックコンデンサの製造方法によれば、例えば、容量調整剤を塗布する面積を変更することによって、積層セラミックコンデンサの容量値をわずかに増加(あるいは減少)させることが可能であるため、積層セラミックコンデンサの容量値を極めて精密に調整することができる。また、内部電極層18の外形形状を変更する必要がないため、積層体20の内部における応力バランスが崩れることがない。このため、積層セラミックコンデンサ10の信頼性を犠牲にすることなく、その容量値を精密に調整することができる。
以下、本発明のさらに具体的な実施例について説明する。しかしながら、本発明は以下の実施例に限定されるものではない。
TiOとBaCOを等モル量で混合した粉末100wt%に対して、Mg:0.2wt%、Mn:0.2wt%、Ho:0.7wt%、及びSi:1.0wt%をそれぞれ酸化物などの化合物の形態で添加した。この粉末に対して、焼結助剤となるガラス成分を添加して原料粉末を調製した。調製した原料粉末を用いて、上記で説明した製造方法のステップS12〜S28に従い、以下の仕様の積層セラミックコンデンサを製造した。
(積層セラミックコンデンサの仕様)
外形寸法:1.6mm×0.8mm×0.8mm
内部電極層の交差領域の寸法:1.0mm×0.5mm
内部電極層の材質:ニッケル
誘電体層の1層の厚さ:10μm
誘電体層の積層数:15層
容量の狙い値:10pF
なお、内部電極層の交差領域とは、図4に示す主面12c、12dに平行な断面を見たときに、上下に隣接する内部電極層18b、18cが重なり合う領域Rを意味する。
グリーンシート上に塗布する容量調整剤としては、シリコーン樹脂(LTC750A、ダウ・東レ株式会社製)を用いた。シリコーン樹脂を塗布する領域(円形領域)の寸法及び数を、以下の表1に示すように変化させた。これにより、積層セラミックコンデンサの容量値が、狙い値(10pF)となるように調整した。
製造した30個の積層セラミックコンデンサの容量値を、室温25℃、電圧1.0Vrms、1MHzの条件で測定し、その平均値を算出した。また、グリーンシートに容量調整剤を塗布しない比較例1の平均容量値に対する変動率(%)を算出した。平均容量値及び変動率を、以下の表2に示す。
表2に示す結果から分かる通り、グリーンシートに容量調整剤を塗布することによって、積層セラミックコンデンサの容量値を狙い値である10pFにより近づけることができた。また、各実施例の変動率を見れば分かる通り、グリーンシートに容量調整剤を塗布することによって、積層セラミックコンデンサの容量値を精密に調整することができた。さらに、容量調整剤を塗布する領域の寸法及び数を変化させることによって、積層セラミックコンデンサの容量値を容易かつ精密に調整することができた。
10 積層セラミックコンデンサ
14 外部電極
16 素体
17、17a、17b 誘電体層
18、18a、18b、18c 内部電極層
20 積層体
22 カバー層
24 サイドマージン
30 離間部
40 空隙部

Claims (6)

  1. 誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサであって、
    前記誘電体層と前記内部電極層が離間した離間部を有し、
    前記離間部には、シリコン(ただし、酸化物ではない)が存在する、積層セラミックコンデンサ。
  2. 誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサであって、
    前記内部電極層は空隙部を有し、
    前記空隙部には、シリコン(ただし、酸化物ではない)が存在する、積層セラミックコンデンサ。
  3. 前記離間部または前記空隙部には、カーボンが存在する、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサの製造方法であって、
    前記誘電体層を形成するためのグリーンシートを準備するステップと、
    前記グリーンシートの一部に、シリコンを含む容量調整剤を塗布するステップと、
    前記グリーンシートの少なくとも前記容量調整剤が塗布された領域を覆うようにして、内部電極層を印刷する工程と、
    印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
    前記積層物をカットして積層体チップを得る工程と、
    前記積層体チップを焼成する工程と、
    前記積層体チップに、外部電極を形成する工程と、
    を含む積層セラミックコンデンサの製造方法。
  5. 誘電体層と内部電極層が交互に積層された積層体を備えた積層セラミックコンデンサの製造方法であって、
    前記誘電体層を形成するためのグリーンシートを準備するステップと、
    前記グリーンシートに内部電極層を印刷する工程と、
    前記グリーンシートに印刷された前記内部電極層の一部に、シリコンを含む容量調整剤を塗布するステップと、
    印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
    前記積層物をカットして積層体チップを得る工程と、
    前記積層体チップを焼成する工程と、
    前記積層体チップに、外部電極を形成する工程と、
    を含む積層セラミックコンデンサの製造方法。
  6. 前記容量調整剤はカーボンを含む、請求項4または請求項5に記載の積層セラミックコンデンサの製造方法。
JP2019122906A 2019-07-01 2019-07-01 積層セラミックコンデンサ及びその製造方法 Active JP7360827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019122906A JP7360827B2 (ja) 2019-07-01 2019-07-01 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019122906A JP7360827B2 (ja) 2019-07-01 2019-07-01 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021009919A true JP2021009919A (ja) 2021-01-28
JP7360827B2 JP7360827B2 (ja) 2023-10-13

Family

ID=74199679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019122906A Active JP7360827B2 (ja) 2019-07-01 2019-07-01 積層セラミックコンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP7360827B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286662A1 (ja) * 2021-07-15 2023-01-19 株式会社村田製作所 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615098A (en) * 1979-07-18 1981-02-13 Ngk Spark Plug Co Low dielectric multilayer ceramic substrate
JPS622612A (ja) * 1985-06-28 1987-01-08 松下電器産業株式会社 積層型セラミツクコンデンサ素子
JPH09246083A (ja) * 1996-03-07 1997-09-19 Murata Mfg Co Ltd セラミックコンデンサ
JP2000331872A (ja) * 1999-05-25 2000-11-30 Matsushita Electric Ind Co Ltd 積層コンデンサおよびその製造方法
JP2013201183A (ja) * 2012-03-23 2013-10-03 Tdk Corp 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615098A (en) * 1979-07-18 1981-02-13 Ngk Spark Plug Co Low dielectric multilayer ceramic substrate
JPS622612A (ja) * 1985-06-28 1987-01-08 松下電器産業株式会社 積層型セラミツクコンデンサ素子
JPH09246083A (ja) * 1996-03-07 1997-09-19 Murata Mfg Co Ltd セラミックコンデンサ
JP2000331872A (ja) * 1999-05-25 2000-11-30 Matsushita Electric Ind Co Ltd 積層コンデンサおよびその製造方法
JP2013201183A (ja) * 2012-03-23 2013-10-03 Tdk Corp 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286662A1 (ja) * 2021-07-15 2023-01-19 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP7360827B2 (ja) 2023-10-13

Similar Documents

Publication Publication Date Title
US11557433B2 (en) Multilayer ceramic capacitor having certain thickness ratio of external electrode to cover layer
KR101079546B1 (ko) 적층 세라믹 커패시터
KR101124091B1 (ko) 적층 세라믹 커패시터
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101952843B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR102439906B1 (ko) 적층형 커패시터
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102568254B1 (ko) 적층 세라믹 전자부품
KR101927731B1 (ko) 적층 세라믹 콘덴서
JP7296744B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP5156805B2 (ja) 積層セラミックキャパシタ
KR20180023832A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20110065623A (ko) 적층 세라믹 커패시터
KR101719838B1 (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
JP2021103711A (ja) 積層セラミック電子部品
KR20220090988A (ko) 적층 세라믹 전자부품 및 이의 실장 기판
JP2017143129A (ja) 積層セラミックコンデンサ
US11721482B2 (en) Method of producing ceramic electronic component and ceramic electronic component
JP6980873B2 (ja) 積層セラミックコンデンサ
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
JP7360827B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7360827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150