JP2764745B2 - 混成回路基板およびその製造方法 - Google Patents

混成回路基板およびその製造方法

Info

Publication number
JP2764745B2
JP2764745B2 JP1190205A JP19020589A JP2764745B2 JP 2764745 B2 JP2764745 B2 JP 2764745B2 JP 1190205 A JP1190205 A JP 1190205A JP 19020589 A JP19020589 A JP 19020589A JP 2764745 B2 JP2764745 B2 JP 2764745B2
Authority
JP
Japan
Prior art keywords
film
resistor
circuit board
dielectric film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1190205A
Other languages
English (en)
Other versions
JPH0354853A (ja
Inventor
若浩 川井
源弘 喜多
克 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP1190205A priority Critical patent/JP2764745B2/ja
Priority to DE69016296T priority patent/DE69016296T2/de
Priority to AT90308039T priority patent/ATE117869T1/de
Priority to EP90308039A priority patent/EP0409668B1/en
Publication of JPH0354853A publication Critical patent/JPH0354853A/ja
Application granted granted Critical
Publication of JP2764745B2 publication Critical patent/JP2764745B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transmitters (AREA)
  • Laminated Bodies (AREA)
  • Organic Insulating Materials (AREA)

Description

【発明の詳細な説明】 ＜発明の分野＞ この発明は電子部品の高密度実装に適用される混成回
路基板およびその製造方法に関するものである。
＜従来の技術＞ 電子部品の実装方法として、従来、概ねつぎのものが
ある。
第１の方法は、電子部品が装着される印刷基板を単に
配線基板としたもので、電子部品の占有面積に対して配
線に必要となる表面比を圧縮するために、両面実装等で
高密度実装化を図っている。上記電子部品の小形化が推
進される現状では、上記印刷配線基板上での電子部品の
占有面積が小さくなり、配線に必要とする面積との比率
を圧縮するために、導体パターン幅を小さくしたりする
等の方策を進めている。これにより、電子機器のある程
度の小形化に対応できるうえ、電子回路における信号伝
達の遅延を抑制することも可能となつている。
第２の方法は、たとえばアナログ・デイジタル混在回
路のように能動素子の周辺に抵抗体やコンデンサ等の受
動素子を多数必要とする回路に適用されて、印刷回路基
板におけるパターンに抵抗体を内蔵させるようにしたも
のである。すなわち、この抵抗体内蔵形の印刷回路基板
は、粗化された銅箔の主面にNi合金をめつきした後、こ
れに絶縁性合成樹脂製基材との密着性を向上させるため
に特殊処理を施こし、ついで通常の銅箔積層板と同じ方
法で基板を製造し、この後、２段のフオトエツチングで
基材に所定の抵抗値の抵抗体を形成することにより、製
造される。この方法は、印刷回路基板に抵抗体を内蔵さ
せるので、抵抗体配置空間が省け、抵抗体の回路網を他
の素子に最短距離で接続できる等の効果を得ることがで
きる。
第３の方法は、セラミツクス基板内に抵抗体やコンデ
ンサを内蔵させて実装密度を向上させたもので、その例
として、導体、抵抗体および内部電極を印刷したグリー
ンシートと誘電体グリーンシートを積層・圧着し一体化
した後、所定の寸法に切断・焼結したものと、セラミツ
クス基板上に導体、抵抗体および誘電体をスパツタリン
グ法により順に成膜して積層化したものとがある。
しかるに、上記従来の方法においては、以下のような
問題点がある。
まず、第１の方法においては、印刷配線基板のパター
ン加工技術と、このパターン上の電極と電子部品との接
続技術の改善があっても、実装密度の高密化にも限界が
ある。すなわち、印刷配線基板のパターン幅（60μｍ）
をさらに細くすると、パターンの切れ等が発生するおそ
れがあり、厳密な管理や検査が必要となる。さらに、上
記接続部分についても、隣接するものとの間に半田ブリ
ツジ等が形成される確率が高くなり、この部分の手直し
や検査のための手間が必要で、結果的には、コスト高を
招くことになる。
また、上記第２の方法においては、電子部品と電極と
の半田付け接続時の加熱により、抵抗体の加熱前後の抵
抗値変化や高温多湿の環境下での抵抗値変化が大きく、
電子回路の動作の安定化の支障となる。
また、電子回路における受動素子のなかで、抵抗体の
みをパターンに含ませただけであり、抵抗体とともに回
路網に不可欠なコンデンサについては、表面実装とな
り、やはり、大幅な小形化にも限界がある。
第３の方法による前者のものにおいては、セラミツク
スの焼成温度が900〜1000℃と高温で、しかも導体材料
とセラミツクスの焼成温度を同一にする必要があるた
め、使用材料に制限を受ける。後者の場合は実現できる
基板の大きさに制限（10cm程度まで）がある。また他の
製法によると、基板の構造が複雑になり、結果的にコス
ト高を招く。
＜発明の目的＞ この発明は上記従来のものの問題点を解消するために
なさたもので、比較的簡単な構成で、電子部品の実装密
度の一層の向上が図れ、しかも回路内での安定した特性
が良好に発揮され、信頼性の向上にも寄与し得る混成回
路基板およびその製造方法を提供することを目的として
いる。
＜発明の構成と効果＞ この発明に係る混成回路基板は、絶縁性基板と、この
絶縁性基板の少なくとも一側面側に接合して一体化され
る積層シートを、金属酸化物からなる誘導体膜と、この
誘電体膜に積層された金属薄膜からなる抵抗体膜と、上
記誘電体膜および抵抗体膜をはさんで形成された金属導
体層とで構成したことを特徴とする。
また、この発明に係る混成回路基板の製造方法は、絶
縁性基材の少なくとも一側面側に積層シートを接合して
一体化する混成回路基板の製造方法であって、金属酸化
物からなる誘電体膜を成膜する工程と、この誘電体膜に
金属薄膜からなる抵抗体膜を積層して成膜する工程と、
上記誘電体膜および抵抗体膜をはさんで金属導体層を成
膜する工程とで上記積層シートを形成することを特徴と
する。
この発明によれば、金属酸化物からなる誘電体膜と、
この誘電体膜に積層された金属薄膜からなる抵抗体膜
と、上記誘電体膜および抵抗体膜をはさんで形成された
金属導体層からなる積層シートを絶縁性基材の少なくと
も一側面側に接合する構成であるため、抵抗体のみなら
ずコンデンサも配線パターンに沿って設定することがで
き、高密度な実装が可能でかつ他の素子に対する効率的
な配線および性能の向上を達成することができる。
また、前記製造方法により、薄膜状の抵抗体およびコ
ンデンサが高密度に実装されるものを比較的容易に得る
ことができる。
＜実施例の説明＞ 以下、この発明の一実施例を図面にしたがつて説明す
る。
第１図はこの発明に係る混成回路基板の一例を示すも
のである。
同図において、11は金属導体層であるプリント回路用
銅箔から構成された電極、12は電極11の一側面に形成さ
れた薄膜状の抵抗体膜、13は抵抗体膜12に積重された誘
電体膜である。14は上記誘電体膜13に重合された導電性
高分子膜、15は上記電極11に対向する電極であり、両電
極11,15間に上記抵抗体膜12に誘電体膜13および導電性
高分子膜14がサンドイツチ状に挟み込まれており、これ
らにより第１の積層シート10が構成されている。この第
１の積層シート10は絶縁性基材16の一側面に接合して一
体化されている。
上記絶縁性基材16の他側面にも、第２の積層シート20
が接合して一体化されている。この積層シート20も上記
第１の積層シート10と同じように電極21、抵抗体膜22、
誘電体膜23、導電性高分子膜24および対向電極25とから
構成されている。
上記第１の積層シート10には、１対の電極11、15、誘
電体膜13および導電性高分子膜14によるコンデンサ31
と、抵抗体膜12による抵抗体32が形成されている。第２
の積層シート20にも、同様にコンデンサおよび抵抗体
（図示せず）が形成されている。33,34,35は第１の積層
シート10と積層シート20との間に形成されたスルーホー
ルである。
つぎに、上記抵抗体膜12,22をNi−Cr−Ｐ合金、誘電
体膜13,23をTaの酸化物であるTa2O5、導電性高分子膜1
4,24をポリピロール、電極11,21,15,25を圧延銅箔、絶
縁性基材16としてエポキシ樹脂をそれぞれ用いて構成し
た場合の製作手順の一例を説明する。積層シート10,20
については、一方のもの10を代表して説明する。
電極11すなわちプリント回路用銅箔として、可撓性、
接着強度および電気的特性に優れ、水素脆性の原因とな
る酸素の含有量が0.02％以下と少ない圧延銅箔を用い
る。ところが、銅は表面に生成する酸化銅と他の金属と
の接合力が極めて弱く、しかも圧延銅箔は緻密で平滑な
表面を持つているので著しく他物質との接着性を欠いて
しまう。そこで、投錯効果を得て接合力を得ることを目
的として、以下のような表面粗化を施こしている。すな
わち、この表面粗化は電解液として、塩酸、硝酸等の無
機酸を使用し、銅箔をはさんで対向する２枚のカーボン
電極間に交流を通電して行なう。
上記圧延銅箔11の上にNi−Cr−Ｐ合金3000〜4000Å程
度成膜してこれを抵抗膜12とする。この時の成膜は以下
の無電解めつき法より行なう。
まず、めつき前処理として上記圧延銅箔表面をインプ
ロピールアルコールを用いて超音洗浄した後、Ni−Ｐめ
つき液に塩化クロムと次亜塩酸ナトリウムを添加した処
理液に銅箔を浸漬して成膜する。この後、抵抗体膜12の
結晶化を促進することによつて、耐環境性、抵抗値の経
年変化特定を是正することを目的として、半田付け温度
240℃以上の温度で、３時間の熱処理を行なう。この時
の熱処理の効果を第２図の塩化クロム含有量と抵抗温度
係数の関係に示す。第２図の特性から熱処理による抵抗
温度係数の上昇が顕著であることがわかる。
なお、第２図において、塩化クロム含有量が一定の値
の時（3.7g/100cc時）に抵抗温度係数が０になるところ
があり、処理液中の塩化クロム含有量を適度に制御すれ
ば、上記熱処理を省くこともできる。
ついで、上記Ni合金抵抗体膜12上にタンタル酸化物Ta
2O5の誘電体膜13を成膜する。Ta2O5の比誘電率は25と比
較的大きく、酸化膜としては安定で漏れ電流が小さいと
いう誘電体材料としては良好な特性を持つている。この
酸化膜の成膜方法としては、従来、純Taを母材とした陽
極酸化による方法がとられてきたが、この発明では、電
解質として後述する導電性高分子膜14を用いることによ
つて、母材に対する電解質の酸化作用による誘電体膜の
修復、いわゆる誘電体膜の自己修復機能を必要としなく
なつたことにより、純Ta母材抜きで酸化膜を直接成膜す
る方法を用いることができた。ここでは、この酸化物の
成膜方法として以下の有機化合物の加水分解を利用した
方法を用いる。
有機化合物原料は、タンタルペンタエトキシドTa(OC2
H5)5、酢酸CH3COOH、エチルアルコールC2H5OHとから成
り、この原料溶液を、3000rpmで回転している上記基板
上に滴下するスピンコート法、あるいは上記溶液内に基
板を浸漬するデイツピング法、あるいは基板上に溶液を
強制的に流し込む噴流法等の溶液塗布工程の後、空気中
での120℃30分の乾燥、400℃1hrの焼成を経て金属酸化
物の成膜を行なう。
上記誘電体膜上に電解質として高分子材料であるポリ
ピロールを成膜する。
上記したように、従来のコンデンサは、酸化膜母材金
属−酸化膜（誘電体膜）−電解質という構成で成り立つ
ており、誘電体膜破損時に母材金属に対する電解質の酸
化作用によつて誘電体膜自身を修復する自己修復機能を
コンデンサに持たせることをしていたが、この発明では
この電解質として、誘電体膜13の破損時の局部的な絶縁
体化によりコンデンサ極間の絶縁を維持する機能を有す
る導電性高分子膜14の使用によつて、酸化膜の母材金属
の必要をなくすことができる。
また、電解質としてMnO2等を用いた従来のもの（0.01
S/m以下）に比較し、コンデンサの等価直列抵抗を100S/
dm以上に変える高分子膜を用いることによつてインピー
ダンスの周波数特性を第３図のように改善できる利点も
ある。この高分子膜14として、ここでは導電率が高く化
学的に安定したポリピロールを用いているが、この成膜
方法を以下に記す。
まず、上記基板を硝酸マンガン溶液中に浸漬し、400
℃程度の焼成を経て、Ta2O5上にMnO2を成膜する。この
基板をアセトニトリルとテトラエチルアンモニウムテト
ラーフルオロボレートとピロール単量体の溶液中に浸漬
し、同時に前記MnO2膜に通電することによつて電解重合
を行ない、MnO2上、すなわちTa2O5上にポリピロールの
高分子膜14を１〜２μｍ程度の厚さに成膜する。
この時、MnO2上のコンデンサ以外の部分にはレジスト
膜によるマスキングを行ない、コンデンサ部分にのは選
択的にポリピロールを重合成膜する。
なお、この時重合用電極として使用したMnO2は、コン
デンサ部以外の部分のみ希塩酸によつてエツチング除去
し、配線間の絶縁を行なつておく。
つぎに、電極11の対向電極15として上記ポリピロール
上、および一部誘電体膜13上、すなわち全面に銅を成膜
する。この時の銅の成膜は、まず、無電解銅めつきによ
つて0.5μｍ程度の厚さに成膜し、これを電極15として
以下に示す電解めつきの方法により所定の膜厚に成膜す
る。
硫酸銅200〜250g/l、金属銅50〜62g/l、硫酸30〜75g/
l、塩素50〜120mg/lの混合液をめつき浴とし、基板側の
電流密度を0.5〜5A/cm2、対する陽極銅板を１〜10A/dm2
として通電、浴温20〜50℃において、10μｍ程度の厚さ
に銅を成膜する。
以上の工程により、混成回路基板用積層シート10が作
成される。つぎに、コンデンサ31と抵抗32、回路膜の導
体パターンを形成するが、この時コンデンサ31の形成は
電極11と電極11の対向面積と、誘電体の比誘電率と、誘
電体の膜厚との３つの要素から静電容量値を設定し、抵
抗体32の形成は電極11の一部をフオトエツチング法によ
り、幅Ｗと長さＬを選択的にエツチングし、この形状寸
法とNi合金のシート抵抗により抵抗値を設定して行な
う。なお、この時の銅エツチングおよびNi合金エツチン
グは以下の方法により行なう。
まず、銅のエツチングで配線パターン、コンデンサ31
の部分を残部としてレジスト膜によつて防護し、これ以
外の部分を過塩素酸ナトリウム、もしくは過塩素酸カリ
ウム溶液中で40〜50℃、１〜２分の処理によつて銅のみ
を除去する。
さらに、この後、抵抗体32として残す幅Ｗ×長さＬの
部位をレジスト膜によつて防護し、Ni合金をアミン系強
アルカリ溶液を用いて、90℃で、１〜２分の処理でエツ
チング除去することによつて抵抗体32を形成する。
上記のように構成された第１および第２の積層シート
10,20を第4a図に示すようにエポキシ樹脂製の基材16を
両側面にそれぞれ対向配置して加圧することにより、第
4b図のように一体化させる。
コンデンサ対向電極15,25間のスルーホール33は配線
面間の接続用スルーホール34,35は、エポキシ樹脂製の
基材16に形成した貫通孔36,37,38に対向電極15を露出さ
せておき、これを電解によるスルーホール銅めつき法に
よつて他配線部と接続する。
なお、ここでのスルーホールは直径0.3mmのものを貫
通させているが、この極小径のスルーホールのめつき方
法を以下に記す。
スルーホール銅めつきの前処理として、インプロピル
アルコールによる洗浄と、エツチングによるめつき面の
粗面化、塩化第１錫による感受性化と塩化パラジウムに
よる活性化を行なう。
上記工程の後、硫酸銅、硫酸、塩素の混合めつき浴中
に浸漬して電気めつきを行なう。
すなわち、このスルーホールめつきは従来の無電解銅
めつきと同様な前処理工程を施こし、銅皮膜の形成のみ
電気めつきの手法により行なう。
上記のような構成において、絶縁性基材であるエポキ
シ樹脂基材16の両側面に、第１および第２の積層シート
10,20を一体化させるだけで、上記基材16の両面に抵抗
体32のみならず、コンデンサ31も容易に配線パターン面
内に設定でき、高密度実装化の推進に貢献することがで
きる。
また、誘電体膜13,23の形成に陽極酸化法を用いなく
てよいため、回路パターンを工程の初期で作成でき、製
法や基材の材質の選択範囲を広げることができる。
とくに、上記構成においては、電極11（21）、15（2
5）間の短絡時の誘電体膜13（23）の破損を導電性高分
子膜14（24）の局部的絶縁化により、コンデンサ特性が
維持される。この導電性高分子膜14（24）の局部的絶縁
化は、第５図のような絶縁化実験モデルにより実証でき
る。すなわち、銅電極11（21）側を正極、Pt端子Ｍ側を
負極としてこのPt端子Ｍを導電性高分子膜14（24）に接
触させ誘電体膜13（23）の耐電圧以上の電圧を印加す
る。すなわち、この電圧を徐々に上げると、第６図に示
すように90V程度で誘電体膜13（23）に局部的な絶縁破
壊が起こり（第５図斜線部）、この時電流は第６図のよ
うに電源の電流制限まで一気に上昇した。
この時、アークが発生し、その熱エネルギーにより導
電性高分子膜14（24）が上記絶縁破壊の部分に対応して
第５図斜線部のように絶縁化され、この結果、第６図の
ように電流が零で、電圧が90Vの状態に戻ることが確認
された。
ところで、この種の導電性高分子膜14（24）は、本来
の高分子材に、たとえばヨウ素や塩化第二鉄のようなド
ナーもしくはアクセプタ性の分子をドープする等の特殊
な製造工程を経て本来の絶縁材が導電性をもつように形
成されたものである。したがつて、上記絶縁化は、この
高分子膜14（24）の短絡電流が流れた部分の破壊によ
り、この部分の導電性がなくなつて本来の絶縁材に復帰
して絶縁膜として作用するものと推測される。
上記絶縁化により、電極11（21）,15（25）間の絶縁
が再び保たれるようになり、コンデンサ特性が修復維持
されることになる。
第7a図および第7b図は前記混成回路基板41の使用例を
示すものである。
ここでの混成回路基板41は、エポキシ樹脂16の一側面
に前記の方法で第１の積層シート10を接合し、他側面に
抵抗体膜22だけを有する第２の積層シート20を接合した
もので構成してある。これは、表面に銅箔42を貼着した
絶縁性合成樹脂製プリプレグ43と、表面に銅箔44を貼着
した絶縁製合成樹脂製プリプレグ45とにより、上記基板
41をサンドイツチ状に挟み込んだものである。
上記基材プリプレグ43,44と基板41との接合は、真空
積層プレス成形で加圧・加熱し、プリプレグ16,44,45の
各層間のボイドを排除しながら、該プリプレグを一度溶
融状態にして、上記基板41における抵抗体32やコンデン
サ31等を構成する各膜を覆うようにして封止して硬化さ
せ、３者間のプリプレグ16,44,45の境界の隙間がなくな
るように一体化する。
従来では、デイスクリート部分の誘電体膜13、抵抗体
膜12を絶縁性合成樹脂でコーテイングしたり、ケースを
封止して外部環境変化に対して保護しているが、上記構
成では、上記プリプレグ44,45を溶融・封止して基板41
に一体化させることにより、コーテイング等の手間もな
く、耐環境変化に対応可能である。
上記第7a図および第7b図においては、第１層S1は、IC
50,LSI51,トランジスタ52,発光ダイオード53,ダイオー
ド54等の主に能動素子の実装面として使用してある。ま
た、第４層S4は、第２層S2および第３層S3に内蔵できな
いような大消費電力抵抗体55等の特殊抵抗体、電解コン
デンサ59等の高電圧・大容量コンデンサ、さらには、コ
イル58等の実装面として使用されている。さらに、可変
抵抗器56やスイツチ57のような可動部を有するものも、
第４層S4を実装面として使用している。
上記第１層S1および第４層S4における電子部品と前記
第２層S2および第３層S3の回路網との配線は、通常のス
ルーホール形成方法と、フオトエツチング法とによるパ
ターン形成方法で加工処理することができる。また、上
記第１層S1および第４層S4の電子部品と電極との接続も
通常の半田付けで行なえばよい。
なお、上記電極11として、電解銅箔を用いることもで
きる。電解銅箔はPCB基板用配線基材として従来より用
いられているもので、粉末材を用いた製箔であるため表
面が適度に粗化しており、圧延材のように特別に粗面化
処理をする必要がない。
また、上記誘電体膜13,23の成膜を陰極スパツタリン
グ法で行なつてもよい。この方法では、陰極側に膜の素
材（Taターゲツト）、陽極側に付着膜の基板を配し、両
極間に1.5〜7KVの電流電圧を印加して異常グロー放電を
起こさせる。陰極電流密度は0.15〜1.5mA/cm2、ガス圧
は１〜10×10-2Torr、両極間距離は陰極暗部厚さの２倍
以上とし、反応容器内雰囲気を活性ガス（O2）として処
理することによつて酸化物膜（Ta2O5）を成膜する。こ
の方法によれば、広面積の基板上に均一な厚さの誘電体
膜13,23を成膜することができる。
上記誘電体膜13,23の成膜をイオンプレーテイングで
行なうこともできる。この方法では、５〜25×10-3Torr
の酸素ガスを混合したアルゴンガス中において、電子ビ
ーム加熱によつて金属Taを蒸発させ、陰極側に配した基
板に−500V〜−5000Vの負の高電圧を印加することによ
つてできるグロー放電によつて蒸発原子を基材上に推積
させて成膜する。この方法では、推積速度、すなわち成
膜速度を速くでき、生産性の向上には非常に有効であ
る。
また、誘電体13,23の成膜を真空蒸着法で行なつても
よい。この方法は、真空雰囲気中において蒸発源である
成膜物質（Ta2O5）を電子ビームによつて加熱して蒸発
原子を発生されてこれを冷却した基板上に凝集・固化し
て薄膜を形成する。このため膜厚の制御は比較的難しく
なるが、原理的には簡単でドライプレーテイングの方法
のうちでは、最も簡便な方法である。
また、上記誘電体膜13（23）を溶射により行う方法も
ある。この方法では、酸素と可燃性ガスとの燃焼炎を用
いて線状、棒状、もしくは粉末状の溶射材料を加熱し、
溶融もしくはそれに近い状態にして素地に吹き付けて皮
膜を形成する方法と、加熱方法にプラズマジエツトを用
いてプラズマ溶射とがあり、生産性および経済性を重視
する場合には前者を用い、基材との密着性および純度を
重視する場合には後者を用いるとよい。
ところで、前記実施例では、誘電体膜13（23）をTaの
酸化物Ta2O5を用いたが、これを例えばTiO2もしくはAl2
O3等の他の材料であつてもよい。これらTiO2やAl2O
3は、共にコンデンサの誘電体としては良好な特性を有
している。TiO2の誘電率は65とTa2O5の約３倍で非常に
安定した酸化膜であり、Al2O3は耐電圧500V以上で漏れ
電流の小さい誘電体膜である。なお、これらの酸化膜の
成膜はTa2O5の場合と同様な方法で行なうことができ
る。
ところで、前記の例では、導電性高分子膜14（24）と
して、ポリピロールを用いたものであるが、これに代え
てポリチエニレンビニレン（以下、PTVと称する）を用
いることもできる。PTVはポリピロールと同程度の導電
率を有し、ドーパントとの相互作用が強く比較的安定に
富んだ材料で、成膜に際し、重合工程を経る必要がない
利点がある。
この成膜は、Ta2O5面上にポリ−2.5−チエニレンビニ
レン可溶性中間体2WT％DMF（N,N-ジメチルホルムアミ
ド）溶液を塗布し、窒素ガスを流し乾燥した後、不活性
ガス（窒素ガス）雰囲気中、250℃で３時間熱処理の工
程を経る。なお、PTVの選択成膜は、昇温100℃，半硬化
状態時にアルコール溶剤にて不所望部をエツチング除去
することにより行なう。
前記導電性高分子膜14（24）、たとえばポリピロール
の成膜を、酸化剤を用いた化学酸化重合、更にこの導電
性高分子膜上への電解重合という工程により行うことも
できる。
化学酸化重合は、基板にロール単量体を塗布し、FeCl
31mol/lの酸化剤に浸漬して行ない、この導電性高分子
膜を電極として前記実施例と同様な方法によつてポリピ
ロールを選択的に電解重合する。この後、電極として使
用したコンデンサ部以外のポリピロール膜は、有機溶剤
系のエツチング液によつて除去する。
また、絶縁性基材16として、エポキシ樹脂の他に、た
とえばセラミツク基材（Al2O3等）を用いることもでき
る。
すなわち、まず、セラミツクス基板上に電極としての
銅を選択的にめつきし、表面に回路網を形成する。
銅の無電解めつきは、セラミツクス基材表面をインプ
ロピルアルコールを用いて脱脂洗浄し、フツ酸による粗
面化と、塩化第一錫による感受性化を塩化パラジユウム
による活性化の前処理を経て、硫酸銅、EDTAナトリウム
塩およびホルマリンの混合めつき浴、PH12.5、60℃中に
浸漬してめつきを行なう。この後、塩化第二鉄により銅
を選択的にエツチングして回路網を形成する。
この後、酸化タンタル（Ta2O5）の誘電体膜を前述し
た実施例と同様の有機化合物の加水分解を利用した方法
によつて全面に成膜する。ついで、導電性高分子膜とし
て、ポリチエニレンビニレン（PTV）をコンデンサ部に
選択的に成膜する。
ついで、PTVをコンデンサ部に選択的に成膜した後、
これ以外の部分に光硬化性ポリイミド系樹脂を塗布し、
露光・現像、250℃10分間の焼成を経て成膜するが、こ
の膜の作成によつて後述する抵抗体膜が平担化し、抵抗
値の信頼性を向上させることができる。
上記高分子膜上に、Ni合金抵抗膜、さらに銅電極21を
成膜するが、高分子膜上へのNi合金成膜は、前記実施例
の塩化クロム、次亜リン酸ナトリウムを添加した処理液
による無電解めつき法に準じ、抵抗体膜への銅電極の成
膜も前述した実施例の無電解銅めつきによる方法に準じ
る。また、この抵抗体膜の回路網および抵抗の形成は前
述の実施例と同様なエツチング法によつて行なう。最後
にコンデンサ電極間および各配線間の接続を目的として
スルーホール加工を行なう。
ところで、セラミツクスは一般に硬質脆性という特性
を持ち、この点では本来難加工材である。しかも、この
発明では、このセラミツクス基材の上に金属薄膜を成膜
しているために、両材質の機械的および物理的特性の差
違を考慮した上で直径0.3mm程度の極めて小径の孔加工
を行なわなければならない。この条件を満たす加工法に
は、電子ビーム加工やレーザ加工等があるが、前者は加
工能率を重視する場合に用い、後者は経済性および加工
精度を重視する場合に用いると良い。上記孔加工の後、
前記実施例と同様の方法によつてスルーホールめつきを
施こし、各電極間の接続を行なつてスルーホールを完成
する。
なお、抵抗体膜としては、低・中抵抗体としてのNi-W
-Pを、また高抵抗体としてのNi-Pをそれぞれ使用でき、
その他Ni-B-W、Ni-P-Cu、Ni-B-Cu、Ni-Cr、Cu-Ni等のNi
合金も用いることができる。また、抵抗体膜として、Cu
−Mn系、Ag−Mn系、Au-Cr系等の金属を用いてもよい。
さらに、抵抗体膜として、TaN等の金属化合物を反応ス
パツタリング法にて成膜し用いることもできる。
【図面の簡単な説明】
第１図はこの発明に係る混成回路基板の一例を示す一部
破断斜線図、第２図は同混成回路基板における抵抗体膜
形成時の熱処理における抵抗温度係数の変化を示す図、
第３図は同混成回路基板に形成されたコンデンサに導電
性高分子膜を設けた場合のインピーダンスの周波数特性
を示す図、第4a図および第4b図はそれぞれ積層シートを
絶縁性基材に一体化する場合の説明図、第５図は導電性
高分子膜の絶縁化の実験モデル、第６図は第５図のもの
の電流・電圧の変化を示す図、第7a図および第7b図はそ
れぞれ同混成回路基板の使用例を示す断面説明図および
その混成回路網を示す図である。 10,20…積層シート、11,15,21,25…金属導体層、12,22
…抵抗体膜、13,23…誘電体膜、14,24…導電性高分子
膜、16…絶縁性基材。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/16 H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁性基材と、この絶縁性基材の少なくと
    も一側面側に接合して一体化される積層シートを、金属
    酸化物からなる誘電体膜と、この誘電体膜に積層された
    金属薄膜からなる抵抗体膜と、上記誘電体膜および抵抗
    体膜をはさんで形成された金属導体層とで構成したこと
    を特徴とする混成回路基板。
  2. 【請求項２】絶縁性基材の少なくとも一側面側に積層シ
    ートを接合して一体化する混成回路基板の製造方法であ
    って、金属酸化物からなる誘電体膜を成膜する工程と、
    この誘電体膜に金属薄膜からなる抵抗体膜を積層して成
    膜する工程と、上記誘電体膜および抵抗体膜をはさんで
    金属導体層を成膜する工程とで上記積層シートを形成す
    ることを特徴とする混成回路基板の製造方法。
JP1190205A 1989-07-21 1989-07-21 混成回路基板およびその製造方法 Expired - Lifetime JP2764745B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1190205A JP2764745B2 (ja) 1989-07-21 1989-07-21 混成回路基板およびその製造方法
DE69016296T DE69016296T2 (de) 1989-07-21 1990-07-23 Mischleiterplatten und Verfahren zu ihrer Herstellung.
AT90308039T ATE117869T1 (de) 1989-07-21 1990-07-23 Mischleiterplatten und verfahren zu ihrer herstellung.
EP90308039A EP0409668B1 (en) 1989-07-21 1990-07-23 Mixed circuit boards and a method for manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1190205A JP2764745B2 (ja) 1989-07-21 1989-07-21 混成回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0354853A JPH0354853A (ja) 1991-03-08
JP2764745B2 true JP2764745B2 (ja) 1998-06-11

Family

ID=16254213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1190205A Expired - Lifetime JP2764745B2 (ja) 1989-07-21 1989-07-21 混成回路基板およびその製造方法

Country Status (4)

Country Link
EP (1) EP0409668B1 (ja)
JP (1) JP2764745B2 (ja)
AT (1) ATE117869T1 (ja)
DE (1) DE69016296T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4304437A1 (de) * 1993-02-13 1994-08-18 Ego Elektro Blanc & Fischer Integrierte Schaltung, insbesondere für Berührungsschalter, sowie Verfahren zur Herstellung einer integrierten Schaltung
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
IL141592A (en) 2001-02-22 2007-02-11 Zvi Finkelstein Electrolytic capacitors and method for making them
US6212078B1 (en) * 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2002185142A (ja) * 2000-12-19 2002-06-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
DE10155393A1 (de) * 2001-11-10 2003-05-22 Philips Corp Intellectual Pty Planarer Polymer-Kondensator
KR100713731B1 (ko) * 2002-12-13 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7430128B2 (en) * 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE503299A (ja) * 1949-10-29
GB999183A (en) * 1962-03-09 1965-07-21 Jean Michel A process for manufacturing printed circuits
DE3639604A1 (de) * 1986-11-20 1988-05-26 Bbc Brown Boveri & Cie Verfahren zur herstellung lotverstaerkter leiterbahnen
US4805074A (en) * 1987-03-20 1989-02-14 Nitsuko Corporation Solid electrolytic capacitor, and method of manufacturing same

Also Published As

Publication number Publication date
DE69016296D1 (de) 1995-03-09
DE69016296T2 (de) 1995-08-10
ATE117869T1 (de) 1995-02-15
JPH0354853A (ja) 1991-03-08
EP0409668B1 (en) 1995-01-25
EP0409668A3 (en) 1991-11-21
EP0409668A2 (en) 1991-01-23

Similar Documents

Publication Publication Date Title
JP3631992B2 (ja) 配線回路基板
JP4208833B2 (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびにそれらの製造方法
JP2764745B2 (ja) 混成回路基板およびその製造方法
US20090195968A1 (en) Solid electrolytic capacitor
US8895869B2 (en) Mounting structure of electronic component
WO2003107365A1 (ja) 固体電解コンデンサおよびその製造方法
JP2002009416A (ja) プリント配線板製造用シート材、このプリント配線板製造用シート材を用いたプリント配線板の製造方法及びプリント配線板
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
US7193838B2 (en) Printed circuit dielectric foil and embedded capacitors
US6962642B2 (en) Treating copper surfaces for electronic applications
JP3401220B2 (ja) フレキシブル薄膜コンデンサおよびその製造方法
US11270846B2 (en) Solid electrolytic capacitor and method for manufacturing solid electrolytic capacitor
JP2001267751A (ja) コンデンサ内蔵基板およびその製造方法
JP2002299161A (ja) 複合電子部品
US11570899B2 (en) Circuit board and production method therefor, and electronic device and production method therefor
JP4248756B2 (ja) 固体電解コンデンサ内蔵基板およびその製造方法
JP2002367858A (ja) コンデンサ内蔵回路基板およびその製造方法
JPH0346212A (ja) コンデンサ
JP3168584B2 (ja) 固体電解コンデンサ
JP2002359160A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびに固体電解コンデンサ内蔵基板の製造方法
JPH0817673A (ja) マイカコンデンサ
JP3943783B2 (ja) 固体電解コンデンサ内蔵基板およびその製造方法
JP2002359477A (ja) 固体電解コンデンサ内蔵基板およびその製造方法
JP2002299159A (ja) 電源用レギュレータ
WO2005065274A2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit