JPH0354853A - 混成回路基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く発明の分野〉 この発明は電子部品の高密度実装に適用される混成回路
基板およびその製造方法に関するものである。

〈従来の技術〉 電子部品の実装方法として、従来、概ねっぎのものがあ
る。

第１の方法は、電子部品が装着される印刷基板を単に配
線基板としたもので、電子部品の占有面積に対して配線
に必要とする表面比を圧縮するために、両面実装等で高
密度実装化を図っている。

上記電子部品の小形化が推進される現状では、上記印刷
配線基板上での電子部品の占有面積が小さくなり、配線
に必要とする面積との比率を圧縮するために、導体パタ
ーン幅を小さくしたりする等ノ方策を進めている。これ
により、電子機器のある程度の小形化に対応できるうえ
、電子回路における信号伝達の遅延を抑制することも可
能となっている。

第２の方法は、たとえばアナログ・デイジタル混在回路
のように能動素子の周辺に抵抗体やコンデンサ等の受動
素子を多数必要とする回路に通用されて、印刷回路基板
におけるパターンに抵抗体を内蔵させるようにしたもの
である。すなわち、この抵抗体内蔵形の印刷回路基板は
、粗化された銅箔の主面にＮＬ合金をめっきした後、こ
れに絶縁性合成樹脂製基材との密着性を向上させるため
に特殊処理を施こし、ついで通常の銅箔積層板と同じ方
法で基板を製造し、この後、２段のフォトエツチングで
基材に所定の抵抗値の抵抗体を形成することにより、製
造される。この方法は、印刷回路基板に抵抗体を内蔵さ
せるので、抵抗体配置空間が省け、抵抗体の回路網を他
の素子に最短距離で接続できる等の効果を得ることがで
きる。

第３の方法は、セラミックス基板内．に抵抗体やコンデ
ンサを内蔵させて実装密度を向上させたもので、その例
として、導体、抵抗体および内部電極を印刷したグリー
ンシ一トと誘電体グリーンシ一トを積層・圧着し一体化
した後、所定の寸法に切断・焼結したものと、セラミッ
クス基材上に導体、抵抗体および誘電体をスパッタリン
グ法により順にＦ＆膜して積層化したものとがある。

しかるに、上記従来の方法においては、以下のような問
題点がある。

まず、第１の方法においては、印刷配線基板のパターン
加工技術と、このパターン上の電極と電子部品との接続
技術の改善があっても、実装密度の高密化にも限界があ
る。すなわち、印刷配線基板のパターン幅（６０μｍ）
をさらに細くすると、パターンの切れ等が発生するおそ
れがあり、厳密な管理や検査が必要となる。さらに、上
記接続部分についても、隣接するものとの間に半田ブリ
ッジ等が形成される確率が高くなり、この部分の手直し
や検査のための手間が必要で、結果的には、コスト高を
招くことになる。

また、上記第２の方法においては、電子部品と電極との
半田付け接続時の加熱により、抵抗体の加熱前後の抵抗
値変化や高温多湿の環境下での抵抗値変化が大きく、電
子回路の動作の安定化の支障となる。

また、電子回路における受動素子のなかで、抵抗体のみ
をパターンに含ませただけであり、抵抗体とともに回路
網に不可欠なコンデンサについては、表面実装となり、
やはり、大幅な小形化にも限界がある。

第３の方法による前者のものにおいては、セラミックス
の焼成温度が９００〜１０００℃と高温で、しかも導体
材料とセラミックスの焼成温度を同一にする必要がある
ため、使用材料に制限を受ける。

後者の場合は実現できる基板の大きさに制限（１０ｃｍ
程度まで）がある．また他の製法によると、基板の構造
が複雑になり、結果的にコスト高を招く。

く発明の目的〉 この発明は上記従来のものの問題点を解消するためにな
されたもので、比較的簡単な構成で、電子部品の実装密
度の一層の向上が図れ、しかも回路内での安定した特性
が良好に発揮され、信頼性の向上にも寄与し得る混成回
路基板およびその製造方法を提供することを目的として
いる。

く発明の構成と効果〉 この発明に係る混成回路基板は、耐熱性を有する絶縁性
基材と、上記基材の少なくとも一側面側に接合して一体
化される積層シートとを備え、上記ｆｉ層シートを、金
属酸化膜からなる誘電体膜と、上記誘電体膜に積層され
た導電性高分子膜と、この導電性高分子膜もしくは上記
誘電体膜に積層された金属薄膜からなる抵抗体膜と、上
記誘電体膜、導電性高分子および抵抗体膜の３者を挟む
位置に形成された１対の金属導体層とで構成したもので
ある。

上記混戒回路基板の製造方法は、金属酸化物による誘電
体膜を成膜する手段と、上記誘電体膜の表面に導電性高
分子膜を１１ｉ．膜する手段と、上記誘電体膜もしくは
導電性高分子膜上に金属薄膜からなる抵抗体膜を成膜す
る手段と、回路網形成にあたって金属導体層に選択的な
エツチングによる金属の除去によって絶縁部を形成する
手段と、上記誘電体膜、導電性高分子膜、抵抗体膜およ
び金属導体層からなる積層シートを上記基材の少なくと
も一側面に接合する手段とを備えたものである。

この発明によれば、金属酸化膜からなる誘電体膜と、導
電性高分子膜と、金属薄膜からなる抵抗体膜と、１対の
金属導体層からなる積層シートを絶縁性基材の少なくと
も一側面側に接合するので、抵抗体のみならずコンデン
サも配線パターン面内に設定でき、高密度実装の推進に
対応しやすくなり、しかも他の素子に対しての効率的な
配線による性能の向上も図ることができる。

とくに、誘電体膜上に導電性高分子膜を形成してあるの
で、コンデンサの短絡時の誘電体膜の破損時に導電性高
分子膜が局部的に絶縁化するため、誘電体膜が自己修復
するようにＴａ等の母材金属に形威したものに比して母
材金属が不要となり、コスト安となり、さらに誘電体膜
の作戊に陽極酸化法を用いる必要がないため、基板内蔵
電極の回路パターンを工程の初期で作成することができ
、このことは金属導体層、誘電体膜および抵抗体膜を順
次積層する必要のあるセラミック基板への応用も可能と
なる。

また、前記製造方法により、Ｒ膜状の抵抗体およびコン
デンサが高密度に実装されるものを比較的容易に得るこ
とができる． 〈実施例の説明〉 以下、この発明の一実施例を図面にしたがって説明する
。

第１図はこの発明に係る混成回路基板の一例を示すもの
である。

同図において、１ｌは金属導体層であるプリント回路用
銅箔から構戒された電極、ｌ２は電極１１の一側面に形
成された薄膜状の抵抗体膜、１３は抵抗体膜１２に積重
された誘電体膜である。１４は上記誘電体膜ｌ３に重合
された導電性高分子膜、ｌ５は上記電極ｌ１に対向する
電極であり、両電極１１．　１５間に上記抵抗体＠１２
に誘電体膜ｌ３および導電性高分子膜ｌ４がサンドイツ
チ状に挟み込まれており、これらにより第１の積層シ一
ト１０が構成されている．この第１の積層シ一ト１０は
絶縁性基材ｌ６の一側面に接合して一体化されている。

上記絶縁性基材１６の他側面にも、第２の積層シ一ト２
０が接合して一体化されている。この積層シ一ト２０も
上記第１の積層シ一ト１０と同じように電８ｉ２１、抵
抗体膜２２、誘電体ＩＩｉ２３、導電性高分子膜２４お
よび対向電極２５とから構成されている。

上記第１の積層シ一ト１０には、１対の電極１１，ｌ５
、誘電体膜１３および導電性高分子膜ｌ４によるコンデ
ンサ３ｌと、抵抗体膜１２による抵抗体３２が形成され
ている。第２の積層シート２０にも、同様にコンデンサ
および抵抗体（図示せず）が形成されている。　３３，
　３４．　３５は第１の積層シート１０と積層シート２
０との間に形成されたスルーホールである。

つぎに、上記抵抗体膜１２．　２２をＮｉ−Ｏｒ−Ｐ合
金、誘電体膜１３．　２３をＴａの酸化物であるＴａ２
０．　、導電性高分子膜１４．　２４をポリビロール、
電極１１，２１，　１５．　２５を圧延銅箔、絶縁性基
材１６としてエボキシ樹脂をそれぞれ用いて構成した場
合の製作手順の一例を説明する。積層シート１０．２０
については、一方のもの１０を代表して説明する。

電極１ｌすなわちプリント回路用銅箔として、可撓性、
接着強度および電気的特性に優れ、水素脆性の原因とな
る酸素の含有量が０．０２ｋ以下と少ない圧延銅箔を用
いる。ところが、銅は表面に生成する酸化銅と他の金属
との接合力が極めて弱く、しかも圧延銅箔は緻密で平滑
な表面を持っているので著しく他物質との接着性を欠い
てしまう。そこで、投錯効果を得て接合力を得ることを
目的として、以下のような表面粗化を施こしている。す
なわち、この表面粗化は電解液として、塩酸、硝酸等の
無機酸を使用し、銅箔をはさんで対向する２枚のカーボ
ン電極間に交流を通電して行なう。

上記圧延銅箔１１の上にＮｉ−Ｃｒ−Ｐ合金３０００　
〜４０００入程度成膜してこれを抵抗膜１２とする。こ
の時の成膜は以下の無電解めっき法より行なう。

まず、めっき前処理として上記圧延銅箔表面をインブロ
ピールアルコールを用いて超音洗浄した後、Ｎｉ−Ｐめ
つき液に塩化クロムと次亜塩酸ナトリウムを添加した処
理液に銅箔を浸漬して成膜する。この後、抵抗体膜１２
の結晶化を促進することによって、耐環境性、抵抗値の
経年変化特定を是正することを目的として、半田付け温
度２４０℃以上の温度で、３時間の熱処理を行なう。こ
の時の熱処理の効果を第２図の塩化クロム含有量と抵抗
温度係数の関係に示す。第２図の特性から熱処理による
抵抗温度係数の上昇が顕著であることがわかる。

なお、第２図において、塩化クロム含有量が一定の値の
時（　３．７ｇ７１００ｃｃ時）に抵抗温度係数がＯに
なるところがあり、処理液中の塩化クロム含有量を適度
に制御すれば、上記熱処理を省くこともできる。

ついで、上記Ｎｌ合金抵抗体＠１２上にタンタル酸化物
Ｔａ２０．の誘電体膜１３を成膜する。Ｔａ２０Ｂの比
認電率は２５と比較的大きく、酸化膜としては安定で漏
れ電流が小さいという誘電体材料としては良好な特性を
持っている。この酸化膜の成膜方法としては、従来、純
Ｔａを母材とした陽極酸化による方法がとられてきたが
、この発明では、電解質として後述する導電性高分子１
１ｉ１４を用いることによって、母材に対する電解貿の
酸化作用による誘電体膜の修復、いわゆる誘電体膜の自
己修復機能を必要としなくなったこと社より、純Ｔａ母
材抜きで酸化膜を直接成膜する方法を用いることができ
た。ここでは、この酸化物の成膜方法として以下の有機
化合物の加水分解を利用した方法を用いる。

有機化合物原料は、タンタルベンタエトキシドＴａ　（
ＯＣ２Ｈｓ）　５、酢酸ＣＨ３ＣＯＯＨ　，エチルアル
コールＣ　２　Ｈ　５　０　Ｈとから成り、この原料溶
液を、３０００ｒｐｍで回転している上記基板上に滴下
するスビンコート法、あるいは上記溶液内に基板を浸漬
するデイッピング法、あるいは基板上に溶液を強制的に
流し込む噴流法等の溶液塗布工程の後、空気中での１２
０℃３０分の乾燥、４００℃ｌｈｒの焼成を経て金属酸
化物の成膜を行なう。

上記誘電体膜上に電解質として高分子材料であるポリビ
ロールを成膜する。

上記したように、従来のコンデンサは、酸化膜母材金属
一酸化膜（誘電体膜）一電解質という構成で成り立って
おり、誘電体膜破損時に母材金属に対する電解質の酸化
作用によって誘電体膜自身を修復する自己修復機能をコ
ンデンサに持たせることをしていたが、この発明ではこ
の電解貿として、誘電体膜１３の破損時の局部的な絶縁
体化によりコンデンサ極間の絶縁を維持する機能を有す
る導電性高分子膜１４の使用によって、酸化膜の母材金
属の必要をなくすことができる。

また、電解質としてＭｎＯ２等を用いた従来のもの（０
．０１３／ｍ以下）に比較し、コンデンサの等価直列抵
抗を１００５／ｄ＋＋＋以上に変える高分子膜を用いる
ことによってインピーダンスの周波数特性を第３図のよ
うに改善できる利点もある。この高分子１１！１４とし
て、ここでは導電率が高く化学的に安定したポリビロー
ルを用いているが、この成膜方法を以下に記す。

まず、上記基板を硝酸マンガン溶液中に浸漬し、４００
℃程度の焼成を経て、Ｔａｚ０５上にＭｎ０２を成膜す
る。この基板をアセトニトリルとテトラエチルアンモニ
ウムテトラーフルオロボレートとピロール単量体の溶液
中に浸漬し、同時に前記ＭｎＯ．膜に通電することによ
って電解重合を行ない、Ｍｎ０２上、すなわちＴａ．０
．上にポリピロールの高分子膜ｌ４を１〜２ｈ程度の厚
さに成膜する。

この時％　Ｍｎ０２上のコンデンサ以外の部分にはレジ
スト膜によるマスキングを行ない、コンデンサ部分にの
み選択的にポリビロールを重合成膜する。

なお、この時重合用電極として使用したＭｎＯ，は、コ
ンデンサ部以外の部分のみ希塩酸によってエツチング除
去し、配線間の絶縁を行なっておく。

つぎに、電極ｌ１の対向電極ｌ５として上記ポリビロー
ル上、および一部誘電体膜１３上、すなわち全面に銅を
成膜する。この時の銅の成膜は、まず、無電解銅めっき
によって０．５μ程度の厚さに成膜し、これを電極１５
として以下に示す電解めっきの方法により所定の膜厚に
成膜する。

硫酸銅２００〜２５０ｇ／　ｕ、金属銅５０〜６　２　
ｇ／　１、硫酸３０〜７５ｇ／Ｉｌ、塩素５０〜１２０
Ｂ＃！の混合液をめっき浴とし、基板側の電流密度を０
．５〜５＾／　ｃｒｒｉ’、対する陽極銅板を１〜ＩＯ
Ａ／ｄｒｒ？とじて通電、浴温２０〜５０℃において、
ｌＯμ程度の厚さに銅を成膜する。

以上の工程により、混戊回路基板用積層シートｌＯが作
成される。つぎに、コンデンサ３１と抵抗３２、回路膜
の導体パターンを形成するが、この時コンデンサ３１の
形成は電極１１と電極１１の対向面積と、誘電体の比誘
電率と、誘電体の膜厚との３つの要素から静電容量値を
設定し、抵抗体３２の形成は電極１ｌの一部をフォトエ
ツチング法により、幅Ｗと長さＬを選択的にエツチング
し、この形状寸法とＮ１合金のシート抵抗により抵抗値
を設定して行なう。なお、この時の銅エツチングおよび
Ｎｉ合金エツチングは以下の方法により行なう。

まず、銅のエツチングで配線パターン、コンデンサ３ｌ
の部分を残部としてレジスト膜によって防護し、これ以
外の部分を過塩素酸ナトリウム、もしくは過塩素酸カリ
ウム溶液中で４０〜５０℃、１〜２分の処理によって銅
のみを除去する。

さらに、この後、抵抗体３２として残す幅Ｗ×長さしの
部位をレジスト膜によって防護し、ＮＩ合金をアミン系
強アルカリ溶液を用いて、９０℃で、１〜２分の処理で
エツチング除去することによって抵抗体３２を形戊する
。

上記のように構成された第１および第２の積層シート１
０．　２０を第４ａ図に示すようにエボキシ樹脂製の基
材１６の両側面にそれぞれ対向配置して加圧することに
より、第４ｂ図のように一体化させる。

コンデンサ対向電極１５．　２５間のスルーホール３３
や配線面間の接続用スルーホール３４．　３５は、エポ
キシ樹脂製の基材１６に形成した貫通孔３６，　３７．
　３８に対向電極１５を露出させておき、これを電解に
よるスルーホール銅めっき法によって他配線部と接続す
る。

なお、ここでのスルーホールは直径０．３＋ａｍのもの
を貫通させているが、この極小径のスルーホールのめつ
き方法を以下に記す。

スルーホール銅めっきの前処理として、インブロビルア
ルコールによる洗浄と、エツチングによるめっき面の粗
面化、塩化第１錫による感受性化と塩化パラジウムによ
る活性化を行なう。

上記工程の後、硫酸銅、硫酸、塩素の混合めっき洛中に
浸漬して電気めっきを行なう。

すなわち、このスルーホールめっきは従来の無電解銅め
っきと同様な前処理工程を施こし、銅皮膜の形成のみ電
気めっきの手法により行なう．上記のような構戒におい
て、絶縁性基材であるエボキシ樹脂基材１６の両側面に
、第１および第２の積層シート１０．　２０を一体化さ
せるだけで、上記基材１６の両面に抵抗体３２のみなら
ず、コンデンサ３１も容易に配線パターン面内に設定で
き、高密度実装化の推進に推進に貢献することができる
。

また、ｉ！電体膜１３．　２３の形成に陽極酸化法を用
いなくてよいため、回路パターンを工程の初期で作成で
き、製法や基材の材質の選択範囲を広げることができる
。

とくに、上記構戒においては、電極１１（２１）．　１
５（２５）間の短絡時の誘電体膜１３　（２３）の破損
を導電性高分子膜１４　（２４）の局部的絶縁化により
、コンデンサ特性が維持される。この導電性高分子膜１
４　（２４）の局部的絶縁化は、第５図のような絶縁化
実験モデルにより実証できる。すなわち、銅電極１１（
２１）側を正極、Ｐｔｌ子Ｍ側を負極としてこのＰｔ端
子Ｍを導電性高分子膜１４　（２４）に接触させ誘電体
膜ｌ３（２３）の耐電圧以上の電圧を印加する。すなわ
ち、この電圧を徐々に上げると、第６図に示すように９
０Ｖ程度で誘電体膜１３（２３）に局部的な絶縁破壊が
起こり（第５図斜線部）、この時電流は第６図のように
電源の電流制限まで一気に上昇した。

この時、アークが発生し、その熱エネルギーにより導電
性高分子膜１４（２４）が上記絶縁破壊の部分に対応し
て第５図斜線部のように絶縁化ざれ、この結果、第６図
のように電流が零で、電圧が９０Ｖの状態に戻ることが
確認された。

ところで、この種の導電性高分子膜１４　（２４）は、
本来の高分子材に、たとえばアルミナやカーボンブラッ
クのような導電性微粉末を混入し、特殊な製造工程を経
て本来の絶縁材が導電性をもつように形成ざれたもので
ある。したがって、上記絶縁化は、この高分子膜１４　
（２４）の短絡電流が流れた部分の破壊により、この部
分の導電性がなくなって本来の絶縁材に復帰して絶縁膜
として作用するものと推測される。

上記絶縁化により、電極１１（２１）．　１５（２５）
間の絶縁が再び保たれるようになり、コンデンサ特性が
修復維持されることになる。

第７ａ図および第７ｂ図は前記混成回路基板４１の使用
例を示すものである。

ここでの混成回路基板４１は、エボキシ樹脂ｌ６の−側
面に前記の方法で第１の積層シ一ト１０を接合し、他測
面に抵抗体膜２２だけを有する第２の積層シ一ト２０を
接合したもので構成してある。これは、表面に銅箔４２
を貼着した絶縁性合成樹脂製プリブレグ４３と、表面に
銅箔４４を貼着した絶縁製合成樹脂製プリブレグ４５と
により、上記基板４ｌをサンドイツチ状に挟み込んだも
のである。

上記基材ブリプレグ４３．　４４と基板４１との接合は
、真空積層プレス成形で加圧・加熱し、プリブレグ１６
，　４４．　４５の各層間のボイドを排除しながら、該
ブリプレグを一度溶融状態にして、上記基板４１におけ
る抵抗体３２やコンデンサ３１等を構成する各膜を覆う
ように封止して硬化させ、３者間のブリプレグ１６，　
４４．　４５の境界の隙間がなくなるよう定一体化する
。

従来では、ディスクリート部分の誘電体膜１３、抵抗体
膜１２を絶縁性合成樹脂でコーティングしたり、ケース
を封止して外部環境変化に対して保護しているが、上記
構成では、上記ブリブレグ４４．４５を溶融・封止して
基板４１に一体化させることにより、コーティング等の
手間もなく、耐環境変化に対応可能である。

上記第７ａ図および第７ｂ図においては、第ＩＪ’ｉＳ
１は、ＩＣ５０，ＬＳＩ５１．　　ｌ−ランジスタ５２
，発光ダイオード５３，ダイオード５４等の主に能動素
子の実装面として使用してある。また、第４層Ｓ４は、
第２層Ｓ２および第３層Ｓ３に内蔵できないような大消
費電力抵抗体５５等の特殊抵抗体、電解コンデンサ５９
等の高電圧・大容量コンデンサ、さらには、コイル５８
等の実装面として使用されている．さらに、可変抵抗器
５６やスイッチ５７のような可動部を有するものも、第
４７ｆｉＳ４を実装面として使用している。

上記第１層Ｓ１および第４層Ｓ４における電子部品と前
記第２層Ｓ２および第３層Ｓ３の回路網との配線は、通
常のスルーホール形成方法と、フォトエツチング法とに
よるパターン形成方法で加工処理することができる。ま
た、上記第１層Ｓｌおよび第４層Ｓ４の電子部品と電極
との接続も通常の半田付けで行なえばよい。

なお、上記電極１１として、電解銅箔を用いることもで
きる。電解銅箔はＰＣＢ基板用配線基材として従来より
用いられているもので、粉末材を用いた製箔であるため
表面が適度に粗化しており、圧延材のように特別に粗面
化処理をする必要がない。

また、上記誘電体膜１３．　２３の成膜を陰極スパッタ
リング法で行なってもよい。この方法では、陰極側に膜
の素材（Ｔａターゲット）、陽極側に付着膜の基板を配
し、両極間に１．５〜７ＫＶの電流電圧を印加して異常
グロー放電を起こさせる。陰極電流密度は０．１５　〜
１．５ｍＡ／ｃ　ｒｎ’、ガス圧は１〜１０×１０−”
Ｔｏｒｒ、両極間距離は陰極暗部厚さの２倍以上とし、
反応容器内雰囲気を活性ガス（０２）として処理するこ
とによって酸化物１１！（丁ａ２０ｇ）を成膜する。こ
の方法によれば、広面積の基板上に均一な厚さの誘電体
膜１３．　２３を成膜することができる。

上記誘電体膜１３．　２３の成膜をイオンプレーティン
グで行なうこともできる。この方法では、５〜２５ｘ　
１０−３Ｔｏｒｒの酸素ガスを混合したアルゴンガス中
において、電子ビーム加熱によって金ｙＡＴａを蒸発さ
せ、陰極側に配した基板に−５００Ｖ〜−５０００　Ｖ
の負の高電圧を印加することによってできるグロー放電
によって蒸発原子を基村上に推積させて戊膜する。この
方法では、堆積速度、すなわち成膜速度を速くでき、生
産性の向上には非常に有効である。

また、誘電体１３．　２３の成膜を真空蒸着法で行なっ
てもよい。この方法は、真空雰囲気中において蒸発源で
ある成膜物質（ｒａｘｏｓ）を電子ビームによって加熱
して蒸発原子を発生されてこれを冷却した基板上に凝集
・固化して薄膜を形成する。このため膜厚の制御は比較
的難しくなるが、原理的には簡単でドライブレーティン
グの方法のうちでは、最も簡便な方法である。

また、上記誘電体膜１３　（２３）を溶射により行う方
法もある。この方法では、酸素と可燃性ガスとの燃焼炎
を用いて線状、棒状、もしくは粉末状の溶射材料を加熱
し、溶融もしくはそれに近い状態にして素地に吹き付け
て皮膜を形成する方法と、加熱方法はプラズマジェット
を用いたプラズマ溶射とがあり、生産性および経済性を
重視する場合には前者を用い、基材との密着性および純
度を重視する場合には後者を用いるとよい。

？ころで、Ｉｉ？１記実施例では、誘電体膜＋３（２３
）をＴａの酸化物ＴａｉＯａを用いたが，これを例えば
丁ｉｅｓもしくは＋ｌ　ｔ０３等の他の材料であっても
よい。

これら゜「１０２やＡｆｌ　Ｏ，は、共にコンデンサの
誘電体としては良好な特性を有している，　Ｔｉｅｓの
誘電串は６５とＴａ■０．の約３倍で，ＩＩＥ常に安定
した酸化膜であり、Ａｊ２　．０．は耐電圧５００　Ｖ
以１−で漏れ電流の小さい誘電体膜である．なお、これ
らの酸化膜の成膜はＴａｒｎｓの場合と同様な方法で行
なうことができる． ところで、前記の例では，導電性高分子膜１４Ｃ２４）
として、ポリビボールを用いたものであるが、これに代
えてボリチェニレンビニレン（以下、ＰＴＶと称する）
を用いることもできる．Ｐ丁Ｖはポリビロールと同程度
の導電率を有し、ドーバントとの相互作用が強く比較的
安定に富んだ材料で、成膜に際し、重合工程を経る必要
がない利点がある． この成膜は、Ｔａｘｅｓ面上にポリ−２．５−チェニレ
ンビニレン可溶性中間休２ＷＴ％ＤＭＦ（　Ｎ．Ｎ−ジ
メチルホルムアミド）溶液を塗布し、窒素ガスを流し乾
燥した後、不活性ガス（窒素ガス）雰囲気中、２５０℃
で３時間熱処理の工程を経る。なお、ＰＴＶの選択成膜
は、昇温１００℃．半硬化状態時にアルコール溶剤にて
不所望部をエツチング除去することにより行なう。

前記導電性高分子膜１４　（２４）、たとえばボビロー
ルの成膜を、酸化材を用いた化学酸化重合、更にこの導
電性高分子膜上への電解重合という工程により行うこと
もできる。

化学酸化重合は、基板にピロール車量体を塗布し、　Ｆ
ｅｃＪ２　ｓ／ｍｏｌ／Ｊ！の酸化剤に浸漬して行ない
、この導電性高分子膜を電極として前記実施例と同様な
方法によってボリピロールを選択的に電解重合する。こ
の後、電極として使用したコンデンサ部以外のポリビロ
ール膜は、有機溶剤系のエツチング液によって除去する
。

また、絶縁性基材ｌ６として、エボキシ樹脂の他に、た
とえばセラミックス基材（Ａｕ２０ｓ等）を用いること
もできる。

すなわち、まず、セラミックス基材上に電極としての銅
を選択的にめっきし、表面に回路網を形成する． 銅の無電解めっきは、セラミックス基材表面をインブロ
ビルアルコールを用いて脱脂洗浄し、フツ酸による粗面
化と、塩化第一錫による感受性化を塩化パラジュウムに
よる活性化の前処理を経て、硫酸銅、ＥＤＴＡナトリウ
ム塩およびホルマリンの混合めっき浴、ＰＩ｛１２．５
、８０℃中に浸漬してめっきを行なう。この後、塩化第
二鉄により銅を選択的にエツチングして回路網を形成す
る。

この後、酸化タンタル（Ｔａ２ｏｓ）の誘電体膜を前述
した実施例と同様の有機化合物の加水分解を利用した方
法Ｃよって全面に成膜する。ついで、導電性高分子膜と
して、ボリチェニレン（ＰＴν）をコンデンサ部に選択
的に成膜する。

ついで、ＰＴＶをコンデンサ部に選択的に成膜した後、
これ以外の部分に光硬化性ポリイミド系樹脂を塗布し、
露光・現像、２５０℃ＩＯ分間の焼成を経て成膜するが
、この膜の作成によって後述する抵抗体膜が平担化し、
抵抗値の信頼性を向上させることがきる。

上記高分子膜上に、Ｎ１合金抵抗膜、ざらに銅電Ｍ１２
１を成膜するが、高分子膜上へのＮｉ合金成膜は、前記
実施例の塩化クロム、次亜リン酸ナトリウムを添加した
処理液による無電解めっき法に準じ、抵抗体膜への銅電
極の成膜も前述した実施例の無電解銅めっきによる方法
に準じる。また、この抵抗体膜の回路網および抵抗の形
成は前述の実施例と同様なエツチング法によって行なう
。最後にコンデンサ電極間および各配線間の接続を目的
としてスルーホール加工を行なう。

ところで、セラミックスは一般に硬貿脆性という特性を
持ち、この点では本来難加工材である。

しかも、この発明では、このセラミックス基材の上に金
属薄膜を成膜しているために、両材買の機械的および物
理的特性の差違を考慮した上で直径０．３■程度の極め
て小径の孔加工を行なわなければならない。この条件を
満たす加工法には、電子ビーム加工やレーザ加工等があ
るが、前者は加工能率を重視する場合に用い、後者は経
済性および加工精度を重視する場合に用いると良い。上
記孔加工の後、前記実施例と同様の方法によってスルー
ホールめっきを施こし、各電極間の接続を行なってスル
ーホールを完成する。

なお、抵抗体膜としては、低・中抵抗体としてのＮｉ−
Ｗ−Ｐを、また高抵抗体としてのＮｉ−Ｐをそれぞれ使
用でき、その他Ｎｉ−Ｂ−Ｗ，Ｎｉ−Ｐ−Ｃｕ％Ｎｉ−
Ｂ−Ｃｕ　，Ｎｉ−Ｃｒ％Ｃｕ−Ｎｉ等のＮｉ合金も用
いることができる。また、抵抗体膜として、Ｃｕ−Ｍｌ
Ｉｌ系、八ｇ−Ｍｍ系、八〇−Ｃｒ系等の金属を用いて
もよい。さらに、抵抗体膜として、Ｔａ２Ｎ等の金属化
合物を反応スパッタリング法にて成膜し用いることもで
きる。

【図面の簡単な説明】

第１図はこの発明に係る混成回路基板の一例を示す一部
破断斜線図、第２図は同混成回路基板における抵抗体膜
形成時の熱処理による抵抗温度係数の変化を示す図、第
３図は同混成回路基板に形成されたコンデンサに導電性
高分子膜を設けた場合のインピーダンスの周波数特性を
示す図、第４ａ図および第４ｂ図はそれぞれ積層シート
を絶縁性基材に一体化する場合の説明図、第５図は導電
性高分子膜の絶縁化の実験モデル、第６図は第５図のも
のの電流・電圧の変化を示す図、第７ａ図および第７ｂ
図はそれぞれ同混成回路基板の使用例を示す断面説明図
およびその混成回路網を示す図である。 １０．　２０・・・積層シート、１１，１５，２１．２
５　−・・金属導体層、１２．　２２・・・抵抗体膜、
１３．　２３・・・誘電体膜、１４，２４・・・導電性
高分子膜、１６・・・絶縁性基材。 第４ａ図 第５図 第６図 時間 （イ）ｕ′１ＬＪ１　　（ト） 二丁一　続ネ番ロ　＊［　　Ｘ’？ （自発） １ ．゜１ｔ件の表示 特願平１−１９０２０５号 ２．発り■の名称 混戊回路基板およびその製造力法 ３．補正をする者 名 称 （２９４）立石電機株式会社 ４．代理人 ５．袖正の対魚 明細潟の「発明の詳細な説明」の欄 ７．補正の内容 Ａ．明細書： （１）第１４頁第９行目； 「ｈ」とあるをｒμｍ」と訂正します。 （２）第１５頁第１行目，第８行目； 「μ」とあるを「μｍ」と訂正します。 （３）第１７頁第１９行目： 「推進に」とあるを削除します。 （４）第１９頁第３行目ないし第４行目；「アルくナ・
・・混入し、」とあるを下記の通り補正します。 記 「ヨウ素や塩化第二鉄のようなドナーもしくはアクセプ
タ性の分子をドーブする等の」（５）第２４頁第４行目
； 「　八℃０，」　とあるを「　八ｆｌ２０３」と訂正し
ます。 （６）第２４頁第１２行目； 「ボール」とあるを「ロール」と訂正します。 （７）第２５頁第７行目： 「ボビロ」とあるを「ボリピロ」と訂正します。 （８）第２５頁第８行目； 「酸化材ノとあるを「酸化剤」と訂正します。 （９）第２５頁第１２行目； ｒ　／ｍｏｌ　Ｊとあるをｒｌｍｏｌノと訂正します。 （１０）第２６頁第１５行目； ｒ（ＰＴＶ）　Ｊとある前に「ビニレンＪを加入します
。 （１１）第２８頁第１０行目； ｒ　Ｃｕ−Ｍｍ系、八ｇ−Ｍｍ　Ｊとあるをｒ　Ｃｕ−
Ｍｎ系、Ａｇ−Ｍｎ　Ｊと訂正します。 （１２）第２８頁第１２行目； ｒ　Ｔａ．Ｎ」とあるをｒＴａＮ」と訂正します。 以上

Claims (2)

【特許請求の範囲】
1. （１）耐熱性を有する絶縁性基材と、上記基材の少なく
   とも一側面側に接合して一体化される積層シートとを備
   え、上記積層シートを、金属酸化物からなる誘電体膜と
   、誘電体膜に積層された導電性高分子膜と、この導電性
   高分子膜もしくは上記誘電体膜に積層された金属薄膜か
   らなる抵抗体膜と、上記誘電体膜、導電性高分子膜およ
   び抵抗体膜の３者をはさむ位置に形成された１対の金属
   導体層とで構成したことを特徴とする混成回路基板。
2. （２）金属酸化物による誘電体膜を成膜する手段と、上
   記誘電体膜の表面に導電性高分子膜を成膜する手段と、
   上記誘電体膜もしくは導電性高分子膜上に金属薄膜から
   なる抵抗体膜を成膜する手段と、回路網形成にあたつて
   金属導体層に選択的なエツチングによる金属の除去によ
   つて絶縁部を形成する手段と、上記誘電体膜、導電性高
   分子膜、抵抗体膜および金属導体層からなる積層シート
   を上記基材の少なくとも一側面に接合する手段とを備え
   た混成回路基板の製造方法。