JP3105409B2 - 金属配線基板および半導体装置およびそれらの製造方法 - Google Patents

金属配線基板および半導体装置およびそれらの製造方法

Info

Publication number
JP3105409B2
JP3105409B2 JP25842894A JP25842894A JP3105409B2 JP 3105409 B2 JP3105409 B2 JP 3105409B2 JP 25842894 A JP25842894 A JP 25842894A JP 25842894 A JP25842894 A JP 25842894A JP 3105409 B2 JP3105409 B2 JP 3105409B2
Authority
JP
Japan
Prior art keywords
metal layer
resist
gate electrode
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25842894A
Other languages
English (en)
Other versions
JPH08122818A (ja
Inventor
政仁 後藤
敏正 浜田
広久 田仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17320082&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3105409(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25842894A priority Critical patent/JP3105409B2/ja
Priority to TW084110572A priority patent/TW353814B/zh
Priority to US08/545,145 priority patent/US5648146A/en
Priority to KR1019950037243A priority patent/KR100208044B1/ko
Publication of JPH08122818A publication Critical patent/JPH08122818A/ja
Application granted granted Critical
Publication of JP3105409B2 publication Critical patent/JP3105409B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に金属配線
が設けられた金属配線基板と、この金属配線基板を利用
し、アクティブマトリクス表示装置の液晶駆動を行なう
半導体装置と、これら金属配線基板および半導体装置の
製造方法とに関するものである。
【０００２】
【従来の技術】従来より、薄型で低消費電力である液晶
表示装置には、液晶の駆動素子（アクティブ素子）とし
て薄膜トランジスタ（ＴＦＴ：Thin Film Transistor)
を使用したアクティブマトリクス駆動方式のものがあ
る。このアクティブマトリクス駆動方式の液晶表示装置
は、ＴＦＴの応答速度が速く、また、コントラストが高
く、高品質で解像度の高い映像を表示することができる
等の特性を有するので、主にパーソナルコンピュータ等
の表示部や携帯用のＴＶ等に使用され、近年その市場規
模が大きく伸びている。
【０００３】上記のＴＦＴには、チャネル部分の半導体
に多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）を使用し
たｐ−ＳｉＴＦＴ、チャネル部分の半導体に非結晶シリ
コン（アモルファスシリコン：ａ−Ｓｉ）を使用したａ
−ＳｉＴＦＴがある。このうちｐ−ＳｉＴＦＴは、ａ−
ＳｉＴＦＴに比べて低消費電力かつ高速応答であるの
で、将来のマルチメディア対応の液晶表示装置の駆動素
子として有望視されている。
【０００４】また、上記のｐ−ＳｉＴＦＴは、所定の電
界電圧を印加した場合のシリコン中のキャリアの移動度
が大きいので、ゲートドライバーおよびソースドライバ
ーを液晶の画素内のＴＦＴ素子と同時に作り込んだ構
造、所謂「ドライバーモノリシック構造」の液晶駆動用
ドライバー回路を作ることが可能になる。
【０００５】上記のドライバーモノリシック構造の液晶
駆動用ドライバー回路は、図２１および図２２に示すよ
うに、ガラス基板１０１上に、チャネル層１０２、第１
の絶縁層１０３、ゲート配線１０４、ゲート電極１０
５、Ｓｉ層１０６、第２の絶縁層１０７、ソース・ドレ
イン電極配線１０８から構成されている。
【０００６】また、上記構成の液晶駆動用ドライバー回
路は、以下のようにして製造される。
【０００７】先ず、ガラス基板１０１上にＣＶＤ法によ
りＳｉ膜を被着形成し、パターニングしてチャネル層１
０２を形成する。そして、このチャネル層１０２のＳｉ
膜を熱による固相成長もしくはエキシマレーザの照射に
よって多結晶Ｓｉとした後、スパッタリングにより第１
の絶縁層１０３としてＳｉＯ2 をガラス基板１０１上に
被着形成する。
【０００８】次に、上記第１の絶縁層１０３上に、Ａ
ｌ、Ｔｉ等の金属膜を被着し、パターニングして、ゲー
ト配線１０４とゲート電極１０５とを形成する。このゲ
ート電極１０５をマスクとして基板表面にリンもしくは
ボロン等の不純物イオンを高濃度でドーピングして上記
のチャネル層１０２にｎ+ もしくはｐ+ のＳｉ層１０６
を形成する。
【０００９】次いで、基板全面に、スパッタリングによ
り第２の絶縁層１０７としてのＳｉＮｘを被着形成した
後、第１の絶縁層１０３および第２の絶縁層１０７の一
部をエッチングしてコンタクトホール１０９…を形成
し、ゲート配線１０４の一部およびＳｉ層１０６の一部
を露出させる。
【００１０】さらに、ゲート配線１０４の一部およびＳ
ｉ層１０６の一部が露出された基板上に、Ａｌ、Ｔｉ等
の金属を被着形成し、パターニングして、ソース・ドレ
イン電極配線１０８を形成する。このとき、ソース・ド
レイン電極配線１０８は、コンタクトホール１０９によ
り露出されたゲート配線１０４およびＳｉ層１０６に接
続されるように形成される。これらを組み合わせること
によって液晶駆動用ドライバー回路が形成される。
【００１１】以上のように形成された液晶駆動用ドライ
バー回路によれば、ゲートドライバーおよびソースドラ
イバーを液晶の画素内のＴＦＴ素子と同時に作り込んだ
構造、即ちドライバーモノリシック構造となっているの
で、ドライバー用のＩＣチップの削減や実装工程の減少
等、液晶表示装置の製造に係る費用を低減することがで
きる。
【００１２】ところで、上記の液晶駆動用ドライバー回
路のゲート配線１０４およびゲート電極１０５に用いら
れる材料として、比較的低抵抗のＴａ、Ｃｒ、Ａｌある
いはｎ+ Ｓｉ等が用いられている。最近では、大画面化
による信号の遅延等の問題を解決するために、ゲート配
線１０４およびゲート電極１０５には、特に低抵抗であ
るＡｌが使用されつつある。
【００１３】ところが、一般に、Ａｌは熱を加えること
により、ヒロックと呼ばれる凹凸が発生する。このヒロ
ックは、絶縁膜の絶縁破壊を生じさせ、リーク等の原因
となるため、発生を抑える必要がある。このために、Ａ
ｌに他の物質を数％混合したＡｌ合金を使用すること
で、ヒロックの発生を抑制することが考えられる。しか
しながら、Ａｌ表面のヒロックの発生を抑制するため
に、Ａｌに混合する物質の割合を高めると抵抗値も同時
に高くなり、信号の遅延等の問題が生じる。
【００１４】また、Ａｌは、耐薬品性が低いため、Ａｌ
で上記のようなゲート配線１０４およびゲート電極１０
５を形成する場合には、ゲート配線１０４およびゲート
電極１０５の保護も必要となる。
【００１５】そこで、特開平４ー３６０５８０号公報の
「電界効果型トランジスタおよびその製造方法」には、
Ａｌからなる電極の表面を陽極酸化することによってＡ
ｌ2Ｏ3 膜で覆いＡｌを保護する方法が開示されてい
る。
【００１６】
【発明が解決しようとする課題】ところが、一般に、液
晶駆動用ドライバー回路では、１つのＴＦＴのソース・
ドレイン電極配線１０８から出力される信号を他のＴＦ
Ｔのゲート配線１０４に入力したり、また、ある信号配
線から他の配線を越えて、あるＴＦＴのゲート配線１０
４あるいはソース・ドレイン電極配線１０８に接続させ
ることが必要となる。このため、ゲート配線１０４およ
びゲート電極１０５にＡｌを使用し、Ａｌを陽極酸化す
ることでＡｌを保護した場合、上記のようにそれぞれの
電極を接続させるには、ゲート配線１０４およびゲート
電極１０５に被膜されたＡｌ2 Ｏ3をエッチングする必
要がある。
【００１７】しかしながら、Ａｌ2 Ｏ3 膜は、耐薬品性
が高いので、ウェットエッチングでは必然的にＡｌとの
選択比が小さくなり、Ａｌのオーバーエッチングによる
コンタクト不良が生じる。また、ドライエッチングで
は、Ａｌ2 Ｏ3 膜をエッチングするガス（例えば、ＢＣ
ｌ3 とＣｌ2 の混合ガス）がＡｌのエッチングガスとな
っているため、Ａｌ2 Ｏ3 膜は、Ａｌとの選択比が小さ
くなりＡｌのオーバーエッチングによるコンタクト不良
が生じる。さらに、ドライエッチングの場合、Ａｌ2 Ｏ
3 膜のエッチングレートが低く、エッチング処理に時間
がかかるという問題が生じる。
【００１８】したがって、Ａｌ2 Ｏ3 膜のエッチングの
困難性から、ゲート配線１０４およびゲート電極１０５
にＡｌを使用することが難しいものとなっている。
【００１９】
【課題を解決するための手段】請求項１の金属配線基板
は、絶縁基板上に設けられた金属配線を有する金属配線
基板において、上記金属配線は、陽極酸化可能な金属か
らなる第１金属層と、第２金属層とから構成されると共
に、上記第１金属層は、陽極酸化によって酸化膜に覆わ
れた陽極酸化部と、上記第２金属層とのコンタクト部と
なる未陽極酸化部とを有しており、該未陽極酸化部は、
第１金属層上にレジストを、第１金属層の幅よりも小さ
く、且つ第１金属層上からはみださないようにパターニ
ングした状態で第１金属層を陽極酸化することで形成さ
れていることを特徴としている。
【００２０】請求項２の金属配線基板の製造方法は、絶
縁基板上に、第１金属層と第２金属層とからなる金属配
線を有する金属配線基板の製造方法において、絶縁基板
上に陽極酸化可能な金属で第１金属層を形成する工程
と、第１金属層上における第２金属層とのコンタクト部
を覆うようにレジストをパターニングする工程と、レジ
ストがパターニングされた第１金属層を陽極酸化する工
程と、陽極酸化後の第１金属層上のレジストパターンを
剥離する工程と、レジストパターンが剥離された第１金
属層上に第２金属層を形成する工程とを包含し、上記第
１金属層上に形成されるレジストを、第１金属層の幅よ
りも小さく、且つ第１金属層上からはみださないように
パターニングすることを特徴としている。
【００２１】請求項３の半導体装置は、絶縁基板上に設
けられた複数個の薄膜トランジスタを有する半導体装置
において、上記薄膜トランジスタは、陽極酸化可能な金
属からなるゲート電極と、ソースおよびドレイン電極と
から構成されると共に、上記ゲート電極は、陽極酸化に
よって酸化膜に覆われた陽極酸化部と、ソースおよびド
レイン電極とのコンタクト部となる未陽極酸化部とを有
しており、該未陽極酸化部は、ゲート電極上にレジスト
を、ゲート電極の幅よりも小さく、且つゲート電極上か
らはみださないようにパターニングした状態でゲート電
極を陽極酸化することで形成されていることを特徴とし
ている。
【００２２】請求項４の半導体装置の製造方法は、絶縁
基板上に、ゲート電極とソースおよびドレイン電極とを
有する複数個の薄膜トランジスタが設けられた半導体装
置の製造方法において、絶縁基板上に陽極酸化可能な金
属でゲート電極を形成する工程と、ゲート電極上におけ
るソースおよびドレイン電極とのコンタクト部を覆うよ
うにレジストをパターニングする工程と、レジストがパ
ターニングされたゲート電極を陽極酸化する工程と、陽
極酸化後のゲート電極上のレジストパターンを剥離する
工程と、レジストパターンが剥離されたゲート電極上に
ソースおよびドレイン電極を形成する工程とを包含し、
上記ゲート電極上に形成されるレジストを、ゲート電極
の幅よりも小さく、且つゲート電極上からはみださない
ようにパターニングすることを特徴としている。
【００２３】
【作用】請求項１の構成によれば、第１金属層における
コンタクト部となる未陽極酸化部は、陽極酸化時にマス
クとなるレジストを、第１金属層の幅よりも小さく、且
つ第１金属層上からはみださないようにパターニングし
て形成されているので、上記レジストとして、各製造プ
ロセスで一般に使用されているレジストを用いても、第
１金属層上に形成されたレジストパターンを崩すことな
く、所望の形状のコンタクト部となっている。 これは、
レジストを上記のような形状とすることで、第１金属層
のレジストで覆われた部分にまで陽極酸化が進行するこ
とを抑制できるためである。これにより、陽極酸化の進
行を抑制するために密着性の高いレジストを用いて製造
コストを上昇させるようなことなく、第１金属層上に所
望する形状のコンタクト部を確保して、第１金属層と第
２金属層との接触を良好なものとすることができる。
【００２４】請求項２の製造方法によれば、第１金属層
上における第２金属層とのコンタクト部を覆うようにレ
ジストでマスクした後、第１金属層の全面を陽極酸化す
ることで、第２金属層とのコンタクト部となる未陽極酸
化部を形成している。これにより、第１金属層表面に形
成された陽極酸化部をエッチング等の処理を施して、第
１金属層の金属表面を露出させる工程をなくすことがで
きる。例えば、第１金属層をＡｌで形成した場合、未陽
極酸化部ではＡｌそのままであるので、陽極酸化部であ
るＡｌ2 Ｏ3 膜をエッチングする必要がなくなる。した
がって、第１金属層を陽極酸化部で保護すると共に、第
１金属層と第２金属層との接触も良好なものとすること
ができるため、欠陥となる可能性が小さくなる。
【００２５】しかも、第１金属層上に形成されるレジス
トを、第１金属層の幅よりも小さく、且つ第１金属層上
からはみださないようにパターニングしているので、上
記レジストとして、各製造プロセスで一般に使用されて
いるレジストを用いても、第１金属層上に形成されたレ
ジストパターンを崩すことなく、所望の形状のコンタク
ト部に形成できる。 これは、レジストを上記のような形
状とすることで、第１金属層のレジストで覆われた部分
にまで陽極酸化が進行することを抑制できるためであ
る。これにより、陽極酸化の進行を抑制するために密着
性の高いレジストを用いて製造コストを上昇させるよう
なことなく、第１金属層上に所望する形状のコンタクト
部を確保して、第１金属層と第２金属層との接触を良好
なものとすることができる。
【００２６】請求項３の構成によれば、ゲート電極にお
けるコンタクト部となる未陽極酸化部は、陽極酸化時に
マスクとなるレジストを、ゲート電極の幅よりも小さ
く、且つゲート電極上からはみださないようにパターニ
ングして形成されているので、上記レジストとして、各
製造プロセスで一般に使用されているレジストを用いて
も、ゲート電極上に形成されたレジストパターンを崩す
ことなく、所望の形状のコンタクト部となっている。 こ
れは、レジストを上記のような形状とすることで、ゲー
ト電極のレジストで覆われた部分にまで陽極酸化が進行
することを抑制できるためである。これにより、陽極酸
化の進行を抑制するために密着性の高いレジストを用い
て製造コストを上昇させるようなことなく、ゲート電極
上に所望する形状のコンタクト部を確保して、ゲート電
極とソースおよびドレイン電極との接触を良好なものと
することができる。
【００２７】請求項４の製造方法によれば、ゲート電極
上におけるソースおよびドレイン電極とのコンタクト部
を覆うようにレジストでマスクした後、ゲート電極を陽
極酸化することで、ソースおよびドレイン電極とのコン
タクト部となる未陽極酸化部を形成している。これによ
り、ゲート電極表面に形成された陽極酸化部をエッチン
グ等の処理を施して、ゲート電極のソースおよびドレイ
ン電極との接続部分を露出させる工程をなくすことがで
きる。例えば、ゲート電極をＡｌで形成した場合、未陽
極酸化部ではＡｌそのままであるので、陽極酸化部であ
るＡｌ2 Ｏ3 膜をエッチングする必要がなくなる。これ
により、ゲート電極を陽極酸化部で保護しながら、ゲー
ト電極とソースおよびドレイン電極との接触を良好なも
のとすることができる。
【００２８】しかも、ゲート電極上に形成されるレジス
トを、ゲート電極の幅よりも小さく、且つゲート電極上
からはみださないようにパターニングしているので、上
記レジストとして、各製造プロセスで一般に使用されて
いるレジストを用いても、ゲート電極上に形成されたレ
ジストパターンを崩すことなく、所望の形状のコンタク
ト部に形成できる。 これは、レジストを上記のような形
状とすることで、ゲート電極のレジストで覆われた部分
にまで陽極酸化が進行することを抑制できるためであ
る。これにより、陽極酸化の進行を抑制するために密着
性の高い特別なレジストを用いて製造コストを上昇させ
るようなことなく、ゲート電極上に所望する形状のコン
タクト部を確保して、ゲート電極とソースおよびドレイ
ン電極との接触を良好なものとすることができる。
【００２９】
【実施例】
〔実施例１〕本発明の一実施例について図１ないし図７
に基づいて説明すれば、以下の通りである。
【００３０】本実施例にかかる金属配線基板は、図１
（ａ）（ｂ）に示すように、絶縁基板としてのガラス基
板１と、金属配線を形成する第１金属層２および第２金
属層３と、これら各金属層２・３を絶縁する絶縁層４と
を備えた構成となっている。
【００３１】上記第１金属層２は、ガラス基板１上に形
成され、このガラス基板１の接触面を除く表面が、陽極
酸化された陽極酸化部５と、陽極酸化されていない未陽
極酸化部６とで形成されている。また、絶縁層４には、
上記第１金属層２の未陽極酸化部６を露出させる平面略
長方形状のコンタクトホール７が形成されている。した
がって、上記第２金属層３は、絶縁層４に形成されたコ
ンタクトホール７により露出された第１金属層２の未陽
極酸化部６に接続されるようになっている。
【００３２】また、上記未陽極酸化部６が上記第１金属
層２の幅よりも小さく、且つ上記陽極酸化部５に外周が
囲まれるように形成されることで、製造時に生じる陽極
酸化の未陽極酸化部６への進行（以下、しみ込みと称す
る）を防止することができる。これにより、第１金属層
２上に、所望する形状のコンタクト部を確保することが
できるので、第１金属層２と第２金属層３との接触を良
好なものとすることができる。
【００３３】ここで、上記の金属配線基板の製造方法に
ついて以下に説明する。先ず、ガラス基板１上全面にス
パッタ法等により、例えば陽極酸化可能な金属であるＡ
ｌを300nm の厚みで形成する。その後、ガラス基板１上
に形成されたＡｌ層表面に、例えば東京応化工業（株）
製OFPR800 を使用したレジスト膜によりパターニングし
た後エッチングを行い、Ａｌからなる第１金属層２を形
成する。
【００３４】次に、図２（ａ）（ｂ）に示すように、第
１金属層２上にレジスト８によりパターニングする。上
記のレジスト８は、製造時間および製造費用の点から、
他の工程で使用されるレジスト、例えば上記のプロセス
で使用された東京応化工業（株）製OFPR800 等のレジス
トを使用するのが望ましい。また、レジスト８は、後述
するＡｌの陽極酸化時の保護膜となり、このレジスト８
で覆われている部分の金属層は陽極酸化されないように
なっている。即ち、レジスト８で覆われた部分は、未陽
極酸化部６（図１）となる。
【００３５】また、第１金属層２上に形成されたレジス
ト８は、図２（ａ）に示すように、第１金属層２の幅よ
りも小さく、また、第１金属層２からはみ出すことなく
完全に乗るように形成する。これにより、第１金属層２
の陽極酸化時に、酸化膜がレジスト８の下にしみ込んで
レジストパターンを崩す虞がない。尚、この理由につい
ては後述する。
【００３６】次いで、レジスト８によりパターニングさ
れた第１金属層２を陽極酸化する。上記陽極酸化は、以
下の条件で行なわれる。
【００３７】化成液は、3%酒石酸アンモニウム水溶液と
エチレングリコールを１対９の割合で混ぜ合わせた溶液
とする。これは、化成液として酸性もしくはアルカリ性
の溶液を用いた場合、多孔質で絶縁性の悪い膜が作成さ
れるが、上記組成の溶液を化成液として用いた場合、緻
密で絶縁性の良い膜が作成されるからである。
【００３８】化成液温は10℃、化成電圧は80Ｖ、初期電
流密度は0.2mA/cm2 以上とし、定電圧後15分で化成終了
とする。この時、陽極酸化時のしみ込み量、即ちレジス
ト８と第１金属層２との間の金属面が陽極酸化される量
は、化成時間が長くなる程大きくなるので、電流、電圧
の総印加時間は１時間を越えないようにするのが望まし
い。
【００３９】次に、上記陽極酸化終了後、第１金属層２
上のレジスト８を剥離すると、図３（ａ）（ｂ）に示す
ように、第１金属層２のレジスト８で覆われていない部
分には、Ａｌ2 Ｏ3 膜からなる陽極酸化部５が形成され
る。また、第１金属層２のレジスト８で覆われた部分
は、Ａｌの露出した未陽極酸化部６となる。
【００４０】次いで、第１金属層２の形成された基板全
面に、例えばＳｉＮｘを300nm の厚みで形成して絶縁層
４とする。そして、第１金属層２の未陽極酸化部６上の
絶縁層４をエッチングして、図４（ａ）（ｂ）に示すよ
うに、未陽極酸化部６が露出するように絶縁層４にコン
タクトホール７を形成する。
【００４１】最後に、コンタクトホール７が形成された
絶縁層４上に、スパッタ法等によりＡｌを300nm の厚み
で形成し、その上にレジスト膜をパターニングした後エ
ッチングを行い、図５（ａ）（ｂ）に示すように、第２
金属層３を形成する。この第２金属層３は、絶縁層４の
コンタクトホール７によって露出された第１金属層２の
未陽極酸化部６にて第１金属層２と接続される。
【００４２】以上のように、ガラス基板１上に第１金属
層２を形成する工程と、第１金属層２上にレジストをパ
ターニングする工程と、第１金属層２を陽極酸化する工
程と、基板全面に形成された絶縁層４に、第１金属層２
の未陽極酸化部６を露出させるコンタクトホール７を形
成する工程と、コンタクトホール７により露出した第１
金属層２の未陽極酸化部６に接続するように第２金属層
３を形成する工程とによって、図１に示す金属配線基板
が製造される。
【００４３】上記製造方法によれば、第１金属層２を陽
極酸化する前に、第１金属層２にレジスト８によりパタ
ーニングされているので、第１金属層２のレジスト８に
覆われた部分が陽極酸化されない（この部分が未陽極酸
化部６となる）。これにより、陽極酸化後には、第１金
属層２に被膜されたＡｌ2 Ｏ3 膜からなる陽極酸化部５
をエッチングすることなくＡｌが、未陽極酸化部６とし
て既に露出された状態となるので、Ａｌ2 Ｏ3 膜をエッ
チングする工程を無くすことができる。したがって、金
属配線基板の製造工程を短縮することができるので、製
造時間および製造費を低減することができる。
【００４４】また、上記製造方法により製造された金属
配線基板によれば、第１金属層２の未陽極酸化部６を除
く全面を覆うようにＡｌ2 Ｏ3 膜からなる陽極酸化部５
が形成されているので、絶縁性、耐薬品性に優れ、ま
た、第１金属層２を保護する別の部材を設ける必要がな
い。
【００４５】また、第１金属層２には、陽極酸化部５の
他に未陽極酸化部６が形成され、この未陽極酸化部６に
て第２金属層３と接続されているので、良好なコンタク
トを得ることができる。
【００４６】ここで、第１金属層２上に形成されたレジ
スト８を、図２（ａ）に示すように、第１金属層２の幅
よりも小さく、また、第１金属層２からはみ出すことな
く完全に乗るように形成する理由について、以下に説明
する。
【００４７】例えば、図６（ａ）（ｂ）に示すように、
レジスト８’が第１金属層２の幅よりも大きく、ベース
コートとなるガラス基板１上にまで拡がった状態で陽極
酸化した場合、図７（ａ）（ｂ）に示すように、陽極酸
化部５’および未陽極酸化部６’が形成されるが、レジ
スト８’に覆われた部分にも陽極酸化が進行することが
ある（図中Ｘで示す部分）。
【００４８】本来レジスト８’により保護されるべき部
分への陽極酸化の進行、つまり、しみ込みは、図６
（ａ）に示す第１金属層２の幅の異なる部分（以下、段
差部と称する）Ｙの部分にレジスト８’がパターニング
されている場合に発生している。このしみ込みは、レジ
スト８’の端から２〜３μｍ、時には１０μｍ以上発生
する場合がある。
【００４９】このため、レジスト８’によって保護され
るパターンが大きければ問題はないが、半導体装置等に
おいて微細加工する場合のようにそれぞれの金属配線を
接続するコンタクト部分を大きく形成することができな
い場合では、数μｍ程度のしみ込みでもコンタクト不良
を生じさせる原因となる。
【００５０】また、上記のようなしみ込みを防止するた
めに、第１金属層２への密着性の高いレジスト、例えば
特開平６−２７４９３号公報に開示されているネガレジ
ストである東レ（株）製のフォトニースを使用すること
が考えられている。
【００５１】しかしながら、上記のフォトニースは、所
定の密着性、即ち陽極酸化の際のしみ込みの発生を抑え
るための密着性を得るために、300 ℃以上の高温アニー
ルが必要となる。このため、アニール時に、第１金属層
２の材料となっているＡｌにヒロックが発生する可能性
が高くなり、金属配線基板の絶縁破壊等の原因となる。
【００５２】また、フォトニースは、上記の問題点の他
に、剥離が困難なため、残渣が残りやすく完全に除去す
ることが困難であり、また、完全に除去するためには長
時間のＯ2 アッシングが必要となり、製造時間が長くな
るという問題が生じる。
【００５３】さらに、フォトニースは、ネガレジストで
あるために、解像度が低く、微細化が困難であるという
問題も生じる。
【００５４】また、他の密着性の高いレジストの場合に
おいても、上記のフォトニールと同様な問題が生じる虞
がある。また、このように高い密着性を得るために特別
な処理を施す必要があるので、製造工程の繁雑化を招来
し、製造費を増大させる。
【００５５】これに対して、本実施例では、図２（ａ）
（ｂ）に示すように、レジスト８を第１金属層２の幅よ
りも小さくなるように、且つ完全に第１金属層２上に乗
るように形成することで、図６（ａ）に示すような第１
金属層２の段差部Ｙでのしみ込みを無くすことができ
る。したがって、図３（ａ）（ｂ）に示すように、第１
金属層２には、陽極酸化のしみ込みのない所望するパタ
ーンを維持し得る未陽極酸化部６を形成することが可能
となる。
【００５６】また、上記のようにレジスト８をパターニ
ングすれば、レジスト８として、通常の工程で使用され
ているレジスト材と同じものを使用することができるの
で、レジストによるパターニングを通常の工程で行なう
ことができ、この結果、レジストとしてフォトニール等
の密着性が高く、処理時間の係るレジストを使用した場
合に比べて製造費を低減することができる。
【００５７】尚、本実施例では、第１金属層２としてＡ
ｌを使用したが、これに限定するものではなく、陽極酸
化可能な金属であるＴａ、Ｔｉ、Ｃｒ等の金属、あるい
はＡｌ、Ｔａ、Ｔｉ、Ｃｒ等の金属を主成分とする合金
を使用しても、本実施例と同様の効果を得ることができ
る。
【００５８】また、上記の金属配線基板の製造方法は、
本実施例に限定するものではなく、上記の効果を奏する
ものであれば良い。
【００５９】また、上記構成の金属配線基板は、金属配
線となる第１金属層２および第２金属層３に薄膜トラン
ジスタ（ＴＦＴ：Thin Film Transistor) のゲート電極
あるいはソース・ドレイン電極を接続することで、ＴＦ
Ｔを備えた半導体装置を作成することが可能となる。こ
のＴＦＴを備えた半導体装置について、以下の実施例２
に述べる。
【００６０】〔実施例２〕本発明の他の実施例について
図８ないし図２０に基づいて説明すれば、以下の通りで
ある。尚、本実施例では、上記実施例１の金属配線基板
を利用した半導体装置およびその製造方法について説明
する。また、この半導体装置は、駆動素子としてＴＦＴ
を使用した液晶表示装置の液晶駆動用ドライバー回路と
する。
【００６１】本実施例に係る半導体装置は、図８および
図９に示すように、絶縁基板としてのガラス基板１１、
ガラス基板１１上に形成されたＳｉからなるチャネル層
１２、上記のチャネル層１２の両側部に、イオンドーピ
ング法によりリンまたはボロン等の不純物を高濃度でド
ープして形成されたＳｉ層（以下、ｎ+ またはｐ+ Ｓｉ
層と称する）１２ａ、基板全面に形成されたＳｉＯ2 か
らなる第１絶縁層１３、この半導体装置の金属配線を構
成する金属配線として、陽極酸化可能な金属からなるゲ
ート配線１４およびゲート電極１５、ゲート配線１４お
よびゲート電極１５を陽極酸化して形成された陽極酸化
部としての金属酸化層１６、ゲート配線１４表面の陽極
酸化されていない未陽極酸化部１７、基板全面に形成さ
れたＳｉＮｘからなる第２絶縁層１８、ゲート配線１４
の未陽極酸化部１７を露出させると共に、ｎ+ またはｐ
+ Ｓｉ層１２ａを露出させるために、第１絶縁層１３お
よび第２絶縁層１８に形成されたコンタクトホール１
９、コンタクトホール１９により露出したｎ+ またはｐ
+ Ｓｉ層１２ａおよびゲート配線１４の未陽極酸化部１
７に接続されるソース・ドレイン電極配線２０から構成
される。
【００６２】上記の未陽極酸化部１７が上記ゲート配線
１４の幅よりも小さく、且つ上記金属酸化膜１６に外周
が囲まれるように形成されることで、製造時に生じる陽
極酸化の未陽極酸化部１７への進行、つまり、しみ込み
を防止することができる。
【００６３】尚、上記構成の半導体装置は、図２０に示
すように、２個のＴＦＴ２２を備えた等価回路により示
される。
【００６４】ここで、上記構成の半導体装置の製造方法
について、以下に説明する。先ず、ガラス基板１１上全
面に減圧ＣＶＤ法等によりＳｉを50〜150nm の厚みで形
成した後、例えば600 ℃で２４時間加熱してＳｉを固相
成長させる方法あるいは、エキシマレーザーによりＳｉ
を溶融、凝固させる方法等によりＳｉの多結晶化を行な
う。
【００６５】その後、ガラス基板１１上に形成されたＳ
ｉ層表面に、例えば東京応化工業（株）製OFPR800 を使
用したレジスト膜によりパターニングした後、エッチン
グを行い、チャネル層１２を形成する。尚、チャネル層
１２は、上記の手順とは逆にパターニングの後にＳｉの
多結晶化工程を行なっても良い。
【００６６】次に、チャネル層１２の形成されたガラス
基板１１上全面に、スパッタリングやＴＥＯＳ法等によ
り、図１０に示すように、ＳｉＯ2 膜を100nm の厚みで
形成し、第１絶縁層１３とする。
【００６７】次いで、陽極酸化可能な金属として例えば
Ａｌを被着形成し、パターニング、エッチングを順に行
い、図１１および図１６に示すように、ゲート配線１４
およびゲート電極１５を形成する。
【００６８】次に、ゲート配線１４の未陽極酸化部１７
となるべき部分にレジスト２１をパターニングした後、
ゲート配線１４およびゲート電極１５を陽極酸化して、
図１２および図１７に示すように、陽極酸化部としての
金属酸化層１６を形成する。上記レジスト２１は、陽極
酸化時の保護膜となり、このレジスト２１で覆われてい
る部分の金属層は陽極酸化されないようになっている。
即ち、レジスト２１で覆われた部分は、図１４に示すよ
うに、未陽極酸化部１７となる。上記のレジスト２１
は、製造費および製造時間等から、他のプロセスで使用
される一般的なレジストを使用するのが望ましい。
【００６９】また、ゲート配線１４上に形成されたレジ
スト２１は、図１７に示すように、ゲート配線１４の幅
よりも小さく、また、ゲート配線１４からはみ出すこと
なく完全に乗るように形成する。これにより、ゲート配
線１４の陽極酸化時に、酸化膜がレジスト２１の下にし
み込んでレジストパターンを崩す虞がない。尚、この理
由については、前記実施例１と同様である。また、上記
陽極酸化は、前記実施例１と同様の条件で行なうものと
する。
【００７０】次に、上記陽極酸化終了後、図１８に示す
ように、ゲート配線１４上のレジスト２１を剥離し、不
必要なゲート配線１４部分を分断エッチングして、それ
ぞれの半導体素子としてのＴＦＴを構成する部分を分離
する。この場合、ゲート配線１４のＡｌ2 Ｏ3 膜および
Ａｌを一括除去するため、特に、選択的に陽極酸化して
金属層を露出させる必要はない。
【００７１】さらに、ゲート電極１５を自己整合パター
ンとしてチャネル層１２中にイオンドーピング法により
リンまたはボロン等の不純物を高濃度でドープして、図
１４に示すように、ｎ+ またはｐ+ Ｓｉ層１２ａを形成
する。
【００７２】一般に、液晶駆動ドライバー回路では、ｎ
型のＴＦＴとｐ型のＴＦＴとを同一基板に作成する必要
がある。このため、リンをドープする時と、ボロンをド
ープする時と、それぞれにレジストをパターニングして
必要部分にのみドープを行なえば、ｎ型のＴＦＴとｐ型
のＴＦＴとを同一基板に組み込むことができる。
【００７３】次に、基板全面に、スパッタリングあるい
はＴＥＯＳ法等により、例えばＳｉＮｘを300nm の厚み
で形成し、このＳｉＮｘを第２絶縁層１８とし、第２絶
縁層１８に対してパターニング、エッチングを行ない、
図１４および図１８に示すように、ゲート配線１４およ
びｎ+ またはｐ+ Ｓｉ層１２ａの一部を露出させるコン
タクトホール１９を形成する。このコンタクトホール１
９は、ゲート配線１４の未陽極酸化部１７を露出させる
ようになっている。
【００７４】最後に、コンタクトホール１９の形成され
た第２絶縁層１８上に、スパッタリングあるいはＴＥＯ
Ｓ法等によりＡｌを300nm の厚みで形成し、その上にレ
ジスト膜をパターニングした後エッチングを行い、図１
５および図１９に示すように、ソース・ドレイン電極配
線２０を形成する。このソース・ドレイン電極配線２０
は、第１絶縁層１３およびゲート配線１４に形成された
コンタクトホール１９によって露出されたゲート配線１
４の未陽極酸化部１７にてゲート配線１４と接続され、
また、コンタクトホール１９によって露出されたｎ+ ま
たはｐ+ Ｓｉ層１２ａと接続される。
【００７５】以上のように、薄膜トランジスタとしての
ＴＦＴのゲート配線１４およびゲート電極１５となる金
属層を陽極酸化可能な金属で形成する工程と、ゲート配
線１４上にレジストをパターニングする工程と、第１金
属層２を陽極酸化する工程と、基板全面に形成された絶
縁層４に、ゲート配線１４の未陽極酸化部１７およびｎ
+ またはｐ+ Ｓｉ層１２ａを露出させるコンタクトホー
ル１９を形成する工程と、コンタクトホール１９により
露出したゲート配線１４の未陽極酸化部１７およびｎ+
またはｐ+ Ｓｉ層１２ａに接続するようにソース・ドレ
イン電極配線２０を形成する工程とによって、図９に示
す半導体装置が製造される。
【００７６】上記製造方法により製造された半導体装置
によれば、ゲート配線１４およびゲート電極１５の表面
にＡｌ2 Ｏ3 膜からなる金属酸化層１６が形成されてい
るので、絶縁性、耐薬品性に優れ、また、ゲート配線１
４には金属酸化層１６の他に未陽極酸化部１７が形成さ
れ、この未陽極酸化部１７にてソース・ドレイン電極配
線２０と接続されるので、良好なコンタクトを得ること
ができる。
【００７７】また、上記の製造方法によれば、ゲート配
線１４上にレジスト２１をパターニング、即ち、ソース
・ドレイン電極配線２０に接続させる部分をマスクし
て、ゲート配線１４を陽極酸化しているので、Ａｌ2 Ｏ
3 からなる金属酸化層１６をエッチングする必要がな
い。
【００７８】さらに、上記構成の半導体装置では、液晶
駆動用のドライバーＴＦＴを作成するだけでなく、液晶
画面中のスイッチングＴＦＴを同時に作り込むとができ
るので、液晶表示装置等の製造工程を簡略化できると共
に、製造時間を短縮することができる。
【００７９】以上のように、本発明によれば、従来エッ
チングが困難であったＡｌ2 Ｏ3 膜を陽極酸化膜とする
Ａｌをゲート電極に使用することができる。したがっ
て、Ａｌからなるゲート電極を使用したＴＦＴを液晶駆
動用のドライバー回路に使用すれば、液晶の大画面化に
伴う信号の遅延等の問題を解消することができる。
【００８０】また、上記の半導体装置の製造方法によれ
ば、ゲート配線１４上に形成されるレジスト２１を、ゲ
ート配線１４の幅よりも小さく、且つゲート配線１４上
からはみださないように形成することで、ゲート配線１
４の陽極酸化時に、レジスト２１で覆われたゲート配線
１４の部分に対する陽極酸化の進行、つまり、しみ込み
を抑制することができる。これにより、ゲート配線１４
上に形成されたレジストパターンを崩すことなく未陽極
酸化部１７を形成することができるので、ゲート配線１
４とソース・ドレイン電極配線２０との接触不良をなく
すことができる。また、レジスト２１として陽極酸化の
進行を抑制するための密着性の高いものを使用する必要
がなく、従来からのレジストを使用することができるの
で、製造費の増加を抑えることができる。
【００８１】尚、本実施例では、ゲート配線１４および
ゲート電極１５としてＡｌを使用したが、これに限定す
るものではなく、陽極酸化可能な金属であるＴａ、Ｔ
ｉ、Ｃｒ等の金属、あるいはＡｌ、Ｔａ、Ｔｉ、Ｃｒ等
の金属を主成分とする合金を使用しても、本実施例と同
様の効果を得ることができる。
【００８２】また、上記の半導体装置の製造方法は、本
実施例に限定するものではなく、上記の効果を奏するも
のであれば良い。
【００８３】
【発明の効果】請求項１の発明の金属配線基板は、以上
のように、絶縁基板上に設けられた金属配線を有する金
属配線基板において、上記金属配線は、陽極酸化可能な
金属からなる第１金属層と、第２金属層とから構成され
ると共に、上記第１金属層は、陽極酸化によって酸化膜
に覆われた陽極酸化部と、上記第２金属層とのコンタク
ト部となる未陽極酸化部とを有しており、該未陽極酸化
部は、第１金属層上にレジストを、第１金属層の幅より
も小さく、且つ第１金属層上からはみださないようにパ
ターニングした状態で第１金属層を陽極酸化することで
形成されている構成である。
【００８４】これにより、レジストとして各製造プロセ
スで一般に使用されているものを使用しても、第１金属
層のレジストで覆われた部分にまで陽極酸化が進行する
ことが抑制され、コンタクト部となる未陽極酸化部は、
第１金属層上に形成されたレジストパターンを崩すこと
なく形成される。この結果、陽極酸化の進行を抑制する
ために密着性の高いレジストを用いて製造コストを上昇
させるようなことなく、第１金属層上に所望する形状の
コンタクト部を確保することができ、第１金属層と第２
金属層との接触を良好なものとすることができるという
効果を奏する。
【００８５】請求項２の発明の金属配線基板の製造方法
は、以上のように、絶縁基板上に、第１金属層と第２金
属層とからなる金属配線を有する金属配線基板の製造方
法において、絶縁基板上に陽極酸化可能な金属で第１金
属層を形成する工程と、第１金属層上における第２金属
層とのコンタクト部を覆うようにレジストをパターニン
グする工程と、レジストがパターニングされた第１金属
層を陽極酸化する工程と、陽極酸化後の第１金属層上の
レジストパターンを剥離する工程と、レジストパターン
が剥離された第１金属層上に第２金属層を形成する工程
とを包含し、上記第１金属層上に形成されるレジスト
を、第１金属層の幅よりも小さく、且つ第１金属層上か
らはみださないようにパターニングするものである。
【００８６】これにより、レジストとして各製造プロセ
スで一般に使用されているものを使用しても、第１金属
層のレジストで覆われた部分にまで陽極酸化が進行する
ことが抑制され、コンタクト部となる未陽極酸化部を、
第１金属層上に形成されたレジストパターンを崩すこと
なく形成できる。この結果、陽極酸化の進行を抑制する
ために密着性の高いレジストを用いて製造コストを上昇
させるようなことなく、第１金属層上に所望する形状の
コンタクト部を確保することができ、第１金属層と第２
金属層との接触を良好なものとすることができるという
効果を奏する。
【００８７】請求項３の発明の半導体装置は、以上のよ
うに、絶縁基板上に設けられた複数個の薄膜トランジス
タを有する半導体装置において、上記薄膜トランジスタ
は、陽極酸化可能な金属からなるゲート電極と、ソース
およびドレイン電極とから構成されると共に、上記ゲー
ト電極は、陽極酸化によって酸化膜に覆われた陽極酸化
部と、ソースおよびドレイン電極とのコンタクト部とな
る未陽極酸化部とを有しており、該未陽極酸化部は、ゲ
ート電極上にレジストを、ゲート電極の幅よりも小さ
く、且つゲート電極上からはみださないようにパターニ
ングした状態でゲート電極を陽極酸化することで形成さ
れている構成である。
【００８８】これにより、レジストとして各製造プロセ
スで一般に使用されているものを使用しても、ゲート電
極のレジストで覆われた部分にまで陽極酸化が進行する
ことが抑制され、コンタクト部となる未陽極酸化部は、
ゲート電極上に形成されたレジストパターンを崩すこと
なく形成される。この結果、陽極酸化の進行を抑制する
ために密着性の高いレジストを用いて製造コストを上昇
させるようなことなく、ゲート電極上に所望する形状の
コンタクト部を確保することができ、ゲート電極とソー
スおよびドレイン電極との接触を良好なものとすること
ができるという効果を奏する。
【００８９】請求項４の発明の半導体装置の製造方法
は、以上のように、絶縁基板上に、ゲート電極とソース
およびドレイン電極とを有する複数個の薄膜トランジス
タが設けられた半導体装置の製造方法において、絶縁基
板上に陽極酸化可能な金属でゲート電極を形成する工程
と、ゲート電極上におけるソースおよびドレイン電極と
のコンタクト部を覆うようにレジストをパターニングす
る工程と、レジストがパターニングされたゲート電極を
陽極酸化する工程と、陽極酸化後のゲート電極上のレジ
ストパターンを剥離する工程と、レジストパターンが剥
離されたゲート電極上にソースおよびドレイン電極を形
成する工程とを包含し、上記ゲート電極上に形成される
レジストを、ゲート電極の幅よりも小さく、且つゲート
電極上からはみださないようにパターニングするもので
ある。
【００９０】これにより、レジストとして各製造プロセ
スで一般に使用されているものを使用しても、ゲート電
極のレジストで覆われた部分にまで陽極酸化が進行する
ことが抑制され、コンタクト部となる未陽極酸化部を、
ゲート電極上に形成されたレジストパターンを崩すこと
なく形成できる。この結果、陽極酸化の進行を抑制する
ために密着性の高いレジストを用いて製造コストを上昇
させるようなことなく、ゲート電極上に所望する形状の
コンタクト部を確保することができ、ゲート電極とソー
スおよびドレイン電極との接触を良好なものとすること
ができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の金属配線基板を示すもので
あって、（ａ）は平面図、（ｂ）は（ａ）のＡ・Ａ線矢
視断面図である。
【図２】図１に示す金属配線基板の製造方法を示すもの
であって、（ａ）は平面図、（ｂ）は（ａ）のＢ・Ｂ線
矢視断面図である。
【図３】図１に示す金属配線基板の製造方法を示すもの
であって、（ａ）は平面図、（ｂ）は（ａ）のＣ・Ｃ線
矢視断面図である。
【図４】図１に示す金属配線基板の製造方法を示すもの
であって、（ａ）は平面図、（ｂ）は（ａ）のＤ・Ｄ線
矢視断面図である。
【図５】図１に示す金属配線基板の製造方法を示すもの
であって、（ａ）は平面図、（ｂ）は（ａ）のＥ・Ｅ線
矢視断面図である。
【図６】図１に示す金属配線基板の製造方法の比較例を
示すものであって、（ａ）は平面図、（ｂ）は（ａ）の
Ｆ・Ｆ線矢視断面図である。
【図７】図１に示す金属配線基板の製造方法の比較例を
示すものであって、（ａ）は平面図、（ｂ）は（ａ）の
Ｇ・Ｇ線矢視断面図である。
【図８】本発明の他の実施例の半導体装置を示す平面図
である。
【図９】図８に示す半導体装置のＨ・Ｈ線矢視断面図で
ある。
【図１０】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の断面図である。
【図１１】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の断面図である。
【図１２】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の断面図である。
【図１３】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の断面図である。
【図１４】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の断面図である。
【図１５】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置が完成した状態の断面図である。
【図１６】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の平面図である。
【図１７】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の平面図である。
【図１８】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置の製造途中の平面図である。
【図１９】図８に示す半導体装置の製造方法を示すもの
であって、半導体装置が完成した状態の平面図である。
【図２０】図８に示す半導体装置の等価回路を示すブロ
ック図である。
【図２１】従来の半導体装置の平面図である。
【図２２】図２１に示す半導体装置のＩ・Ｉ線矢視断面
図である。
【符号の説明】 １ ガラス基板（絶縁基板） ２ 第１金属層 ３ 第２金属層 ５ 陽極酸化部 ６ 未陽極酸化部 ８ レジスト １１ ガラス基板（絶縁基板） １４ ゲート配線（ゲート電極） １５ ゲート電極 １６ 金属酸化層（陽極酸化部） １７ 未陽極酸化部 ２０ ソース・ドレイン電極配線（ソース・ドレイン
電極） ２１ レジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−237525（ＪＰ，Ａ) 特開 平５−203989（ＪＰ，Ａ) 特開 平６−273782（ＪＰ，Ａ) 特開 平６−244417（ＪＰ，Ａ) 特開 平６−18912（ＪＰ，Ａ) 特開 平６−82823（ＪＰ，Ａ) 特開 平５−175501（ＪＰ，Ａ) 特開 平５−150258（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基板上に設けられた金属配線を有する
    金属配線基板において、 上記金属配線は、陽極酸化可能な金属からなる第１金属
    層と、第２金属層とから構成されると共に、上記第１金
    属層は、陽極酸化によって酸化膜に覆われた陽極酸化部
    と、上記第２金属層とのコンタクト部となる未陽極酸化
    部とを有しており、該未陽極酸化部は、第１金属層上に
    レジストを、第１金属層の幅よりも小さく、且つ第１金
    属層上からはみださないようにパターニングした状態で
    第１金属層を陽極酸化することで形成されていることを
    特徴とする金属配線基板。
  2. 【請求項２】絶縁基板上に、第１金属層と第２金属層と
    からなる金属配線を有する金属配線基板の製造方法にお
    いて、 絶縁基板上に陽極酸化可能な金属で第１金属層を形成す
    る工程と、 第１金属層上における第２金属層とのコンタクト部を覆
    うようにレジストをパターニングする工程と、 レジストがパターニングされた第１金属層を陽極酸化す
    る工程と、 陽極酸化後の第１金属層上のレジストパターンを剥離す
    る工程と、 レジストパターンが剥離された第１金属層上に第２金属
    層を形成する工程とを包含し、 上記第１金属層上に形成されるレジストを、第１金属層
    の幅よりも小さく、且つ第１金属層上からはみださない
    ようにパターニングすることを特徴とする金属配線基板
    の製造方法。
  3. 【請求項３】絶縁基板上に設けられた複数個の薄膜トラ
    ンジスタを有する半導体装置において、 上記薄膜トランジスタは、陽極酸化可能な金属からなる
    ゲート電極と、ソースおよびドレイン電極とから構成さ
    れると共に、上記ゲート電極は、陽極酸化によって酸化
    膜に覆われた陽極酸化部と、ソースおよびドレイン電極
    とのコンタクト部となる未陽極酸化部とを有しており、
    該未陽極酸化部は、ゲート電極上にレジ ストを、ゲート
    電極の幅よりも小さく、且つゲート電極上からはみださ
    ないようにパターニングした状態でゲート電極を陽極酸
    化することで形成されていることを特徴とする半導体装
    置。
  4. 【請求項４】絶縁基板上に、ゲート電極とソースおよび
    ドレイン電極とを有する複数個の薄膜トランジスタが設
    けられた半導体装置の製造方法において、 絶縁基板上に陽極酸化可能な金属でゲート電極を形成す
    る工程と、 ゲート電極上におけるソースおよびドレイン電極とのコ
    ンタクト部を覆うようにレジストをパターニングする工
    程と、 レジストがパターニングされたゲート電極を陽極酸化す
    る工程と、 陽極酸化後のゲート電極上のレジストパターンを剥離す
    る工程と、 レジストパターンが剥離されたゲート電極上にソースお
    よびドレイン電極を形成する工程とを包含し、 上記ゲート電極上に形成されるレジストを、ゲート電極
    の幅よりも小さく、且つゲート電極上からはみださない
    ようにパターニングすることを特徴とする半導体装置の
    製造方法。
JP25842894A 1994-10-24 1994-10-24 金属配線基板および半導体装置およびそれらの製造方法 Expired - Lifetime JP3105409B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25842894A JP3105409B2 (ja) 1994-10-24 1994-10-24 金属配線基板および半導体装置およびそれらの製造方法
TW084110572A TW353814B (en) 1994-10-24 1995-10-07 Metallic wiring substrate and producing method thereof
US08/545,145 US5648146A (en) 1994-10-24 1995-10-19 Metallic wiring substrate
KR1019950037243A KR100208044B1 (ko) 1994-10-24 1995-10-23 금속배선기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25842894A JP3105409B2 (ja) 1994-10-24 1994-10-24 金属配線基板および半導体装置およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH08122818A JPH08122818A (ja) 1996-05-17
JP3105409B2 true JP3105409B2 (ja) 2000-10-30

Family

ID=17320082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25842894A Expired - Lifetime JP3105409B2 (ja) 1994-10-24 1994-10-24 金属配線基板および半導体装置およびそれらの製造方法

Country Status (4)

Country Link
US (1) US5648146A (ja)
JP (1) JP3105409B2 (ja)
KR (1) KR100208044B1 (ja)
TW (1) TW353814B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278561B1 (ko) * 1996-10-15 2001-02-01 포만 제프리 엘 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
KR20110098844A (ko) 2008-12-23 2011-09-01 쓰리엠 이노베이티브 프로퍼티즈 컴파니 양극산화 처리된 박막 구조체용 전기 접속부
WO2011019429A2 (en) * 2009-06-09 2011-02-17 Arizona Technology Enterprises Method of anodizing aluminum using a hard mask and semiconductor device thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH04360580A (ja) * 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
US5202274A (en) * 1991-06-14 1993-04-13 Samsung Electronics Co., Ltd. Method of fabricating thin film transistor
JP3121944B2 (ja) * 1992-05-09 2001-01-09 株式会社半導体エネルギー研究所 電子回路の作製方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06273782A (ja) * 1993-03-24 1994-09-30 Toshiba Corp 液晶表示装置の製造方法

Also Published As

Publication number Publication date
TW353814B (en) 1999-03-01
JPH08122818A (ja) 1996-05-17
US5648146A (en) 1997-07-15
KR100208044B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
JPH06295924A (ja) 液晶表示素子の製造方法
US5936698A (en) Manufacturing a display device using anodization
JPH07209672A (ja) 非発光型ディスプレーを有する電子装置
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP3105409B2 (ja) 金属配線基板および半導体装置およびそれらの製造方法
KR101051004B1 (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
JP3386192B2 (ja) 半導体装置およびその作製方法
JP3403812B2 (ja) 薄膜トランジスタを用いた半導体装置の作製方法
JP2000332254A (ja) 薄膜トランジスタ装置
JPH11261076A (ja) 半導体装置およびその作製方法
KR20050070325A (ko) 액정표시장치 및 그 제조방법
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
JP4190612B2 (ja) 半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2000049354A (ja) 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法
JP2733947B2 (ja) 薄膜パターンの製造方法
JPH11340471A (ja) 半導体装置およびその作製方法
KR100344339B1 (ko) 반도체장치 제작방법
JP3480791B2 (ja) 薄膜トランジスタの製造方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JP4069496B2 (ja) アクティブマトリクス基板の製造方法及び該アクティブマトリクス基板並びにこれを備えた電気光学パネル
JP2000049353A (ja) 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法
JPH08125193A (ja) 半導体集積回路とその作製方法
JP2000022164A (ja) 液晶表示装置の製造方法