CN112020229A - 电路板的制作方法 - Google Patents

电路板的制作方法 Download PDF

Info

Publication number
CN112020229A
CN112020229A CN201910448683.XA CN201910448683A CN112020229A CN 112020229 A CN112020229 A CN 112020229A CN 201910448683 A CN201910448683 A CN 201910448683A CN 112020229 A CN112020229 A CN 112020229A
Authority
CN
China
Prior art keywords
conductive material
material layer
etching
circuit board
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910448683.XA
Other languages
English (en)
Inventor
何明展
胡先钦
沈芾云
徐筱婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910448683.XA priority Critical patent/CN112020229A/zh
Publication of CN112020229A publication Critical patent/CN112020229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种电路板的制作方法，包括如下步骤：提供一基板，在所述基板表面形成一第一导电材料层；对所述第一导电材料层进行表面处理；提供一光致抗蚀刻层，使所述光致抗蚀刻层形成于所述第一导电材料层远离所述基板一侧并覆盖所述第一导电材料层；蚀刻所述光致抗蚀刻层使所述第一导电材料层的至少部分裸露；提供一第二导电材料层，使所述第二导电材料层至少覆盖所述第一导电材料层裸露的部分；去除所述光致抗蚀刻层的全部及所述第二导电材料层的部分得到一第二子线路；使用蚀刻液去除未被所述第二子线路覆盖的第一导电材料层得到一第一子线路。

Description

电路板的制作方法
技术领域
本发明涉及一种电路板技术，尤其涉及一种电路板的制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，轻、薄、小的电子产品越来越受到欢迎。电路板作为电子产品的主要部件，其占据了电子产品的较大空间，因此电路板的体积在很大程度上影响了电子产品的体积，大体积的电路板势必难以符合电子产品轻、薄、短、小之趋势。随着电子产品的小型化、轻量化发展，高复杂度、高精度、高密度电路板的应用越来越广泛，如何提高电路板空间利用率，如何在保证线路电阻值适当的情况下提高布线密度，提高电路板空间利用率是本领域技术人员需要解决的。
发明内容
有鉴于此，本发明提供一种电路板的制作方法，该制作方法制作的电路板具有较高的布线密度。
一种电路板的制作方法，包括如下步骤：
提供一基板，在所述基板表面形成一第一导电材料层；
对所述第一导电材料层进行表面处理；
提供一光致抗蚀刻层，使所述光致抗蚀刻层形成于所述第一导电材料层远离所述基板一侧并覆盖所述第一导电材料层；
蚀刻所述光致抗蚀刻层使所述第一导电材料层的至少部分裸露；
提供一第二导电材料层，使所述第二导电材料层至少覆盖所述第一导电材料层裸露的部分；
去除所述光致抗蚀刻层的全部及所述第二导电材料层的部分得到一第二子线路；以及
使用蚀刻液去除第一导电材料层未被所述第二子线路覆盖的部分以得到一第一子线路。
进一步地，所述第一导电材料层的材料为金属。
进一步地，对所述第一导电材料层进行的表面处理至少包括去除所述第一导电材料层表面的金属氧化物的步骤。
进一步地，所述光致抗蚀刻层为干膜，所述光致抗蚀刻层贴附于所述第一导电材料层。
进一步地，所述第二导电材料层的材料为金属，所述第一导电材料层与所述第二导电材料层为不同种金属。
进一步地，用于蚀刻所述第一导电材料层的所述蚀刻液不与所述第二子线路发生化学反应。
进一步地，用于蚀刻所述第一导电材料层的所述蚀刻液含有选择性蚀刻抑制剂，所述蚀刻液的选择性蚀刻抑制剂抑制所述蚀刻液对所述第二子线路的蚀刻，所述蚀刻液的选择性蚀刻抑制剂不抑制所述蚀刻液对所述第一导电材料层的蚀刻。
进一步地，所述第一导电材料层的材料为金属镍，所述第二导电材料层的材料为金属铜。
进一步地，蚀刻所述光致抗蚀刻层使所述第一导电材料层的至少部分裸露，完成蚀刻后对所述第一导电材料层裸露的区域进行表面处理，所述表面处理至少包括去除所述第一导电材料层表面的金属氧化物的步骤。
进一步地，所述第二子线路完全覆盖所述第一子线路。
相较于现有技术，本发明的电路板的制作方法制作的电路板，第二子线路完全覆盖第一子线路，第二子线路由同种金属材料制成，与现有技术相比，本申请的电路板的制作方法在蚀刻过程中，需要使用的蚀刻液不必同时蚀刻第一导电材料层以及现有技术中设置于第一导电材料层表面与第二导电材料层材料相同的晶种层，所述蚀刻液可与具有更高的选择性，即，所述蚀刻液可不与第二导电材料层发生反应，第一子线路与第二子线路的交界处不会出现过度蚀刻所产生的凹槽，由第一子线路及第二子线路构成的导电线路结构整齐，使得导电线路具有更小的宽度但电阻值适当，提高了电路板的布线密度，满足高密度线路布局的需要。
附图说明
图1为本发明一实施例提供的电路板的制作方法所涉及的第一导电材料层的制作流程示意图。
图2为本发明一实施例提供的电路板的制作方法所涉及的光致抗蚀刻层的制作流程示意图。
图3为本发明一实施例提供的电路板的制作方法所涉及的第一导电材料层蚀刻的制作流程示意图。
图4为本发明一实施例提供的电路板的制作方法所涉及的第二导电材料层的制作流程示意图。
图5为本发明一实施例提供的电路板的制作方法所涉及的第二子线路的制作流程示意图。
图6为本发明一实施例提供的电路板的制作方法所涉及的第一子线路的制作流程示意图。
图7为本发明一实施例提供的电路板的制作方法所涉及的防护层的制作流程示意图。
图8为本发明一实施例提供的电路板的制作方法表面处理后的第一导电材料层的表面示意图。
图9为本发明一实施例提供的电路板的制作方法制作的导电线路的扫描电子显微镜扫描图。
主要元件符号说明
电路板 10
基板 11
第一导电材料层 120
第一子线路 121
第二子线路 122
第二导电材料层 123
线路 12
光致抗蚀刻层 13
防护层 14
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明所揭示的技术内容更加详尽与完备，可以参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或者相似的元件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所覆盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其实际尺寸按比例进行绘制。
如图1-7所示，为本发明一实施例的电路板10的制作方法。根据不同需求，所述高频电路板10的制作方法的步骤顺序可以改变，某些步骤可以省略或合并。所述高频电路板10的制作方法包括如下步骤：
步骤S1，提供一基板11，在所述基板11表面形成一第一导电材料层120。
如图1所示，为本发明一实施例提供的电路板10的制作方法所涉及的第一导电材料层120的制作流程示意图。于一实施例中，基板11的材质可选用聚酰亚胺(Polyimide，PI)、工业化液晶聚合物(Liquid Crystal Polymer，LCP)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester，PEN)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate，PET)或者聚醚醚酮(polyetheretherketone，PEEK)中的至少一种。在基板11至少一表面形成一第一导电材料层120，第一导电材料层120为导电材料材质，其材质可以为金属单质、合金、金属氧化物等，第一导电材料层120可采用电镀、气相沉积、蒸镀、溅镀、涂覆或者贴附等方式设置于基板11表面。在本实施例中，第一导电材料层120的材料为金属镍，第一导电材料层120形成于所述基板11相背的两个表面。
步骤S2，对所述第一导电材料层120进行表面处理。
于一实施例中，第一导电材料层120为金属材料，对所述第一导电材料层120的表面处理至少包括去除第一导电材料层120表面的金属氧化物的步骤，具体可以为，通过物理方式摩擦或打击第一导电材料层120裸露的表面，随后使用化学试剂去除第一导电材料层120表面的金属氧化物，完成对金属氧化物的去除之后还可以再次对第一导电材料层120表面进行打磨处理以降低第一导电材料层120表面的粗糙度。
步骤S3，提供一光致抗蚀刻层13，使所述光致抗蚀刻层13形成于所述第一导电材料层120远离所述基板11一侧并覆盖所述第一导电材料层120。
如图2所示，为本发明一实施例提供的电路板10的制作方法所涉及的光致抗蚀刻层13的制作流程示意图。于一实施例中，所述光致抗蚀刻层13为一种干膜，所述干膜贴附于第一导电材料层120表面，经过步骤S2中的表面处理后的第一导电材料层120的表面具有较低的粗糙度且去除了覆盖于其表面的金属氧化物，使得，所述干膜可以通过压合的方式贴附于第一导电材料层120的表面，如图8所示为本发明一实施例提供的电路板10的制作方法表面处理后的第一导电材料层120的表面示意图。
步骤S4，蚀刻所述光致抗蚀刻层13使所述第一导电材料层120的至少部分裸露。
如图3所示，为本发明一实施例提供的电路板10的制作方法所涉及的第一导电材料层120蚀刻的制作流程示意图。于一实施例中，可通过光蚀刻的方式对所述光致抗蚀刻层13进行蚀刻，具体地，使用一光源照射光致抗蚀刻层13使光致抗蚀刻层13获得一预定图案，使用一具备选择性的蚀刻试剂对具备一预定图案的光致抗蚀刻层13进行蚀刻，蚀刻后的光致抗蚀刻层13的至少部分被去除，使得第一导电材料层120的至少部分裸露。
步骤S5，对所述第一导电材料层120裸露的区域进行表面处理。
于一实施例中，第一导电材料层120为金属材料，对光致抗蚀刻层13的蚀刻使得第一导电材料层120的至少部分表面再次裸露，裸露的区域的表面有可能再次形成氧化物，对所述第一导电材料层120的表面处理至少包括去除第一导电材料层120表面的金属氧化物的步骤，具体可以为，通过物理方式摩擦或打击第一导电材料层120裸露的表面，随后使用化学试剂去除第一导电材料层120裸露表面的金属氧化物，完成对金属氧化物的去除之后还可以再次对第一导电材料层120的裸露表面进行打磨处理以降低第一导电材料层120裸露表面的粗糙度。
步骤S6，提供一第二导电材料层123，使所述第二导电材料层123至少覆盖所述第一导电材料层120裸露的部分。
如图4所示，为本发明一实施例提供的电路板10的制作方法所涉及的第二导电材料层123的制作流程示意图。于一实施例中，第二导电材料层123为导电材料材质，其材质可以为金属单质、合金、金属氧化物等，第二导电材料层123可采用电镀、气相沉积、蒸镀、溅镀、涂覆或者贴附等方式设置于第一导电材料层120裸露的表面及光致抗蚀刻层13远离第一导电材料层120的部分表面。在本实施例中，第二导电材料层123的材料为金属铜，且第二导电材料层123为一次制程形成的一体结构，第二导电材料层123的金属铜直接与第一导电材料层120的金属镍结合。
步骤S7，去除所述光致抗蚀刻层13的全部及所述第二导电材料层123的部分得到一第二子线路122。
如图5所示，为本发明一实施例提供的电路板10的制作方法所涉及的第二子线路122的制作流程示意图。于一实施例中，使用一选择性蚀刻试剂对光致抗蚀刻层13进行蚀刻以去除光致抗蚀刻层13。第二导电材料层采用非电镀方法时，去除光致抗蚀刻层13时，设置于光致抗蚀刻层13表面的部分第二导电材料层123因为失去附着基础而被剥离，去除光致抗蚀刻层13的全部及所述第二导电材料层123的部分，使得第二导电材料层123的部分保留以得到一第二子线路122。
步骤S8，使用蚀刻液去除第一导电材料层120未被所述第二子线路122覆盖的部分以得到一第一子线路121。
如图6所示，为本发明一实施例提供的电路板10的制作方法所涉及的第一子线路121的制作流程示意图。
于一实施例中，用于蚀刻第一导电材料层120的所述蚀刻液不与第二子线路122发生化学反应，即，所述蚀刻液具备较高的选择性，所述蚀刻液与第一导电材料层120发生反应进行蚀刻的同时不与第二导电材料层123的材料发生反应，不会对第二子线路122进行蚀刻。
于一实施例中，用于蚀刻所述第一导电材料层120的所述蚀刻液含有选择性蚀刻抑制剂，所述蚀刻液的选择性蚀刻抑制剂可以抑制所述蚀刻液对所述第二子线路122的蚀刻，所述蚀刻液的选择性蚀刻抑制剂不抑制所述蚀刻液对所述第一导电材料层120的蚀刻，所述蚀刻液与第一导电材料层120发生反应进行蚀刻的同时不与第二导电材料层123的材料发生反应，不会对第二子线路122进行蚀刻。
所述第二子线路122完全覆盖所述第一子线路121，所述蚀刻液不会对第二子线路122产生过度蚀刻，使得第一子线路121及第二子线路122组成的导电线路12具有较为规则的结构，如图9所示为本发明一实施例提供的电路板10的制作方法制作的导电线路12的扫描电子显微镜扫描图，导电线路12形状规整，导电线路12的电路宽度较低，导电线路12最短宽度可以为5μm，使得导电线路12可以拥有更高的布线密度。
步骤S9，形成一覆盖所述导电线路12及基板11的防护层14。
如图7所示，为本发明一实施例提供的电路板10的制作方法所涉及的防护层14的制作流程示意图。所述防护层14可以为防焊层、绝缘层或钝化层。于一实施例中，所述防护层14可选用绝缘油墨，防护层14可通过例如印刷的方式将绝缘油墨涂布在电路板10的外表面，可以通过同一区域多次印刷的方式尽量实现电路板10的至少相对两侧外表面的全覆盖，避免在单次印刷过程中因电路板10表面段差导致的涂布不均匀。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板的制作方法，其特征在于，包括如下步骤：
提供一基板，在所述基板表面形成一第一导电材料层；
对所述第一导电材料层进行表面处理；
提供一光致抗蚀刻层，使所述光致抗蚀刻层形成于所述第一导电材料层远离所述基板一侧并覆盖所述第一导电材料层；
蚀刻所述光致抗蚀刻层使所述第一导电材料层的至少部分裸露；
提供一第二导电材料层，使所述第二导电材料层至少覆盖所述第一导电材料层裸露的部分；
去除所述光致抗蚀刻层的全部及所述第二导电材料层的部分得到一第二子线路；以及
使用蚀刻液去除第一导电材料层未被所述第二子线路覆盖的部分以得到一第一子线路。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述第一导电材料层的材料为金属。
3.如权利要求2所述的电路板的制作方法，其特征在于，对所述第一导电材料层进行的表面处理至少包括去除所述第一导电材料层表面的金属氧化物的步骤。
4.如权利要求3所述的电路板的制作方法，其特征在于，所述光致抗蚀刻层为干膜，所述光致抗蚀刻层贴附于所述第一导电材料层。
5.如权利要求2所述的电路板的制作方法，其特征在于，所述第二导电材料层的材料为金属，所述第一导电材料层与所述第二导电材料层为不同种金属。
6.如权利要求5所述的电路板的制作方法，其特征在于，用于蚀刻所述第一导电材料层的所述蚀刻液不与所述第二子线路发生化学反应。
7.如权利要求5所述的电路板的制作方法，其特征在于，用于蚀刻所述第一导电材料层的所述蚀刻液含有选择性蚀刻抑制剂，所述蚀刻液的选择性蚀刻抑制剂抑制所述蚀刻液对所述第二子线路的蚀刻，所述蚀刻液的选择性蚀刻抑制剂不抑制所述蚀刻液对所述第一导电材料层的蚀刻。
8.如权利要求6或7所述的电路板的制作方法，其特征在于，所述第一导电材料层的材料为金属镍，所述第二导电材料层的材料为金属铜。
9.如权利要求1所述的电路板的制作方法，其特征在于，蚀刻所述光致抗蚀刻层使所述第一导电材料层的至少部分裸露，完成蚀刻后对所述第一导电材料层裸露的区域进行表面处理，所述表面处理至少包括去除所述第一导电材料层表面的金属氧化物的步骤。
10.如权利要求1所述的电路板的制作方法，其特征在于，所述第二子线路完全覆盖所述第一子线路。
CN201910448683.XA 2019-05-28 2019-05-28 电路板的制作方法 Pending CN112020229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910448683.XA CN112020229A (zh) 2019-05-28 2019-05-28 电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910448683.XA CN112020229A (zh) 2019-05-28 2019-05-28 电路板的制作方法

Publications (1)

Publication Number Publication Date
CN112020229A true CN112020229A (zh) 2020-12-01

Family

ID=73500335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910448683.XA Pending CN112020229A (zh) 2019-05-28 2019-05-28 电路板的制作方法

Country Status (1)

Country Link
CN (1) CN112020229A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114745842A (zh) * 2020-12-24 2022-07-12 东友精细化工有限公司 电路板
CN115135024A (zh) * 2022-08-31 2022-09-30 东莞市湃泊科技有限公司 一种pcb板的图形质量改善方法、系统及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415487A1 (de) * 1974-03-29 1975-10-16 Siemens Ag Verfahren zur herstellung von leiterplatten nach dem photoaetzverfahren
TW200911057A (en) * 2007-08-31 2009-03-01 Foxconn Advanced Tech Inc Method for manufacturing electrical traces of printed circuit board
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
CN108738241A (zh) * 2017-04-20 2018-11-02 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及其制得的电路板
CN109673111A (zh) * 2017-10-13 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415487A1 (de) * 1974-03-29 1975-10-16 Siemens Ag Verfahren zur herstellung von leiterplatten nach dem photoaetzverfahren
TW200911057A (en) * 2007-08-31 2009-03-01 Foxconn Advanced Tech Inc Method for manufacturing electrical traces of printed circuit board
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
CN108738241A (zh) * 2017-04-20 2018-11-02 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及其制得的电路板
CN109673111A (zh) * 2017-10-13 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈栋，陈德乾: "《电子技能实训教程 中职》", 30 September 2008, 西安电子科技大学出版社 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114745842A (zh) * 2020-12-24 2022-07-12 东友精细化工有限公司 电路板
TWI837555B (zh) * 2020-12-24 2024-04-01 南韓商東友精細化工有限公司 電路板
CN114745842B (zh) * 2020-12-24 2024-04-19 东友精细化工有限公司 电路板
CN115135024A (zh) * 2022-08-31 2022-09-30 东莞市湃泊科技有限公司 一种pcb板的图形质量改善方法、系统及其应用

Similar Documents

Publication Publication Date Title
CN102006716B (zh) 布线电路基板及其制造方法
CN107920415B (zh) 具厚铜线路的电路板及其制作方法
EP1545170B1 (en) Wiring circuit board
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2005191408A (ja) コイル導電体とその製造方法およびこれを用いた電子部品
CN111434190A (zh) 软硬结合电路板及其制作方法
WO2009038950A2 (en) Flexible circuit board, manufacturing method thereof, and electronic device using the same
CN112020229A (zh) 电路板的制作方法
KR20040058061A (ko) 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
KR20070106669A (ko) 회로기판 및 그 제조방법
US9955579B2 (en) Printed circuit board having reduced loss of electric signal and method of manufacturing the same
US20090101513A1 (en) Method of manufacturing a film printed circuit board
CN108156763B (zh) 透明电路板及其制作方法
CN110418509B (zh) 满足pcb特定蚀刻因子要求的线路补偿方法
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
CN114698256A (zh) 电路板的制作方法、电路板及电子装置
US20090008135A1 (en) Circuit substrate
JP5101074B2 (ja) 電子相互接続の製作方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
US9017540B2 (en) Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards
US7100270B2 (en) Method of fabricating a thin film integrated circuit with thick film resistors
JP2016500133A (ja) 電気部品及び電気部品を製造する方法
CN114698253B (zh) 一种基板侧面导线的制备方法及显示装置
CN110392488B (zh) 高频线路板制造方法
US20090266587A1 (en) Flexible printed circuit board and method of forming fine pitch therein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201201