CN115135024A - 一种pcb板的图形质量改善方法、系统及其应用 - Google Patents
一种pcb板的图形质量改善方法、系统及其应用 Download PDFInfo
- Publication number
- CN115135024A CN115135024A CN202211050462.5A CN202211050462A CN115135024A CN 115135024 A CN115135024 A CN 115135024A CN 202211050462 A CN202211050462 A CN 202211050462A CN 115135024 A CN115135024 A CN 115135024A
- Authority
- CN
- China
- Prior art keywords
- film
- area
- thickness
- coating material
- reduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/187—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提供了一种PCB板的图形质量改善方法、系统及其应用,包括:在PCB板上预先划定镀膜料区和非镀膜料区;在非镀膜料区上覆设薄膜,并基于镀膜料区的边缘形状在薄膜上第一区以及第二区;在保留第一区的薄膜厚度的基础上逐渐削减第二区的薄膜厚度;通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅镀膜料区保留有膜料,且第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。本发明提供的方案,通过减少非镀膜料区域薄膜的厚度,以此来降低镀膜料过程中薄膜的热膨胀影响,减少了热应力和残气对薄膜的干扰,进而改善膜料图形边缘的完整度和精密度。
Description
技术领域
本发明涉及PCB板加工领域,特别涉及一种PCB板的图形质量改善方法、系统及其应用。
背景技术
真空蒸镀,简称蒸镀,是指在真空条件下,采用一定的加热蒸发方式蒸发镀膜材料(或称膜料)并使之气化,粒子飞至基片表面凝聚成膜的工艺方法。蒸镀是使用较早、用途较广泛的气相沉积技术,具有成膜方法简单、薄膜纯度和致密性高、膜结构和性能独特等优点。
PCB线路板加工过程中,普遍采用蒸镀技术并结合薄膜工艺进行图形的加工。图形的设计加工有两种选择工艺选择,一种是干膜,一种是湿膜,干膜和湿膜都是用于做线路的原材料。干膜是一种高分子的化合物,通过紫外线的照射后干膜可以产生一种聚合反应形成一种稳定的物质附着于PCB板面,从而达到阻挡电镀和蚀刻的功能。湿膜则是一种感光油墨,对紫化线敏感,并且能通过紫外线固化的一种油墨。
然而,在真空蒸镀过程中,高温环境不仅让薄膜膨胀产生热应力,还会使薄膜中的有机物分解产生气体(又叫残气)。热应力和残气都会影响薄膜边缘的形状,使薄膜的边缘发生改变,导致镀膜料时图案形状发生改变,进而影响图形的加工。
发明内容
有鉴于此,本发明提出了一种PCB板的图形质量改善方法、系统及其应用,具体方案如下:
第一部分,本发明提出了一种PCB板的图形质量改善方法,包括:
在PCB板上预先划定镀膜料区和非镀膜料区;
在所述非镀膜料区上覆设薄膜以裸露出所述镀膜料区,并基于所述镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴所述第一区的第二区;
基于薄膜的性质选择并执行预设薄膜削减方案,在保留所述第一区的薄膜厚度的基础上逐渐削减所述第二区的薄膜厚度,直至所述第二区的薄膜厚度符合预设厚度条件;
通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅所述镀膜料区保留有膜料,且所述第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
在一个具体实施例中,所述薄膜削减方案包括:
当所述薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度;在镭射方案中,被镭射光照射的区域,干膜厚度会发生削减;
当所述薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度;在光罩方案中,未覆设光阻材料、且透光的区域中的湿膜厚度会发生削减。
在一个具体实施例中,所述厚度条件包括:第二区各部分的薄膜厚度等于或略高于预设基准厚度;
所述基准厚度为薄膜在热膨胀作用下不发生破损的最小薄膜厚度。
在一个具体实施例中,削减后的薄膜厚度不高于削减前的薄膜厚度的10%,且削减后的薄膜厚度大于0。
在一个具体实施例中,镀膜料区的反光度大于薄膜的反光度;
在执行薄膜削减方案的过程中,持续监测第二区的薄膜的反光度;
当某一部分的反光度突增,则判定该部分的薄膜厚度为0,出现薄膜破损,停止执行薄膜削减方案。
在一个具体实施例中,第一区的薄膜宽度略高于预设基准宽度;
所述基准宽度为薄膜足以维持独立的竖立形态、且不会在热膨胀作用下发生偏移的最小薄膜宽度。
在一个具体实施例中,通过调整光掩膜的透光性进而调整透光区域的光线强度,基于不同光线强度对薄膜厚度的削减速率的影响,构建第一光掩膜和第二光掩膜;
在透光性上,第一光掩膜高于第二光掩膜;
计算第一光掩膜和第二光掩膜的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一光掩膜和第二光掩膜的执行时间;
在实行镭射方案过程中,依次采用第一光掩膜和第二光掩膜的对薄膜进行相应执行时间的削减。
在一个具体实施例中,基于镭射光在不同镭射能量下对薄膜厚度的削减速率的影响,构建第一能量档位和第二能量档位;
在辐射能量上,第一能量档位高于第二能量档位;
计算第一能量档位和第二能量档位的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一能量档位和第二能量档位的执行时间;
在实行镭射方案过程中,依次采用第一能量档位和第二能量档位的辐射能量对薄膜进行相应执行时间的削减。
第二部分,本发明提出了一种PCB板的图形质量改善系统,包括:
镀区划定单元,用于在PCB板上预先划定镀膜料区和非镀膜料区;
薄膜划定单元,用于在所述非镀膜料区上覆设薄膜以裸露出所述镀膜料区,并基于所述镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴所述第一区的第二区;
薄膜削减单元,基于薄膜的性质选择并执行预设薄膜削减方案,在保留所述第一区的薄膜厚度的基础上逐渐削减所述第二区的薄膜厚度,直至所述第二区的薄膜厚度符合预设厚度条件;
蒸镀单元,通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅所述镀膜料区保留有膜料,而所述第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
在一个具体实施例中,所述薄膜削减方案包括:
当所述薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度,被镭射光照射的区域,干膜的厚度会发生削减;
当所述薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度,透光区域中湿膜的厚度会发生削减。
第一部分,本发明提出了一种PCB板,采用第一部分中任一项所述的图形质量改善方法进行图形的加工。
有益效果:本发明提供了一种PCB板的图形质量改善方法、系统及其应用,通过减少非镀膜料区域薄膜的厚度,以此来降低镀膜料过程中薄膜的热膨胀影响,减少了热应力和残气对薄膜的干扰,进而改善膜料图形边缘的完整度和精密度,解决了现有技术中因蒸镀工艺导致的图形边缘质量不佳的缺陷。
附图说明
图1为现有技术中蒸镀之后的镀料图形示意图;
图2为现有技术中蒸镀之后的薄膜变化示例图;
图3为本发明实施例的图形质量改善方法流程示意图;
图4为本发明实施例的削减后薄膜结构示意图;
图5为本发明实施例的图形质量改善系统模块示意图。
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
附图标记:1-镀区划定单元;2-薄膜划定单元;3-薄膜削减单元;4-蒸镀单元。
具体实施方式
在下文中,将更全面地描述本发明公开的各种实施例。本发明公开可具有各种实施例,并且可在其中做出调整和改变。然而,应理解:不存在将本发明公开的各种实施例限于在此公开的特定实施例的意图,而是应将本发明公开理解为涵盖落入本发明公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。
说明书附图1给出了现有技术缺陷的原因。在图1中,区域A为需要镀膜料的区域,则需要遮住区域A以外的区域。在膜料蒸镀过程中,因热膨胀作用而影响薄膜的收缩,导致区域A周围的薄膜边缘发生形变,进而会影响区域A的膜料形状,尤其是对图形直线度的影响。假设区域A为一个长方形,经过蒸镀之后会在PCB板上留下一个边缘呈非直线的形状。附图2展示了在蒸镀前后薄膜的变化示例图,向内凹陷只是其中一种情况。事实上,在蒸镀过程中,薄膜的边缘会变化成各种不规则的非直线形状。
在本发明公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明公开的各种实施例。如在此所使用,单数形式意在也包括复数形式,除非上下文清楚地另有指示。除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本发明公开的各种实施例中被清楚地限定。
实施例1
本发明实施例1公开了一种PCB板的图形质量改善方法,能够有效缓解热膨胀对薄膜边缘的影响,改善膜料蒸镀过程中的图形质量问题。图形质量改善方法流程图如说明书附图3所示,具体方案如下:
一种PCB板的图形质量改善方法,包括如下步骤:
101、在PCB板上预先划定镀膜料区和非镀膜料区;
102、在非镀膜料区上覆设薄膜以裸露出镀膜料区,并基于镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴第一区的第二区;
103、基于薄膜的性质选择并执行预设薄膜削减方案,在保留第一区的薄膜厚度的基础上逐渐削减第二区的薄膜厚度,直至第二区的薄膜厚度符合预设厚度条件;
104、通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅镀膜料区保留有膜料,而第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
本实施例的图形质量改善方案针对现有技术中因蒸镀工艺导致的图形边缘质量不佳的缺陷,通过减少非镀膜料区域薄膜的厚度,以此来降低镀膜料过程中薄膜的热膨胀影响,减少了热应力和残气对薄膜的干扰,进而改善膜料图形边缘的完整度和精密度。本实施例的方案可用于PCB板、半导体等精密制程工艺中的图形加工,该类制程工艺对图形边缘质量往往具有较高的要求。膜料具体为镀膜材料,如金锡等。
在本实施例中,镀膜料区即为最终要镀膜料(如金锡等)的区域,往往是根据实际需求划定的。除了镀膜料区以外的区域就是非镀膜料区,非镀膜料区需要覆设薄膜,避免膜料进入该区域。
针对非镀膜料区,需要覆设薄膜。薄膜包括干膜和湿膜,干膜和湿膜可根据不同的PCB板结构以及实际需求进行选择。干膜因其膜厚厚度均在数十微米,因此其精密程度远不如湿膜工艺。而湿膜工艺整体生产成本较干膜要高,因此使用干膜在非精密制程工艺中较为普遍。例如,针对表面较不平整或不必建立较厚的高度或要十分薄的膜厚等状况,可以考虑使用湿膜。而针对有孔的PCB板,干膜就会比较合适。如果环境不易保持干净,干膜也比较容易控制PCB板加工的品质。虽然湿膜的物料较为廉价,但并非随处可用。除了一般性的考虑外,仍应该配合实际的作业环境需求考虑。
其中,薄膜是需要借助特定的介质才能覆设到PCB板上。具体地,干膜是用特殊的薄膜贴在处理后的敷铜板上,进行曝光显影。湿膜是用曝光油墨涂布在敷铜板上,干燥后进行曝光显影。
本实施例既适用于采用干膜工艺的PCB板,也适用于采用湿膜工艺的PCB板,针对干膜和湿膜有不同的薄膜削减方案。
在非镀膜料区上覆设薄膜以裸露出镀膜料区,并基于镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴第一区的第二区。在薄膜上再划分出第一区和第二区,便于后续对第二区进行薄膜厚度削减。其中,第一区和第二区如附图4所示。具体地,薄膜削减方案包括:当薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度,被镭射光照射的区域,干膜的厚度会发生削减;当薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度,透光区域中湿膜的厚度会发生削减。
其中,镭射方案具体包括:利用镭射光照射薄膜,可削减薄膜的厚度。通过控制镭射能量和镭射时间,调整薄膜厚度的削减速率;通过控制镭射照射的区域,调整薄膜厚度的削减区域。
其中,光罩方案具体包括:在薄膜上覆设一层光阻材料(即光罩,Halftone Mask),这层光阻材料在曝光(一般是紫外光)后可以被特殊水溶液(显影液)融解。使特殊的光波越过光掩膜直射在光刻胶上,可以对光阻材料开展可选择性直射(曝光)。随后应用前边看到的显影液,融解掉被阳光照射的地区。通过光掩膜调整被光照射的地方,进而削减薄膜厚度。
执行预设薄膜削减方案,在保留第一区的薄膜厚度的基础上逐渐削减第二区的薄膜厚度,直至第二区的薄膜厚度符合预设厚度条件。厚度条件包括:第二区各部分的薄膜厚度等于或略高于预设基准厚度;当第二区的薄膜厚度为基准厚度时,薄膜足够薄、且在热膨胀作用下不会发生破损。薄膜削减的目的就是使第二区的薄膜尽可能的薄,薄膜变薄则意味着有机物减少,有机物在高温环境下分解出的气体就少。此外,薄膜的热应力与薄膜的厚度呈正相关,薄膜变薄,则热应力减小。薄膜的热应力本质上就是由于薄膜与PCB板之间对高温的形变程度不同而导致的。
优选地,削减后的薄膜厚度不高于削减前的薄膜厚度的10%,且削减后的薄膜厚度大于0。薄膜的厚度一定不能0,负责会导致薄膜失去应有的阻挡功能。同时,薄膜厚度也不能过小,过小可能在蒸镀过程中会出现破损。因此,在薄膜削减过程中,需要严格控制削减的程度。例如,在镭射过程中,需要控制镭射的能量以及时间。
本实施例提供了一种薄膜削减过程中的反馈方案,通过判断第二区的反光度判断有无出现破损。图形质量改善还包括:在执行薄膜削减方案的过程中,持续监测第二区的薄膜的反光度;当某一部分的反光度突增,则该部分的薄膜厚度为0。在实际应用中,薄膜敷设在金属上,金属能够反光,且反光度高于薄膜的反光度。基于反光度构建关于薄膜是否损坏的反馈。当薄膜发生损坏,会暴露出金属,由于镀膜料区的反光度大于薄膜的反光度,损坏部分的反光度会突增。
由于薄膜削减具备普遍性,可提前获取一个基准宽度和基准厚度。在实际应用中,往往会批量进行图形蒸镀,因此可以提前测试出薄膜的基准度。基准度可理解为薄膜维持基本状态的极限值,包括基准宽度和基准厚度。基准厚度是指薄膜在蒸镀环境下维持不破损的最低厚度。基准宽度是指薄膜在蒸镀环境下能维持基本的树立形态且不发生形变的最低宽度,此处的宽度主要是为了防止第一区的区域过于狭窄,导致在高温环境下会发生形变或偏移。薄膜宽度W和薄膜厚度H如说明书附图4所示。
具体地,第一区的薄膜宽度略高于预设基准宽度;当薄膜宽度为基准宽度时,薄膜足以维持独立的竖立形态、且不会在热膨胀作用下发生偏移。在蒸镀过程中会存在气体流动,若薄膜过于狭窄,会在气体流动的作用下发生摇摆,影响最终的图形形状。
为了保证厚度削减的精度、效率以及稳定性,本实施例提出了分别针对光罩方案和镭射方案的控制手段。具体包括如下:
关于光罩方案:通过调整光掩膜的透光性进而调整透光区域的光线强度,基于不同光线强度对薄膜厚度的削减速率的影响,构建第一光掩膜和第二光掩膜;在透光性上,第一光掩膜高于第二光掩膜;计算第一光掩膜和第二光掩膜的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一光掩膜和第二光掩膜的执行时间;在实行镭射方案过程中,依次采用第一光掩膜和第二光掩膜的对薄膜进行相应执行时间的削减。
关于镭射方案:基于镭射光在不同镭射能量下对薄膜厚度的削减速率的影响,构建第一能量档位和第二能量档位;在辐射能量上,第一能量档位高于第二能量档位;计算第一能量档位和第二能量档位的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一能量档位和第二能量档位的执行时间;在实行镭射方案过程中,依次采用第一能量档位和第二能量档位的辐射能量对薄膜进行相应执行时间的削减。
本实施例提供了一种PCB板的图形质量改善方法,通过减少非镀膜料区域薄膜的厚度,以此来降低镀膜料过程中薄膜的热膨胀影响,减少了热应力和残气对薄膜的干扰,进而改善膜料图形边缘的完整度和精密度,解决了现有技术中因蒸镀工艺导致的图形边缘质量不佳的缺陷。
实施例2
本发明实施例2公开了一种PCB板的图形质量改善系统。在实施例1的基础上,将实施例1的方法系统化。PCB板的图形质量改善系统的模块示意图如说明书附图5所示,方案如下:
一种PCB板的图形质量改善系统,包括:
镀区划定单元1,用于在PCB板上预先划定镀膜料区和非镀膜料区;
薄膜划定单元2,用于在非镀膜料区上覆设薄膜以裸露出镀膜料区,并基于镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴第一区的第二区;
薄膜削减单元3,基于薄膜的性质选择并执行预设薄膜削减方案,在保留第一区的薄膜厚度的基础上逐渐削减第二区的薄膜厚度,直至第二区的薄膜厚度符合预设厚度条件;
蒸镀单元4,通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅镀膜料区保留有膜料,而第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
其中,薄膜削减方案包括:
当薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度,被镭射光照射的区域,干膜的厚度会发生削减;
当薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度,透光区域中湿膜的厚度会发生削减。
实施例3
本发明实施例3公开了一种PCB板,将实施例气的方法应用到具体实践中,使其更具应用性。
一种PCB板,采用实施例1的图形质量改善方法进行图形的加工。
本发明提供了一种PCB板的图形质量改善方法、系统及其应用,通过减少非镀膜料区域薄膜的厚度,以此来降低镀膜料过程中薄膜的热膨胀影响,减少了热应力和残气对薄膜的干扰,进而改善膜料图形边缘的完整度和精密度,解决了现有技术中因蒸镀工艺导致的图形边缘质量不佳的缺陷。
本领域技术人员可以理解附图只是一个优选实施场景的示意图,附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中,也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块,也可以进一步拆分成多个子模块。以上公开的仅为本发明的几个具体实施场景,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (10)
1.一种PCB板的图形质量改善方法,其特征在于,包括:
在PCB板上预先划定镀膜料区和非镀膜料区;
在所述非镀膜料区上覆设薄膜以裸露出所述镀膜料区,并基于所述镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴所述第一区的第二区;
基于薄膜的性质选择并执行预设薄膜削减方案,在保留所述第一区的薄膜厚度的基础上逐渐削减所述第二区的薄膜厚度,直至所述第二区的薄膜厚度符合预设厚度条件;
通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅所述镀膜料区保留有膜料,且所述第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
2.根据权利要求1所述的图形质量改善方法,其特征在于,所述薄膜削减方案包括:
当所述薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度;在镭射方案中,被镭射光照射的区域,干膜厚度会发生削减;
当所述薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度;在光罩方案中,未覆设光阻材料、且透光的区域中的湿膜厚度会发生削减。
3.根据权利要求1所述的图形质量改善方法,其特征在于,所述厚度条件包括:第二区各部分的薄膜厚度等于或略高于预设基准厚度;
所述基准厚度为薄膜在热膨胀作用下不发生破损的最小薄膜厚度。
4.根据权利要求1所述的图形质量改善方法,其特征在于,镀膜料区的反光度大于薄膜的反光度;
在执行薄膜削减方案的过程中,持续监测第二区的薄膜的反光度;
当某一部分的反光度突增,则判定该部分的薄膜厚度为0,出现薄膜破损,停止执行薄膜削减方案。
5.根据权利要求1所述的图形质量改善方法,其特征在于,第一区的薄膜宽度略高于预设基准宽度;
所述基准宽度为薄膜足以维持独立的竖立形态、且不会在热膨胀作用下发生偏移的最小薄膜宽度。
6.根据权利要求2所述的图形质量改善方法,其特征在于,通过调整光掩膜的透光性进而调整透光区域的光线强度,基于不同光线强度对薄膜厚度的削减速率的影响,构建第一光掩膜和第二光掩膜;
在透光性上,第一光掩膜高于第二光掩膜;
计算第一光掩膜和第二光掩膜的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一光掩膜和第二光掩膜的执行时间;
在实行镭射方案过程中,依次采用第一光掩膜和第二光掩膜的对薄膜进行相应执行时间的削减。
7.根据权利要求2所述的图形质量改善方法,其特征在于,基于镭射光在不同镭射能量下对薄膜厚度的削减速率的影响,构建第一能量档位和第二能量档位;
在辐射能量上,第一能量档位高于第二能量档位;
计算第一能量档位和第二能量档位的削减速率,结合薄膜的厚度,综合薄膜的削减稳定性、削减精度和削减效率,分别得出第一能量档位和第二能量档位的执行时间;
在实行镭射方案过程中,依次采用第一能量档位和第二能量档位的辐射能量对薄膜进行相应执行时间的削减。
8.一种PCB板的图形质量改善系统,其特征在于,包括:
镀区划定单元,用于在PCB板上预先划定镀膜料区和非镀膜料区;
薄膜划定单元,用于在所述非镀膜料区上覆设薄膜以裸露出所述镀膜料区,并基于所述镀膜料区的边缘形状在薄膜上划定出紧贴镀膜料区的第一区以及紧贴所述第一区的第二区;
薄膜削减单元,基于薄膜的性质选择并执行预设薄膜削减方案,在保留所述第一区的薄膜厚度的基础上逐渐削减所述第二区的薄膜厚度,直至所述第二区的薄膜厚度符合预设厚度条件;
蒸镀单元,通过真空蒸镀将膜料沉积在PCB板上,实现在薄膜的覆设下仅所述镀膜料区保留有膜料,而所述第一区的薄膜在热膨胀的影响下依旧保持原有的边缘形状,进而改善镀膜料区的图形质量。
9.根据权利要求8所述的图形质量改善系统,其特征在于,所述薄膜削减方案包括:
当所述薄膜为干膜时,通过镭射方案削减第二区的薄膜厚度,被镭射光照射的区域,干膜的厚度会发生削减;
当所述薄膜为湿膜时,通过光罩方案削减第二区的薄膜厚度,透光区域中湿膜的厚度会发生削减。
10.一种PCB板,其特征在于,采用权利要求1-7任一项所述的图形质量改善方法进行图形的加工。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211050462.5A CN115135024A (zh) | 2022-08-31 | 2022-08-31 | 一种pcb板的图形质量改善方法、系统及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211050462.5A CN115135024A (zh) | 2022-08-31 | 2022-08-31 | 一种pcb板的图形质量改善方法、系统及其应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115135024A true CN115135024A (zh) | 2022-09-30 |
Family
ID=83387143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211050462.5A Pending CN115135024A (zh) | 2022-08-31 | 2022-08-31 | 一种pcb板的图形质量改善方法、系统及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115135024A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399215A (zh) * | 2007-09-29 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面焊接突起的制作方法 |
CN105142345A (zh) * | 2015-08-04 | 2015-12-09 | 深圳市景旺电子股份有限公司 | 一种板面不平整pcb板的制作方法 |
US20170018581A1 (en) * | 2015-07-15 | 2017-01-19 | Boe Technology Group Co., Ltd. | Method for forming thin film pattern |
CN111367142A (zh) * | 2018-12-26 | 2020-07-03 | 聚灿光电科技(宿迁)有限公司 | 一种包含不同透光性的新型光学掩膜版 |
CN112020229A (zh) * | 2019-05-28 | 2020-12-01 | 庆鼎精密电子(淮安)有限公司 | 电路板的制作方法 |
-
2022
- 2022-08-31 CN CN202211050462.5A patent/CN115135024A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399215A (zh) * | 2007-09-29 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面焊接突起的制作方法 |
US20170018581A1 (en) * | 2015-07-15 | 2017-01-19 | Boe Technology Group Co., Ltd. | Method for forming thin film pattern |
CN105142345A (zh) * | 2015-08-04 | 2015-12-09 | 深圳市景旺电子股份有限公司 | 一种板面不平整pcb板的制作方法 |
CN111367142A (zh) * | 2018-12-26 | 2020-07-03 | 聚灿光电科技(宿迁)有限公司 | 一种包含不同透光性的新型光学掩膜版 |
CN112020229A (zh) * | 2019-05-28 | 2020-12-01 | 庆鼎精密电子(淮安)有限公司 | 电路板的制作方法 |
Non-Patent Citations (1)
Title |
---|
杨金声: "《离子束技术及应用》", 31 March 1995 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60024227T2 (de) | Verfahren zur photolackbeschichtung auf ein substrat | |
KR940007800B1 (ko) | 인쇄 배선 기판용 레지스트 패터닝방법 | |
US4379833A (en) | Self-aligned photoresist process | |
US4174219A (en) | Method of making a negative exposure mask | |
JPH024264A (ja) | 二層レジスト構造およびパターン形成方法 | |
WO1994026495A1 (en) | Apparatus and process for the production of fine line metal traces | |
US20150284855A1 (en) | Article with plated layer and method for manufacturing the same, and heat-shrinking resin film | |
CN115135024A (zh) | 一种pcb板的图形质量改善方法、系统及其应用 | |
KR101106375B1 (ko) | 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
US6495456B1 (en) | Method of manufacturing chip type electronic parts | |
PL195688B1 (pl) | Sposób wytwarzania przezroczystej tlenkowej warstwy przewodzącej | |
KR20150005156A (ko) | 리소그래피용 메타-포토레지스트 | |
KR101679697B1 (ko) | 인쇄회로기판의 제조방법 및 인쇄회로기판 제작용 필름 | |
KR100366615B1 (ko) | 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법 | |
CN114859649A (zh) | 掩模版、光刻装置和用于制造掩模版的方法 | |
KR100837338B1 (ko) | 곡면 기층의 노광 장치, 이를 이용한 곡면 기층의 패터닝방법 및 그방법으로 패터닝된 곡면 기층 | |
US6686128B1 (en) | Method of fabricating patterned layers of material upon a substrate | |
US5178975A (en) | High resolution X-ray mask having high aspect ratio absorber patterns | |
JP2005005453A (ja) | プリント配線板およびその製造方法 | |
JPH05229091A (ja) | スクリーン印刷用のスクリーンマスク及びその製造方法 | |
KR100276262B1 (ko) | 다층인쇄회로기판제조방법 | |
CN116744564A (zh) | 使用极薄光阻的电路基板全板镀铜减除法制程 | |
Caswell et al. | Formation of thin film circuits using preferential nucleation | |
US20240248387A1 (en) | Method and system to introduce bright field imaging at stitching area of high-na euv exposure | |
US20090111062A1 (en) | Pattern Formation Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220930 |