CN114745842A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN114745842A
CN114745842A CN202111591553.5A CN202111591553A CN114745842A CN 114745842 A CN114745842 A CN 114745842A CN 202111591553 A CN202111591553 A CN 202111591553A CN 114745842 A CN114745842 A CN 114745842A
Authority
CN
China
Prior art keywords
layer
electrode layer
circuit board
surface treatment
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111591553.5A
Other languages
English (en)
Other versions
CN114745842B (zh
Inventor
朴基晙
鲁圣辰
李俊九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongwoo Fine Chem Co Ltd
Original Assignee
Dongwoo Fine Chem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210138563A external-priority patent/KR20220092357A/ko
Application filed by Dongwoo Fine Chem Co Ltd filed Critical Dongwoo Fine Chem Co Ltd
Publication of CN114745842A publication Critical patent/CN114745842A/zh
Application granted granted Critical
Publication of CN114745842B publication Critical patent/CN114745842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0275Security details, e.g. tampering prevention or detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及电路板。该电路板包括:基底层;电极层,所述电极层形成在所述基底层上;钝化层,所述钝化层形成在所述电极层上,同时使所述电极层的一部分敞开;以及表面处理层,所述表面处理层形成在所述电极层的敞开表面上。表面处理层可含有70%至40%的铜和30%至60%的镍。

Description

电路板
技术领域
本发明涉及一种电路板。特别地,本发明涉及一种能够防止或最小化用于防止金属电极层的腐蚀的表面处理层的附着力降低、薄层电阻增加和环境可靠性降低的电路板。
背景技术
电路板可以包括基底层、形成在基底层上的电极层等。电极层通常由金属制成,金属在暴露时可能被湿气等腐蚀。为了防止电极层的这种腐蚀,在电极层上形成表面处理层。
韩国专利申请公开号10-2014-0000608(封装装置上的封装和封装半导体裸片的方法(Package on package devices and methods of packaging semiconductor dies))公开了在金属柱的侧壁上形成保护层。保护层由锡(Sn)、金(Au)、铜锗合金(CuGe)、铜(Cu)、镍(Ni)、铅(Pd)、有机化合物(有机保焊剂:OSP)等制成。由该材料制成的保护层在附着力、薄层电阻和环境可靠性(腐蚀)方面难以达到期望的标准。
发明内容
[技术问题]
本发明是为了解决现有技术的问题,并且本发明的目的是将电路板中的表面处理层的附着力、薄层电阻和环境可靠性(腐蚀)提高到期望的标准。
[技术方案]
用于实现此目的的本发明的电路板可被构造为包括基底层、电极层、钝化层、表面处理层等。
电极层可以形成在基底层上。
钝化层可以形成在电极层上,同时使电极层的一部分敞开。
表面处理层可以形成在电极层的敞开表面上。
在本发明的电路板中,基底层可以由玻璃制成。
本发明的电路板还可以包括形成在基底层和电极层之间的籽晶层。
在本发明的电路板中,表面处理层可以由铜和镍的合金制成。
在本发明的电路板中,表面处理层可含有70%至40%的铜和30%至60%的镍。
在本发明的电路板中,电极层可以包括第一电极层和第二电极层。在这种情况下,可以在第一电极层和第二电极层之间形成绝缘层。
本发明的电路板可包括穿透绝缘层以将第一电极层和第二电极层连接的导通孔。
在本发明的电路板中,钝化层可以形成在第二电极层、绝缘层和导通孔上,同时使第二电极层的一部分敞开。
在本发明的电路板中,表面处理层可以形成在第二电极层的敞开表面上。
在本发明的电路板中,第二电极层的其上形成有表面处理层的敞开表面可以用作LED接合焊盘,LED被安装在该LED接合焊盘上。
在本发明的电路板中,第二电极层可以包括共用地连接至LED接合焊盘的公共线和单独地连接至LED接合焊盘的单独线。
在本发明的电路板中,第一电极层或第二电极层可包括未连接至LED接合焊盘的虚拟线。
[有益效果]
在本发明的电路板中,表面处理层由铜和镍的合金组成,其中铜含量为70%至40%,镍含量为30%至60%。通过这种构造,本发明的表面处理层能够满足附着力、薄层电阻和环境可靠性(腐蚀)的标准。
附图说明
图1是示出根据本发明的电路板的结构的横截面图。
具体实施方式
[最佳方式]
以下,参照附图更详细地描述本发明。
图1是示出根据本发明的电路板的结构的横截面图。
如图1所示,本发明的电路板可包括基底层110、籽晶层120、第一电极层130、绝缘层140、第二电极层150、导通孔160、表面处理层170、钝化层180等。
基底层110是电路板的基板,并且可以由玻璃材料制成。基底层110的尺寸可以为1100mm×1250mm。基底层110的厚度可以在0.4mm至0.7mm的范围内。
除玻璃外,基底层110可配置为膜的形式,例如PI膜、COP膜、PET膜等。
籽晶层120可以形成在基底层110上。籽晶层120可以执行将与其联接的第一电极层130牢固地联接至基底层110的功能。籽晶层120可以具有与第一电极层130相同的图案。
籽晶层120可由导电金属(例如铬、镍或铬/镍合金)或金属氧化物(例如氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铝锌(AZO)、氧化锌(ZnOx)、氧化钛(TiO2)或氧化铝(Al2O3))制成。
籽晶层120可以通过形成电路图案的方法来形成,例如可以使用光学处理、溅射处理等。
在光学处理中,在基底层110上形成金属氧化物,在金属氧化物上形成抗蚀剂层,以及可以执行诸如抗蚀剂层的曝光、显影、蚀刻和剥离的处理。
在溅射处理中,可在惰性气氛中使用金属氧化物靶或在含氧气氛中使用金属靶来执行溅射。
第一电极层130可以形成在籽晶层120上。第一电极层130可通过图案化导电金属来形成。作为导电金属,例如,可以使用银(Ag)、铜(Cu)、金(Au)、铝(Al)、铂(Pt)、钯(Pd)、铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、碲(Te)、钒(V)、铌(Nb)、钼(Mo)等。
第一电极层130可被构造为网状图案以消除可见性。
第一电极层130是导电电路层,并且可用于供电、信号传输等。
第一电极层130可以竖向连接至将在稍后描述的第二电极层150,并且用作共用地连接至多个部件的公共线或用作单独地连接至一个部件的单独线。第一电极层130的一部分可以是未连接至电源等的虚拟线。
第一电极层130可以通过利用形成电路图案的方法(例如,光学处理、溅射处理、电镀处理等)来形成。
在光学处理中,在基底层110上形成金属,随后形成抗蚀剂层,以及可以执行诸如抗蚀剂层的曝光、显影、蚀刻和剥离的处理。
溅射处理可以在惰性气氛(如氩气)中使用导电金属靶来执行。
可以利用籽晶层120以电解或化学镀方式执行电镀处理。
绝缘层140可以形成在第一电极层130上。
绝缘层140使第一电极层130和第二电极层150隔绝,并且可以由绝缘材料制成,绝缘材料例如为热固性有机材料或光固化有机材料,例如环氧化合物、丙烯酸化合物、或黑色素化合物。
第二电极层150可以形成在绝缘层140上。
第二电极层150可通过图案化导电金属来形成。作为导电金属,可以使用与第一电极层130的材料相同的材料,例如,银(Ag)、铜(Cu)、金(Au)、铝(Al)、铂(Pt)、钯(Pd)、铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、碲(Te)、钒(V)、铌(Nb)、钼(Mo)等。
与第一电极层130类似,第二电极层150可被构造为网状图案以消除可见性。
与上述第一电极层130类似,第二电极层150是导电电路层,并且可用于供电、信号传输等。
第二电极层150可以竖向连接至第一电极层130,并且用作共用地连接至多个部件的公共线或用作单独地连接至一个部件的单独线。第二电极层150的一部分可以是未连接至电源等的虚拟线。
如图1所示,第二电极层150的一部分未被稍后描述的钝化层180盖住,而是向外敞开(尽管敞开部分的上表面将被稍后描述的表面处理层170覆盖,这里描述的是关于第二电极层150形成开口),并且诸如发光二极管的各种安装部件(未示出)可以联接至开口区域。因此,第二电极层150的开口区域可以用作接合焊盘。这里,可以设置多个接合焊盘。
公共线或单独线可连接至第二电极层150的接合焊盘。公共线可以共用地连接至多个接合焊盘,并且单独线可以分别地连接至多个接合焊盘。例如,可以提供公共线作为电路板的阴极线,并且可以提供单独线作为电路板的阳极线。通过该构造,可以单独控制联接至接合焊盘的发光二极管(LED)。
第二电极层150可以通过利用形成电路图案的方法(例如,上述光学处理、溅射处理、电镀处理等)来形成。
电镀处理可以以电解或化学镀方式执行。
导通孔160可以穿过绝缘层140以将第一电极层130和第二电极层150连接,或者将第一电极层130连接至外部连接端子。
与第一电极层130和第二电极层150一样,导通孔160可以由导电金属制成,导电金属例如为银(Ag)、铜(Cu)、金(Au)、铝(Al)、铂(Pt)、钯(Pd)、铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、碲(Te)、钒(V)、铌(Nb),钼(Mo)等。
导通孔160可在与第二电极层150相同的处理中形成,并且在这种情况下,第二电极层150和导通孔160可一体形成。
表面处理层170形成为防止第二电极层150的敞开表面被腐蚀,并且可以形成在第二电极层150的敞开表面上。
表面处理层170可优选地仅形成在第二电极层150的敞开表面上。然而,如果在该过程中较容易形成在第二电极层150的整个表面上,则表面处理层170可以形成在第二电极层150的整个表面上。在这种情况下,表面处理层170的一部分可埋入钝化层180中。
表面处理层170可由单独的锡(Sn)、金(Au)、铜锗合金(CuGe)、铜(Cu)、镍(Ni)、铅(Pd)或有机化合物(有机保焊剂:OSP)制成。然而,在这种情况下,很难满足附着力、薄层电阻、环境可靠性(腐蚀)等的标准。因此,对其合金进行了大量试验。结果证实,当铜(Cu)和镍(Ni)被混合以形成待使用的合金时,附着力、薄层电阻和环境可靠性(腐蚀)得到显著改善。
然而,即使将铜/镍合金用作表面处理层170,也并非所有的具有不同混合比的合金都满足附着力、薄层电阻、环境可靠性(腐蚀)等方面的所有可接受的标准。
下表1示出了当表面处理层170由铜/镍合金形成时,根据铜和镍的混合比,表面处理层170的附着力的变化。这里,在附着力测试中,当在将芯片放置在表面处理层170上的状态下使用测量尖端将芯片推向芯片侧面时,测量芯片移动的力,即最小力。如果附着力的测量值(gf/inch(英寸))小于200,则表示为×;如果测量值大于200且小于1500,则表示为△;如果测量值大于或等于1500,则表示为○。
[表1]
Figure BDA0003430038910000061
参照上面的表1,可以看出,当添加到铜中的镍的含量增加时,附着力增加。考虑到附着力的下限为1500gf/inch,当使用铜/镍合金作为表面处理层170时,可以优选将镍含量保持为30%或更高。
下表2示出了当使用铜/镍合金作为表面处理层170时,根据铜和镍的混合比,表面处理层170的薄层电阻的测量值。这里,通过使用100%铜的薄层电阻值作为参考值,根据镍含量的增加测量薄层电阻的变化来测量薄层电阻值,增加量以%表示。
[表2]
Figure BDA0003430038910000071
参照上面的表2,可以看出,随着添加到铜中的镍的含量的增加,薄层电阻也增加。考虑到薄层电阻基于铜的可允许的增加为小于10%,当使用铜/镍合金作为表面处理层170时,可以优选将镍含量保持在60%或更低。
下表3示出了当使用铜/镍合金作为表面处理层170时,根据铜和镍的混合比,表面处理层170的环境可靠性(腐蚀)测量。这里,通过测量表面处理层170在85℃的温度和85%的湿度的环境中暴露120小时时是否被腐蚀来测量环境可靠性。如果发生腐蚀,则标记为×;如果未发生腐蚀,则标记为○。
[表3]
Figure BDA0003430038910000081
参照上面的表3,可以看出,当添加到铜中的镍的含量增加时,可以防止腐蚀。根据上面的表3,优选将镍含量保持为20%或更高。
将上面表1至表3中的结果结合,当使用铜/镍合金作为表面处理层170时,为了满足附着力、薄层电阻和环境可靠性(腐蚀)的所有标准,优选以70%至40%的铜和30%至60%的镍的混合比构成铜/镍合金。
钝化层180可以形成在第二电极层150、绝缘层140和导通孔160上,同时使第二电极层150部分敞开。
钝化层180隔绝并保护第二电极层150等,并且可以被构造为使连接至电路板的表面处理层170敞开。钝化层180可由一般绝缘体形成,例如,由从可固化预聚合物、可固化聚合物和塑料聚合物中选择的至少一种材料形成。
钝化层180可由可制成膜的清漆型材料形成。清漆型材料可包括多晶硅基材料(如聚二甲基硅氧烷(PDMS)、聚有机硅氧烷(POS))、聚酰亚胺基材料、或聚氨酯基材料(如氨纶)等。这些清漆型材料是柔性绝缘体,这可以增加触摸传感器的拉伸性,并增加动态折叠能力。
尽管已经示出并描述了本发明的特定实施方式,但本领域技术人员将理解,并不旨在将本发明限制于优选实施方式,并且对于本领域技术人员来说显而易见的是,在不脱离本发明的精神和范围的情况下可以进行各种改变和修改。
因此,本发明的范围将由所附权利要求及其等价物限定。
[附图标记的说明]
110:基底层 120:籽晶层
130:第一电极层 140:绝缘层
150:第二电极层 160:导通孔
170:表面处理层 180:钝化层

Claims (9)

1.一种电路板,包括:
基底层;
电极层,所述电极层形成在所述基底层上;
钝化层,所述钝化层形成在所述电极层上,同时使所述电极层的一部分敞开;以及
表面处理层,所述表面处理层形成在所述电极层的敞开表面上。
2.如权利要求1所述的电路板,其中,所述基底层由玻璃制成。
3.如权利要求2所述的电路板,还包括:
在所述基底层和所述电极层之间的籽晶层。
4.如权利要求1至3中任一项所述的电路板,其中,所述表面处理层由铜和镍的合金制成。
5.如权利要求4所述的电路板,其中,所述表面处理层含有70%至40%的铜和30%至60%的镍。
6.如权利要求5所述的电路板,其中,
所述电极层包括第一电极层和第二电极层;
所述电路板还包括形成在所述第一电极层和所述第二电极层之间的绝缘层、以及穿透所述绝缘层以将所述第一电极层和所述第二电极层连接的导通孔;
所述钝化层形成在所述第二电极层、所述绝缘层和所述导通孔上,同时使所述第二电极层的一部分敞开;以及
所述表面处理层形成在所述第二电极层的敞开表面上。
7.如权利要求6所述的电路板,其中,所述第二电极层的其上形成有所述表面处理层的所述敞开表面用作LED接合焊盘,LED被安装在所述LED接合焊盘上。
8.如权利要求7所述的电路板,其中,所述第二电极层包括:
共用地连接至所述LED接合焊盘的公共线;以及
单独地连接至所述LED接合焊盘的单独线。
9.如权利要求8所述的电路板,其中,所述第一电极层或所述第二电极层包括未连接至所述LED接合焊盘的虚拟线。
CN202111591553.5A 2020-12-24 2021-12-23 电路板 Active CN114745842B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0183397 2020-12-24
KR20200183397 2020-12-24
KR1020210138563A KR20220092357A (ko) 2020-12-24 2021-10-18 회로 기판
KR10-2021-0138563 2021-10-18

Publications (2)

Publication Number Publication Date
CN114745842A true CN114745842A (zh) 2022-07-12
CN114745842B CN114745842B (zh) 2024-04-19

Family

ID=82118177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111591553.5A Active CN114745842B (zh) 2020-12-24 2021-12-23 电路板

Country Status (1)

Country Link
CN (1) CN114745842B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218284A (zh) * 1997-11-12 1999-06-02 国际商业机器公司 集成电路布线工艺
US20110199772A1 (en) * 2010-02-12 2011-08-18 Toshiba Lighting & Technology Corporation Light-emitting device and illumination device
WO2012124424A1 (ja) * 2011-03-14 2012-09-20 Jx日鉱日石金属株式会社 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
US20150380670A1 (en) * 2013-03-07 2015-12-31 Rohm Co., Ltd. Organic thin film photovoltaic device, fabrication method thereof, and electronic apparatus
CN109300871A (zh) * 2017-07-24 2019-02-01 三星电子株式会社 半导体器件、半导体封装及制造半导体器件的方法
CN109964544A (zh) * 2016-12-02 2019-07-02 凸版印刷株式会社 电子部件以及电子部件制造方法
CN112020229A (zh) * 2019-05-28 2020-12-01 庆鼎精密电子(淮安)有限公司 电路板的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218284A (zh) * 1997-11-12 1999-06-02 国际商业机器公司 集成电路布线工艺
US20110199772A1 (en) * 2010-02-12 2011-08-18 Toshiba Lighting & Technology Corporation Light-emitting device and illumination device
WO2012124424A1 (ja) * 2011-03-14 2012-09-20 Jx日鉱日石金属株式会社 電子回路形成方法、電子回路及び電子回路形成用銅張積層板
US20150380670A1 (en) * 2013-03-07 2015-12-31 Rohm Co., Ltd. Organic thin film photovoltaic device, fabrication method thereof, and electronic apparatus
CN109964544A (zh) * 2016-12-02 2019-07-02 凸版印刷株式会社 电子部件以及电子部件制造方法
CN109300871A (zh) * 2017-07-24 2019-02-01 三星电子株式会社 半导体器件、半导体封装及制造半导体器件的方法
CN112020229A (zh) * 2019-05-28 2020-12-01 庆鼎精密电子(淮安)有限公司 电路板的制作方法

Also Published As

Publication number Publication date
US20220210923A1 (en) 2022-06-30
CN114745842B (zh) 2024-04-19
TW202316932A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
US7233074B2 (en) Semiconductor device with improved contacts
KR101130134B1 (ko) 패드 구조 및 그 제조방법
US7459345B2 (en) Packaging method for an electronic element
JP2004518022A5 (zh)
US7411303B2 (en) Semiconductor assembly having substrate with electroplated contact pads
KR20210000655A (ko) 회로기판
EP3897078A1 (en) Printed circuit board
CN103958120A (zh) 锡基焊球和包含它的半导体封装
CN114745842B (zh) 电路板
US12004301B2 (en) Circuit board
US20150115442A1 (en) Redistribution layer and method of forming a redistribution layer
KR102036293B1 (ko) 전극 접속 구조물 및 터치 센서
TWI837555B (zh) 電路板
KR20050002601A (ko) 반도체 패키지용 리드 프레임
US11832385B2 (en) Circuit board
KR20220092357A (ko) 회로 기판
JP4447215B2 (ja) 電子部品
KR20220092358A (ko) 회로 기판
CN111916550B (zh) 电子装置
JP7106701B2 (ja) タッチパネル及びその製造方法
US20210345493A1 (en) Flexible circuit board, manufacturing method therefor, and package having flexible circuit board
KR20210019041A (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
DE10357673A1 (de) Montage- und Klebeschicht für Halbleiterbauelement
TW200411888A (en) Method for plating metal layer over pads on substrate for semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant