CN110418509B - 满足pcb特定蚀刻因子要求的线路补偿方法 - Google Patents
满足pcb特定蚀刻因子要求的线路补偿方法 Download PDFInfo
- Publication number
- CN110418509B CN110418509B CN201910688932.2A CN201910688932A CN110418509B CN 110418509 B CN110418509 B CN 110418509B CN 201910688932 A CN201910688932 A CN 201910688932A CN 110418509 B CN110418509 B CN 110418509B
- Authority
- CN
- China
- Prior art keywords
- copper
- etching
- rate
- etched
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明涉及一种满足PCB特定蚀刻因子要求的线路补偿方法，包括如下步骤：获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u；根据
得到理论补偿值X；按照不小于理论补偿值X的值进行补偿。上述的满足PCB特定蚀刻因子要求的线路补偿方法，通过获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u，根据客户对铜的厚度要求，以及需求的蚀刻因子，能实时得到理论补偿值X，无需如传统的大量测试不同铜的厚度以不同的补偿值进行蚀刻，也无需将最终蚀刻后符合要求的产品对应的补偿值作为理论补偿值，如此能提高工作效率，节约大量的蚀刻时间以及生产成本。
Description
技术领域
本发明涉及一种线路补偿方法，特别是涉及一种满足PCB特定蚀刻因子要求的线路补偿方法。
背景技术
随着电子产品朝高速化、高频化发展，高频高速的线路板中特性阻抗要求越来越高。为保证特性阻抗符合要求，除了对线路板的材料、介质厚度、线宽精度、铜厚、阻焊油墨等选择与控制外，还需要对高频高速的线路板的线宽的蚀刻因子进行控制。PCB(PrintedCircuit Board印制电路板)制作过程中，为保证其蚀刻因子以及线宽满足客户的要求，需要对线路的宽度进行补偿，不同的铜厚以及蚀刻因子要求对应的线路的宽度补偿值不同。传统地，随着不同产品对蚀刻因子提出各种差异化要求，PCB在制造过程中，一方面，需要大量测试不同铜厚、不同蚀刻因子所对应的宽度补偿值，另一方面，随着设备使用时间的增加，设备蚀刻能力下降，对应的宽度补偿值需定期重新测试调整。测试工作量庞大，工作效率低下，极大地浪费了人工成本和物料成本。
发明内容
基于此，有必要克服现有技术的缺陷，提供一种满足PCB特定蚀刻因子要求的线路补偿方法，它能够提高工作效率，降低人工成本及物料成本。
其技术方案如下：
一种满足PCB特定蚀刻因子要求的线路补偿方法，包括如下步骤：
获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u；其中，所述获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u的步骤包括：
取在实际生产环境条件下进行蚀刻处理后的线路板；
选所述线路板上任意一个完成蚀刻铜作为检测对象，获取所述检测对象上的抗蚀层多出于所述完成蚀刻铜的抗蚀部分的横向长度H1，以及所述抗蚀层的底侧边缘与所述完成蚀刻铜的底侧边缘之间的斜向距离H2，根据H1/H2的速率比值作为速率比值u；
根据
得到理论补偿值X，其中H为待进行蚀刻铜的厚度，Z为需求的蚀刻因子；
按照不小于理论补偿值X的值进行补偿。
上述的满足PCB特定蚀刻因子要求的线路补偿方法，通过获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u，根据客户对铜的厚度要求，以及需求的蚀刻因子，能够实时得到理论补偿值X，无需如传统的大量测试不同铜的厚度以不同的补偿值进行蚀刻，也无需如传统将最终蚀刻后符合要求的产品对应的补偿值作为理论补偿值，如此能提高工作效率，节约大量的蚀刻时间以及生产成本。
在其中一个实施例中，同一个所述线路板的检测对象有多个，获取多个所述检测对象分别所对应的多个速率比值，将多个速率比值的平均值作为速率比值u。
在其中一个实施例中，取在实际生产环境条件下进行蚀刻处理后的多个线路板，将多个所述线路板的速率比值的平均值作为速率比值u。
在其中一个实施例中，所述检测对象的厚度为所述待进行蚀刻铜的厚度相同。
在其中一个实施例中，所述检测对象与其相邻的导线之间的间距和所述待进行蚀刻铜与其相邻的导线之间的间距相同。
在其中一个实施例中，所述取在实际生产环境条件下进行蚀刻处理后的线路板的步骤之前包括：
提供覆铜板；
在所述覆铜板上贴干膜；
将贴设有干膜的所述覆铜板采用图形转移处理将需要蚀刻的铜暴露出来；
图形转移处理后的覆铜板放入到蚀刻液中进行蚀刻处理。
在其中一个实施例中，所述覆铜板上的铜厚不小于1OZ；或者所述覆铜板上的铜厚与所述待进行蚀刻铜的厚度H相同。
在其中一个实施例中，图形转移处理后的覆铜板上形成有两个以上抗蚀层，相邻两个所述抗蚀层之间的距离L为2mil～5mil。
在其中一个实施例中，在提供覆铜板步骤之后以及在贴干膜处理步骤之前还包括步骤：
前处理，去除所述覆铜板的铜面上的杂物以及氧化物，并粗化铜面。
在其中一个实施例中，所述按照不小于理论补偿值X的值进行补偿的方法为，在所述理论补偿值X的基础上增加0mil～1mil。
附图说明
图1为本发明一实施例所述的满足PCB特定蚀刻因子要求的线路补偿方法的流程图；
图2为本发明一实施例所述的满足PCB特定蚀刻因子要求的线路补偿方法中在覆铜板上贴合干膜的结构示意图；
图3为本发明一实施例所述的满足PCB特定蚀刻因子要求的线路补偿方法中在覆铜板上的干膜显影后的结构示意图；
图4为本发明一实施例所述的满足PCB特定蚀刻因子要求的线路补偿方法中在覆铜板蚀刻处理后的结构示意图。
附图标记：
10、基材，20、铜，30、干膜，40、抗蚀层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明的描述中，需要理解的是，当一个元件被认为是“连接”另一个元件，可以是直接连接到另一个元件或者可能同时存在中间元件。相反，当元件为称作“直接”与另一元件连接时，不存在中间元件。
在一个实施例中，请参阅图1，一种满足PCB特定蚀刻因子要求的线路补偿方法，包括如下步骤：
获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u；
其中，实际生产环境条件指的是待进行线路制作的线路板准备进行蚀刻处理的生产环境条件。准备进行蚀刻处理的生产环境条件包括生产设备本身、蚀刻液、喷淋压力等，它们能影响蚀刻能力。由于获取的为当前实际生产环境条件下的横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u，获取的速率比值u接近于待进行线路制作的线路板进行蚀刻处理时的横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值，如此，速率比值u具有较高的参考价值。
根据
得到理论补偿值X，其中H为待进行蚀刻铜的厚度，Z为需求的蚀刻因子；
按照不小于理论补偿值X的值进行补偿。
具体而言，所述按照不小于理论补偿值X的值进行补偿的方法为在所述理论补偿值X的基础上增加0mil～1mil。例如，所述按照不小于理论补偿值X的值进行补偿的方法为，在所述理论补偿值X的基础上增加0.1mil、0.2mil、0.3mil或0.4mil。
上述的满足PCB特定蚀刻因子要求的线路补偿方法，通过获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u，根据客户对铜的厚度要求，以及需求的蚀刻因子，能够实时得到理论补偿值X，无需如传统的大量测试不同铜的厚度以不同的补偿值进行蚀刻，也无需如传统将最终蚀刻后符合要求的产品对应的补偿值作为理论补偿值，如此能提高工作效率，节约大量的蚀刻时间以及生产成本。
进一步地，所述获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u的步骤包括：
取在实际生产环境条件下进行蚀刻处理后的线路板；
请参阅图4，选所述线路板上任意一个完成蚀刻铜20作为检测对象，获取所述检测对象上的抗蚀层40多出于所述完成蚀刻铜20的抗蚀部分的横向长度H1，以及所述抗蚀层40的底侧边缘与所述完成蚀刻铜20的底侧边缘之间的斜向距离H2，根据H1/H2的速率比值作为速率比值u。
其中，蚀刻因子Z满足公式：Z＝H/(D1-D2)，D1为蚀刻铜20实测底面线宽，D2为蚀刻铜20实测顶面线宽，那么D1-D2＝H/Z，抗蚀层40多出于所述完成蚀刻铜20的抗蚀部分的横向长度H1＝X+H/Z，抗蚀层40的底侧边缘与所述完成蚀刻铜20的底侧边缘之间的斜向距离
进一步地，同一个所述线路板的检测对象有多个，获取多个所述检测对象分别所对应的多个速率比值，将多个速率比值的平均值作为速率比值u。如此，根据多个检测对象分别对应的多个速率比值求取平均值得到速率比值u，速率比值u较为准确，具有参考价值。
进一步地，取在实际生产环境条件下进行蚀刻处理后的多个线路板，将多个所述线路板的速率比值的平均值作为速率比值u。如此，根据多个所述线路板的速率比值求取平均值得到速率比值u，速率比值u较为准确，具有参考价值。
作为一个可选的方案，也可以只是选取实际生产环境条件下进行蚀刻处理后的其中某一个线路板上的某一个完成蚀刻铜20作为检测对象，并根据该检测对象得到速率比值u。
在一个实施例中，所述检测对象的厚度为所述待进行蚀刻铜20的厚度相同；和/或，所述检测对象与其相邻的导线之间的间距和所述待进行蚀刻铜20与其相邻的导线之间的间距相同。如此，得到的速率比值u较为准确，具有参考价值。
在一个实施例中，请参阅图1至图4，所述取在实际生产环境条件下进行蚀刻处理后的线路板的步骤之前包括：
提供覆铜20板；
也就是在基材10上镀上铜20。
在所述覆铜20板上贴干膜30；
将贴设有干膜30的所述覆铜20板采用图形转移处理将需要蚀刻的铜20暴露出来；
也就是采用曝光显影的方式将贴设有干膜30的所述覆铜20板上需要蚀刻的铜20暴露出来。
图形转移处理后的覆铜20板放入到蚀刻液中进行蚀刻处理。
进一步地，所述覆铜20板上的铜20厚不小于1OZ；或者所述覆铜20板上的铜20厚与所述待进行蚀刻铜20的厚度H相同，或者所述覆铜20板上的铜20厚略大于所述待进行蚀刻铜20的厚度H。其中，1OZ为1.38mil。
进一步地，图形转移处理后的覆铜20板上形成有两个以上抗蚀层40，相邻两个所述抗蚀层40之间的距离L为2mil～5mil。也就是说，相邻两个抗蚀层40之间的区域为裸露区，蚀刻液通过该裸露区与覆铜20板上的铜20开始进行蚀刻处理；抗蚀层40下方的区域则有抗蚀层40保护，避免接触到蚀刻液被蚀刻。此外，相邻两个抗蚀层40之间的距离L模拟待进行线路制作的线路板上进行显影处理后相邻两个抗蚀层40之间的距离，使得进行蚀刻处理后得到的横向长度H1与斜向距离H2更加有参考价值。
在一个实施例中，在提供覆铜20板步骤之后以及在贴干膜30处理步骤之前还包括步骤：前处理，去除所述覆铜20板的铜20面上的杂物以及氧化物，并粗化铜20面。如此，能便于在覆铜20板上压合干膜30，也便于覆铜20板的铜20进行蚀刻处理。
请再参阅图1，在一个具体的实施例中，一种满足PCB特定蚀刻因子要求的线路补偿方法，包括如下步骤：
S10、提供覆铜20板；
也就是在基材10上镀上铜20。
S20、前处理，去除所述覆铜20板的铜20面上的杂物以及氧化物，并粗化铜20面。如此，能便于在覆铜20板上压合干膜30，也便于覆铜20板的铜20进行蚀刻处理。
S30、在所述覆铜20板上贴干膜30；
S40、将贴设有干膜30的所述覆铜20板采用图形转移处理将需要蚀刻的铜20暴露出来；
也就是采用曝光显影的方式将贴设有干膜30的所述覆铜20板上需要蚀刻的铜20暴露出来。
S50、图形转移处理后的覆铜20板放入到蚀刻液中进行蚀刻处理；
S60、获取抗蚀层40多出于所述完成蚀刻铜20的抗蚀部分的横向长度H1，以及所述抗蚀层40的底侧边缘与所述完成蚀刻铜20的底侧边缘之间的斜向距离H2，根据H1/H2的速率比值作为速率比值u。
如此，也就是相当于获取了实际生产环境条件下横向蚀刻铜20的第一速率与斜向蚀刻铜20的第二速率之间的速率比值u。
请参阅图4，其中，蚀刻因子Z满足公式：Z＝H/(D1-D2)，D1为蚀刻铜20实测底面线宽，D2为蚀刻铜20实测顶面线宽，那么D1-D2＝H/Z，抗蚀层40多出于所述完成蚀刻铜20的抗蚀部分的横向长度H1＝X+H/Z，抗蚀层40的底侧边缘与所述完成蚀刻铜20的底侧边缘之间的斜向距离
S70、根据
得到理论补偿值X，其中H为待进行蚀刻铜20的厚度，Z为需求的蚀刻因子；
S80、按照不小于理论补偿值X的值进行补偿。
上述的满足PCB特定蚀刻因子要求的线路补偿方法，通过获取实际生产环境条件下横向蚀刻铜20的第一速率与斜向蚀刻铜20的第二速率之间的速率比值u，根据客户对铜20的厚度要求，以及需求的蚀刻因子，能够实时得到理论补偿值X，无需如传统的大量测试不同铜20的厚度以不同的补偿值进行蚀刻，也无需如传统将最终蚀刻后符合要求的产品对应的补偿值作为理论补偿值，如此能提高工作效率，节约大量的蚀刻时间以及生产成本。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，包括如下步骤：
获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u；其中，所述获取实际生产环境条件下横向蚀刻铜的第一速率与斜向蚀刻铜的第二速率之间的速率比值u的步骤包括：
取在实际生产环境条件下进行蚀刻处理后的线路板；
选所述线路板上任意一个完成蚀刻铜作为检测对象，获取所述检测对象上的抗蚀层多出于所述完成蚀刻铜的抗蚀部分的横向长度H1，以及所述抗蚀层的底侧边缘与所述完成蚀刻铜的底侧边缘之间的斜向距离H2，根据H1/H2的速率比值作为速率比值u；
根据
得到理论补偿值X，其中H为待进行蚀刻铜的厚度，Z为需求的蚀刻因子；
按照不小于理论补偿值X的值进行补偿。
2.根据权利要求1所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，同一个所述线路板的检测对象有多个，获取多个所述检测对象分别所对应的多个速率比值，将多个速率比值的平均值作为速率比值u。
3.根据权利要求2所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，取在实际生产环境条件下进行蚀刻处理后的多个线路板，将多个所述线路板的速率比值的平均值作为速率比值u。
4.根据权利要求2所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，所述检测对象的厚度为所述待进行蚀刻铜的厚度相同。
5.根据权利要求2所述的满足PCB特定蚀刻因子要求的线路补偿方法，所述检测对象与其相邻的导线之间的间距和所述待进行蚀刻铜与其相邻的导线之间的间距相同。
6.根据权利要求1所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，所述取在实际生产环境条件下进行蚀刻处理后的线路板的步骤之前包括：
提供覆铜板；
在所述覆铜板上贴干膜；
将贴设有干膜的所述覆铜板采用图形转移处理将需要蚀刻的铜暴露出来；
图形转移处理后的覆铜板放入到蚀刻液中进行蚀刻处理。
7.根据权利要求6所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，所述覆铜板上的铜厚不小于1OZ；或者所述覆铜板上的铜厚与所述待进行蚀刻铜的厚度H相同。
8.根据权利要求6所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，图形转移处理后的覆铜板上形成有两个以上抗蚀层，相邻两个所述抗蚀层之间的距离L为2mil～5mil。
9.根据权利要求6所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，在提供覆铜板步骤之后以及在贴干膜处理步骤之前还包括步骤：
前处理，去除所述覆铜板的铜面上的杂物以及氧化物，并粗化铜面。
10.根据权利要求1所述的满足PCB特定蚀刻因子要求的线路补偿方法，其特征在于，所述按照不小于理论补偿值X的值进行补偿的方法为，在所述理论补偿值X的基础上增加0mil～1mil。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910688932.2A CN110418509B (zh) | 2019-07-29 | 2019-07-29 | 满足pcb特定蚀刻因子要求的线路补偿方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910688932.2A CN110418509B (zh) | 2019-07-29 | 2019-07-29 | 满足pcb特定蚀刻因子要求的线路补偿方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110418509A CN110418509A (zh) | 2019-11-05 |
| CN110418509B true CN110418509B (zh) | 2020-10-23 |
Family
ID=68363702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910688932.2A Active CN110418509B (zh) | 2019-07-29 | 2019-07-29 | 满足pcb特定蚀刻因子要求的线路补偿方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110418509B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111465220B (zh) * | 2020-04-23 | 2022-11-08 | 胜宏科技（惠州）股份有限公司 | 一种金手指蚀刻的补偿方法 |
| CN111526666B (zh) * | 2020-04-30 | 2021-07-02 | 生益电子股份有限公司 | 一种pcb制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209920A (ja) * | 2004-01-23 | 2005-08-04 | Casio Micronics Co Ltd | プリント配線基板、その製造方法および製造装置、配線回路パターン、ならびにプリント配線板 |
| CN100505987C (zh) * | 2007-01-26 | 2009-06-24 | 上海美维科技有限公司 | 提高蚀刻工艺中线路精度的方法 |
| JP4472006B2 (ja) * | 2007-09-04 | 2010-06-02 | メック株式会社 | エッチング液及び導体パターンの形成方法 |
| JP2010080661A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Kokusai Electric Inc | プリント基板製作方法 |
| CN104411105A (zh) * | 2014-11-21 | 2015-03-11 | 深圳崇达多层线路板有限公司 | 一种改善线路板线路蚀刻过度的方法 |
-
2019
- 2019-07-29 CN CN201910688932.2A patent/CN110418509B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110418509A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101195685B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| CN110418509B (zh) | 满足pcb特定蚀刻因子要求的线路补偿方法 | |
| US7551452B2 (en) | Printed circuit board | |
| WO2017071394A1 (zh) | 印制线路板及其制作方法 | |
| CN104284520B (zh) | 一种pcb表面处理方法 | |
| CN105746003A (zh) | 具有包埋电路的印刷线路板的制造方法及用该制造方法得到的印刷线路板 | |
| JP4240506B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| CN107787122B (zh) | 电路板线路补偿方法和装置 | |
| US6808866B2 (en) | Process for massively producing tape type flexible printed circuits | |
| CN110519925B (zh) | 一种快速推算pcb过孔孔铜厚度的方法 | |
| CN110557886B (zh) | Pcb板光标点的补偿方法及其应用和pcb板生产工艺 | |
| CN110473681B (zh) | 一种镍磷层埋置电阻化学精细调阻方法及腐蚀剂 | |
| CN108072343A (zh) | Pcb新材料涨缩补偿系数的评估方法 | |
| KR20110009790A (ko) | 플렉서블 인쇄 회로 기판 및 그 제조 방법 | |
| CN106576428B (zh) | 柔性铜布线板的制造方法及其所用的带支撑膜的柔性覆铜层叠板 | |
| CN112020229A (zh) | 电路板的制作方法 | |
| JP6127871B2 (ja) | 二層めっき基板の最大反り量の評価方法 | |
| CN104902690B (zh) | 一种电路板的制作方法 | |
| CN107872921A (zh) | 一种特性阻抗的设计方法 | |
| CN112004331B (zh) | 线路板及其制备方法 | |
| CN112654159A (zh) | 一种菲林自动补正的方法 | |
| CN103929898B (zh) | 一种超厚铜层的印刷电路板的制作方法 | |
| CN105555040A (zh) | 一种可提高外层图形及钻孔位置精度的pcb的制作方法 | |
| CN101971309A (zh) | 印刷电路及其制造方法 | |
| CN211531420U (zh) | 一种易于准确测量阻抗的柔性线路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |