JP2007227468A - パッケージ基板及びアンダーフィル充填方法 - Google Patents
パッケージ基板及びアンダーフィル充填方法 Download PDFInfo
- Publication number
- JP2007227468A JP2007227468A JP2006044228A JP2006044228A JP2007227468A JP 2007227468 A JP2007227468 A JP 2007227468A JP 2006044228 A JP2006044228 A JP 2006044228A JP 2006044228 A JP2006044228 A JP 2006044228A JP 2007227468 A JP2007227468 A JP 2007227468A
- Authority
- JP
- Japan
- Prior art keywords
- filling
- printed wiring
- wiring board
- electronic component
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】プリント配線板の充填孔からアンダーフィル材を充填する利便性を有し、且つ、機械的強度及び放熱性を向上させるパッケージ基板を提供する。
【解決手段】半導体チップ10と、表面に設けられた配線パターン22に半導体チップ10が実装され、半導体チップ10を実装した裏面に補強板24が配置され、半導体チップ10を実装した一部に充填孔26を有するプリント配線板20と、半導体チップ10とプリント配線板20の間に充填されたアンダーフィル材30と、充填孔26に充填された補強充填材34とを備える。
【選択図】図1
【解決手段】半導体チップ10と、表面に設けられた配線パターン22に半導体チップ10が実装され、半導体チップ10を実装した裏面に補強板24が配置され、半導体チップ10を実装した一部に充填孔26を有するプリント配線板20と、半導体チップ10とプリント配線板20の間に充填されたアンダーフィル材30と、充填孔26に充填された補強充填材34とを備える。
【選択図】図1
Description
本発明は、パッケージ基板に関し、特に基板とチップの隙間にアンダーフィル樹脂を充填するパッケージ基板及びアンダーフィル充填方法に関する。
近年の電子機器の小型・軽量・薄型化・高性能化の要求に伴い、プリント配線板上への電子部品実装に関して実装密度の向上が要求されている。中でも半導体部品の実装形態は、プリント配線板に直接半導体チップを実装するフリップチップ方式等のベアチップ実装が主流になりつつある。
ベアチップ実装において、プリント配線板と半導体チップの接合をするはんだ等による接合部を補強したり、半導体チップを外部環境から守るために、プリント配線板と半導体チップとの間にアンダーフィル材を充填する。アンダーフィル材を充填する方法として、半導体チップが実装されている裏面のプリント配線板に充填孔を開け、その充填孔からアンダーフィル材を充填することで、プリント配線板と半導体チップとの間に均一に充填する方法が開示されている(例えば、特許文献1及び2参照。)。
アンダーフィル材は、半導体チップの周辺部にはみ出してフィレットを形成する。アンダーフィル材の充填量が多い場合、フィレットが周辺部材まで到達してしまうことがある。そこで、アンダーフィル材のフィレットを形成する部分のプリント配線板に段差を設けて、フィレットが広がりすぎることを抑制する技術が開示されている(例えば、特許文献1参照。)。
しかしながら、半導体チップが実装される裏面のプリント配線板に充填孔を開けることで、充填孔の部分はプリント配線板が存在しなくなる。したがって、充填孔を開けない場合と比較して、機械的強度が劣る。充填孔の大きさや形状は、充填のしやすさや充填時間の長さと大きく関係するため、半導体チップの接合部の配列に応じた大きな充填孔を開けることが好ましいが、充填孔を大きくするほど機械的強度は低下してしまう問題がある。
また、プリント配線板にフレキシブル基板を用いる場合、フレキシブル基板のたわみによる部品の剥がれや、接続不良をなくすために、半導体チップ実装部の裏には補強板が取り付けられることがある。補強板として、金属板を用いて放熱性を向上させる機能も持たせている場合がある。補強板に金属板を用いる場合、裏面に充填孔を開けると機械的強度が低下するだけでなく、放熱性も阻害する要因になる。
特開平5−283478号公報
特開2000−260912号公報
本発明は、プリント配線板の充填孔からアンダーフィル材を充填する利便性を有し、且つ、機械的強度及び放熱性を向上させるパッケージ基板及びアンダーフィル充填方法を提供することを目的とする。
本願発明の一態様によれば、電子部品と、表面に設けられた配線パターンに電子部品が実装され、電子部品を実装した裏面に補強板が配置され、電子部品を実装した一部に充填孔を有するプリント配線板と、電子部品とプリント配線板の間に充填されたアンダーフィル材と、充填孔に充填された補強充填材とを備えるパッケージ基板であることを要旨とする。
本願発明の他の態様によれば、接合バンプ部を備えた電子部品を用意するステップと、表面に電子部品を実装する配線パターンが設けられ、電子部品を実装する裏面には補強板が配置されたプリント配線板を用意するステップと、プリント配線板の電子部品を実装する領域内に充填孔を形成するステップと、プリント配線板に電子部品を接合するステップと、充填孔から電子部品と配線パターンの間にアンダーフィル材を充填するステップと、充填孔に補強充填材を充填するステップとを含むアンダーフィル充填方法であることを要旨とする。
本発明によれば、プリント配線板の充填孔からアンダーフィル材を充填する利便性を有し、且つ、機械的強度及び放熱性を向上させるパッケージ基板及びアンダーフィル充填方法を提供することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本発明の実施の形態に係るパッケージ基板は、図1に示すように、電子部品としての半導体チップ10と、表面に設けられた配線パターン22に半導体チップ10が実装され、半導体チップ10を実装した裏面に補強板24が配置され、半導体チップ10を実装した一部に充填孔26を有するプリント配線板20と、半導体チップ10とプリント配線板20の間に充填されたアンダーフィル材30と、充填孔26に充填された補強充填材34とを備える。アンダーフィル材30は、半導体チップ10の周辺部にはみ出してフィレット部32を形成する。
半導体チップ10は、プリント配線板20上の配線パターン22と接合を行うための接合バンプ部12を備える。接合バンプ部12の材料としては、はんだ、銅、ニッケル、金、さらにはこれらの複合体等を用いることができる。
プリント配線板20は、絶縁性の基板である。プリント配線板20には、ポリイミド基板、ポリエチレンテレフタレート(PET)基板、ポリエチレンナフタレート(PEN)基板等の可撓性を有するフレキシブル基板を用いることができる。フレキシブル基板を用いる場合、厚さは25μm、12.5μm、8μm、6μm等を採用することができる。補強板24は、フレキシブル基板のたわみによる部品の剥がれや、接続不良をなくすために、ポリイミド等の樹脂や銅板等の金属を用いる。
配線パターン22は、プリント配線板20上に形成された導体の回路パターンである。配線パターン22は、プリント配線板20上に圧延銅箔または電解銅箔等によりパターン加工して形成される。配線パターン22には、銅箔以外の金属箔を導体として使うことも可能である。配線パターン22のパターン幅は、10〜500μmである。配線パターン22の厚さは、35μm、18μm、12μm、9μm等を採用することができる。
プリント配線板20の充填孔26は、プリント配線板20及び補強板24を貫通する孔である。充填孔26は、図2に示すように、半導体チップ10が実装された中心部に設けられることが好ましい。充填孔26を半導体チップ10の中心部に設けることで、アンダーフィル材30が充填されると均一に広がり、フィレット部32を半導体チップ10の四辺に均等に形成することができる。また、従来は半導体チップ10の側面からアンダーフィル材30を充填していたので、側面に要していたスペースを省くことができる。アンダーフィル材30は、半導体チップ10の裏面とプリント配線板20の間に空間を残してしまうと、電気的特性の確保や機械的強度に問題が発生するため、充填不足にならないように充填される。
フィレット部32は、酸素・水分等の侵入を防いで半導体チップ10を保護する。また、フィレット部32は、プリント配線板20と半導体チップ10の接着面積を大きくし、半導体装置の耐衝撃性などの強度が向上する。アンダーフィル材30には、エポキシ樹脂、ウレタン樹脂、及びアクリル樹脂等の熱または光で硬化する硬化性樹脂を用いる。
補強充填材34は、硬質で機械的強度が強く、熱伝導性を有する材料を用いる。補強充填材34としては、導電性ペースト、導電性接着剤、導電性はんだ、樹脂、及び金属部材等を用いることができる。
補強充填材34の機械的強度は、10MPa〜80MPa程度の引張強度があることが好ましく、高い引張強度であるほど好ましい。導電性はんだは、ペースト状で充填した後に加熱することが許容されれば、補強板24との金属結合によって40MPa〜80MPa程度の引張強度を有する。熱または光によって硬化するエポキシ樹脂等の硬化性樹脂等では、50MPa程度の引張強度を有する。銀、銅等の導電性粒子をコンパウンドに配合した導電性接着剤や導電性ペーストは、10MPa程度の引張強度を有する。
補強充填材34の熱伝導性は、1W/mK〜60W/mK程度であることが好ましく、高い熱伝導性であるほど好ましい。導電性はんだは、60W/mK程度の熱伝導性を有する。導電性接着剤及び導電性ペーストは、30W/mK程度の熱伝導性を有する。金属部材を用いる場合は、発熱部分との密着性が熱伝導を左右するが、金属の熱伝導性を活かすことができる。
以下に、図3のフローチャートを参照して、アンダーフィル充填方法を説明する。
(イ)まず、ステップS101において、接合バンプ部12を備えた半導体チップ10を用意する。半導体チップ10は、所望の機能を有し、周知の方法によって作製される。
(ロ)ステップS102において、表面に半導体チップ10を実装する配線パターン22が設けられ、半導体チップ10を実装する裏面には補強板24が配置されたプリント配線板20を用意する。
(ハ)ステップS103において、プリント配線板20の半導体チップ10を実装する領域内に充填孔26を形成する。充填孔26は、半導体チップ10が実装される中心部に設けることが好ましい。
(ニ)ステップS104において、プリント配線板20に半導体チップ10を接合する。接合する方法は、接合バンプ部12と配線パターン22が電気的に接合されればいかなる方法であってもよい。例えば、接合バンプ部12と配線パターン22の接合する方法としては、はんだ付けを用いた接合方法を採用することができる。
(ホ)ステップS105において、充填孔26から半導体チップ10とプリント配線板20の間にアンダーフィル材30を充填する。このときに、フィレット部32も形成される。そして、アンダーフィル材30及びフィレット部32に熱エネルギーまたは光エネルギーを照射して硬化させる。
(ヘ)ステップS106において、充填孔26に補強充填材34を充填する。
このように、本発明の実施の形態に係るアンダーフィル充填方法によって作製されたパッケージ基板は、プリント配線板20の充填孔26を有することで裏面からアンダーフィル材30を充填することができる利便性を有する。更に、機械的強度が強く、熱伝導性に優れる補強充填材34を充填孔26に充填させることで、パッケージ基板の機械的強度及び半導体チップ10から発生する熱の放熱性を向上させることができる。
(変形例)
本発明の実施の形態の変形例に係るパッケージ基板は、図4に示すように、図1に示したパッケージ基板と比して、半導体チップ10の表面にグラウンド部28が設けられている点が異なる。他は図1に示したパッケージ基板と実質的に同様であるので、重複した記載を省略する。グラウンド部28は、補強充填材34と導通を取るように設けられる。
本発明の実施の形態の変形例に係るパッケージ基板は、図4に示すように、図1に示したパッケージ基板と比して、半導体チップ10の表面にグラウンド部28が設けられている点が異なる。他は図1に示したパッケージ基板と実質的に同様であるので、重複した記載を省略する。グラウンド部28は、補強充填材34と導通を取るように設けられる。
補強充填材34は、導電性を有する材料を用いる。補強充填材34としては、導電性ペースト、導電性接着剤、導電性はんだ、樹脂、及び金属部材等を用いることができる。
補強充填材34の導電性は、10-5Ωcm〜10-9Ωcm程度の比抵抗であることが好ましく、高い導電性であるほど好ましい。導電性はんだは、10-9Ωcm程度の比抵抗を有する。導電性接着剤及び導電性ペーストは、10-5Ωcm程度の比抵抗を有する。
本発明の実施の形態の変形例に係るパッケージ基板によれば、グラウンド部28を備えることで、実装する半導体チップ10の近傍に安定電位を設けることになり、外来ノイズからの電磁シールド効果、及び放射ノイズの低減効果を得ることができる。更に、グラウンド部28を備えることで、グラウンドインピーダンス及びグラウンドループを低減させることができる。また、グラウンド部28から補強充填材34を介して放熱効果も有する。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、実施の形態においてアンダーフィル充填方法は、アンダーフィル材30を硬化させた後に補強充填材34を充填するように記載したが、アンダーフィル材30と補強充填材34に同じ材料を用いる場合は、充填孔26に貯まるまで続けて充填を行っても構わない。
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
10…半導体チップ
12…接合バンプ部
20…プリント配線板
22…配線パターン
24…補強板
26…充填孔
28…グラウンド部
30…アンダーフィル材
32…フィレット部
34…補強充填材
12…接合バンプ部
20…プリント配線板
22…配線パターン
24…補強板
26…充填孔
28…グラウンド部
30…アンダーフィル材
32…フィレット部
34…補強充填材
Claims (14)
- 電子部品と、
表面に設けられた配線パターンに前記電子部品が実装され、前記電子部品を実装した裏面に補強板が配置され、前記電子部品を実装した一部に充填孔を有するプリント配線板と、
前記電子部品と前記プリント配線板の間に充填されたアンダーフィル材と、
前記充填孔に充填された補強充填材
とを備えることを特徴とするパッケージ基板。 - 前記電子部品の周辺部にフィレット部が設けられることを特徴とする請求項1に記載のパッケージ基板。
- 前記プリント配線板は、前記補強充填材と導通を取れる位置にグラウンド部を更に備えることを特徴とする請求項1又は2に記載のパッケージ基板。
- 前記プリント配線板は、可撓性を有することを特徴とする請求項1〜3のいずれか1項に記載のパッケージ基板。
- 前記補強板は、樹脂で形成されていることを特徴とする請求項1〜4のいずれか1項に記載のパッケージ基板。
- 前記補強板は、金属であることを特徴とする請求項1〜4のいずれか1項に記載のパッケージ基板。
- 前記充填孔は、前記電子部品が実装された中心部に有することを特徴とする請求項1〜6のいずれか1項に記載のパッケージ基板。
- 前記補強充填材は、硬質の部材であることを特徴とする請求項1〜7のいずれか1項に記載のパッケージ基板。
- 前記補強充填材は、熱伝導性を有する部材であることを特徴とする請求項1〜8のいずれか1項に記載のパッケージ基板。
- 接合バンプ部を備えた電子部品を用意するステップと、
表面に前記電子部品を実装する配線パターンが設けられ、前記電子部品を実装する裏面には補強板が配置されたプリント配線板を用意するステップと、
前記プリント配線板の前記電子部品を実装する領域内に充填孔を形成するステップと、
前記プリント配線板に前記電子部品を接合するステップと、
前記充填孔から前記電子部品と前記配線パターンの間にアンダーフィル材を充填するステップと、
前記充填孔に補強充填材を充填するステップ
とを含むことを特徴とするアンダーフィル充填方法。 - 前記充填孔を形成するステップは、前記充填孔を前記電子部品が実装される前記プリント配線板の中心部に設けることを特徴とする請求項10に記載のアンダーフィル充填方法。
- 前記アンダーフィル材を充填するステップは、前記電子部品の周辺部にフィレット部を形成することを特徴とする請求項10又は11に記載のアンダーフィル充填方法。
- 前記補強充填材を充填するステップは、前記補強充填材として硬化性を有する材料を充填することを特徴とする請求項10〜12のいずれか1項に記載のアンダーフィル充填方法。
- 前記補強充填材を充填するステップは、前記補強充填材として熱伝導性を有する材料を充填することを特徴とする請求項10〜13のいずれか1項に記載のアンダーフィル充填方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044228A JP2007227468A (ja) | 2006-02-21 | 2006-02-21 | パッケージ基板及びアンダーフィル充填方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044228A JP2007227468A (ja) | 2006-02-21 | 2006-02-21 | パッケージ基板及びアンダーフィル充填方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007227468A true JP2007227468A (ja) | 2007-09-06 |
Family
ID=38549021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006044228A Pending JP2007227468A (ja) | 2006-02-21 | 2006-02-21 | パッケージ基板及びアンダーフィル充填方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007227468A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188410A (ja) * | 2008-02-11 | 2009-08-20 | Emcore Corp | Iii−v属半導体太陽電池を使用する集中太陽光発電システムモジュール |
US9923112B2 (en) | 2008-02-11 | 2018-03-20 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
CN113327899A (zh) * | 2021-04-22 | 2021-08-31 | 成都芯源系统有限公司 | 倒装芯片封装单元及封装方法 |
-
2006
- 2006-02-21 JP JP2006044228A patent/JP2007227468A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188410A (ja) * | 2008-02-11 | 2009-08-20 | Emcore Corp | Iii−v属半導体太陽電池を使用する集中太陽光発電システムモジュール |
US9923112B2 (en) | 2008-02-11 | 2018-03-20 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
CN112382618B (zh) * | 2020-11-09 | 2023-10-27 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
CN113327899A (zh) * | 2021-04-22 | 2021-08-31 | 成都芯源系统有限公司 | 倒装芯片封装单元及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437949B (zh) | A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component | |
JP5100878B1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
US9391044B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP6027001B2 (ja) | 放熱回路基板 | |
JP2015018979A (ja) | プリント配線板 | |
WO2018092529A1 (ja) | 高周波モジュール | |
JP2010157663A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP2012191002A (ja) | 半導体装置 | |
JP2007227468A (ja) | パッケージ基板及びアンダーフィル充填方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2010062199A (ja) | 回路基板 | |
JP2008211053A (ja) | フレキシブルプリント配線板 | |
JP2007258618A (ja) | 接続部補強構造、プリント配線板及び接続部補強構造形成方法 | |
JP4052078B2 (ja) | 半導体装置 | |
JP2005101365A (ja) | 電子装置 | |
JP2013089943A (ja) | プリント回路基板 | |
JP6007566B2 (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
JP2011077164A (ja) | 半導体発光装置 | |
KR20050001930A (ko) | 고밀도 칩 스케일 패키지 및 그 제조 방법 | |
JP2017204589A (ja) | 放熱チップ及び放熱構造 | |
JP5150553B2 (ja) | 配線基板及びその製造方法 | |
JP2008270684A (ja) | 電子装置 | |
WO2013145390A1 (ja) | フレキシブルプリント配線板およびその製造方法 | |
JP4697118B2 (ja) | 電子装置 |