JPH01191457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01191457A JPH01191457A JP1624388A JP1624388A JPH01191457A JP H01191457 A JPH01191457 A JP H01191457A JP 1624388 A JP1624388 A JP 1624388A JP 1624388 A JP1624388 A JP 1624388A JP H01191457 A JPH01191457 A JP H01191457A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- flip
- chip
- resin
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000011347 resin Substances 0.000 claims abstract description 40
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012530 fluid Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、混成集積回路等を対象とした半導体装置、
特にフリップチップの実装構造に関する。
特にフリップチップの実装構造に関する。
周知のように外付は半導体素子の実装方式とてフリップ
チップ方式がある。このフリップチップ方式は電極部に
はんだバンプを有し、配線基板上にフェイスダウンでボ
ンディングするようにしたものである。この実装方式を
第３図に示すと、図において１はバンプ電極２を備えた
フリップチップ、３はフリップチップ１のバンプ電極２
に対応した回路パターン４が形成された配線基板であり
、フリップチップ１の電極面を下向きにして配線基板上
の回路パターン４に位置を合わせ、この状態でバンプ電
ｉ２と回路パターン４との間がボンディングされる。
チップ方式がある。このフリップチップ方式は電極部に
はんだバンプを有し、配線基板上にフェイスダウンでボ
ンディングするようにしたものである。この実装方式を
第３図に示すと、図において１はバンプ電極２を備えた
フリップチップ、３はフリップチップ１のバンプ電極２
に対応した回路パターン４が形成された配線基板であり
、フリップチップ１の電極面を下向きにして配線基板上
の回路パターン４に位置を合わせ、この状態でバンプ電
ｉ２と回路パターン４との間がボンディングされる。
一方、前記のフリップチップ１は裸のまま配線基板３に
実装されることから、半導体素子の保護のためにフリッ
プチップ１にキャップを被せるか、あるいは第４図で示
すようにフリップチップ１の周面を封止樹脂層５で覆っ
て封止するようにしてところで第４図のようにフリップ
チップ１を配線基板３上にフェイスダウンボンディング
した後に樹脂封止する場合に、従来構造のままでは次記
のような問題点が発生する。すなわちフリップチップ１
はバンプ電極２により配線基板３の面から僅かに浮いた
状態にあり、かつその間隙は通常数十〜数百μｍ程度の
狭い間隙である。また封止樹脂は溶融状態にあっても左
程流動性が高くない。
実装されることから、半導体素子の保護のためにフリッ
プチップ１にキャップを被せるか、あるいは第４図で示
すようにフリップチップ１の周面を封止樹脂層５で覆っ
て封止するようにしてところで第４図のようにフリップ
チップ１を配線基板３上にフェイスダウンボンディング
した後に樹脂封止する場合に、従来構造のままでは次記
のような問題点が発生する。すなわちフリップチップ１
はバンプ電極２により配線基板３の面から僅かに浮いた
状態にあり、かつその間隙は通常数十〜数百μｍ程度の
狭い間隙である。また封止樹脂は溶融状態にあっても左
程流動性が高くない。
このために樹脂封止を行うに際して基板の上面側から樹
脂をポツティングすると、フリップチップ１と配線基板
３との間に挟まれた間隙内に封止樹脂が流動せず、この
結果として該間隙が空洞Ｇとして残り、フリップチップ
１と配線基板３゛との間の伝熱性を低下させる不具合を
招くことなる。
脂をポツティングすると、フリップチップ１と配線基板
３との間に挟まれた間隙内に封止樹脂が流動せず、この
結果として該間隙が空洞Ｇとして残り、フリップチップ
１と配線基板３゛との間の伝熱性を低下させる不具合を
招くことなる。
この発明は上記の点にかんがみ成されたものであり、そ
の目的は樹脂封止に際してフリップチップと配線基板と
の間に挟まれた狭い間隙内に封止樹脂を容易に流動させ
て完全に充填できるようにした半導体装置、特にそのフ
リップチップの実装上記問題点を解決するために、この
発明によれば、配線基板上に指定したフリップチップ実
装箇所にあらかじめ貫通穴を開口しておき、該配線基板
上にバンプ電極を備えたフリップチップをフェイスダウ
ンボンディングした後に前記貫通穴を封止樹脂の流動ゲ
ートとしてフリップチップと基板との間の間隙に封止樹
脂を充填して構成するものとする。
の目的は樹脂封止に際してフリップチップと配線基板と
の間に挟まれた狭い間隙内に封止樹脂を容易に流動させ
て完全に充填できるようにした半導体装置、特にそのフ
リップチップの実装上記問題点を解決するために、この
発明によれば、配線基板上に指定したフリップチップ実
装箇所にあらかじめ貫通穴を開口しておき、該配線基板
上にバンプ電極を備えたフリップチップをフェイスダウ
ンボンディングした後に前記貫通穴を封止樹脂の流動ゲ
ートとしてフリップチップと基板との間の間隙に封止樹
脂を充填して構成するものとする。
上記の構成でフリップチップを配ｍｉ板へ実装するには
、まずフリップチップを配線基板上の指定位置にフェイ
スダウンボンディングし、次に配線基板に穿孔した貫通
穴を通じて配ｍ基板の下面側から溶融状態にある封止樹
脂をフリップチップと配線基板との間の間隙に向けて加
圧注入するか、もしくは配線基板の上面側からフリップ
チップの周囲に封止樹脂をポツティングした状態で前記
貫通穴より真空引きして樹脂を吸引することにより、樹
脂がフリップチップと配線基板との間の狭い間隙内へ流
動して該間隙を完全に充填するようになる。
、まずフリップチップを配線基板上の指定位置にフェイ
スダウンボンディングし、次に配線基板に穿孔した貫通
穴を通じて配ｍ基板の下面側から溶融状態にある封止樹
脂をフリップチップと配線基板との間の間隙に向けて加
圧注入するか、もしくは配線基板の上面側からフリップ
チップの周囲に封止樹脂をポツティングした状態で前記
貫通穴より真空引きして樹脂を吸引することにより、樹
脂がフリップチップと配線基板との間の狭い間隙内へ流
動して該間隙を完全に充填するようになる。
第１図、第２図はそれぞれ異なる樹脂充填方法による本
発明の実施例を示すものであり、第４図に対応する同一
部材には同じ符号が付しである。
発明の実施例を示すものであり、第４図に対応する同一
部材には同じ符号が付しである。
すなわちこの発明により配線基板３にはあらかじめフリ
ップチップ１を実装する指定箇所に貫通穴６が穿孔され
ている。なおこの貫通穴６は同じ箇所で１ないし複数開
けてあり、特にスルーホール付き配ＮＩＡ基板ではこの
スルーホールを利用することも可能である。
ップチップ１を実装する指定箇所に貫通穴６が穿孔され
ている。なおこの貫通穴６は同じ箇所で１ないし複数開
けてあり、特にスルーホール付き配ＮＩＡ基板ではこの
スルーホールを利用することも可能である。
ここで第１図の実施例では従来と同様にフリップチップ
１を配線基板３の指定箇所にフェイスダウンボンディン
グした後に、前記貫通穴６を樹脂注入用ゲートとして矢
印Ａのように配線基板３の下面側から封止樹脂を加圧注
入する。これにより樹脂はフリップチップ１と配線基板
３との間に挟まれた狭い間隙内を流動し、該間隙が封止
樹脂で完全に充填されるようになる。なおフリップチッ
プ１の上面側には上方より樹脂をボッティングして封止
する。これにより図示のようにフリップチップの周面を
完全に覆った封止樹脂層５が形成される。
１を配線基板３の指定箇所にフェイスダウンボンディン
グした後に、前記貫通穴６を樹脂注入用ゲートとして矢
印Ａのように配線基板３の下面側から封止樹脂を加圧注
入する。これにより樹脂はフリップチップ１と配線基板
３との間に挟まれた狭い間隙内を流動し、該間隙が封止
樹脂で完全に充填されるようになる。なおフリップチッ
プ１の上面側には上方より樹脂をボッティングして封止
する。これにより図示のようにフリップチップの周面を
完全に覆った封止樹脂層５が形成される。
第２図の実施例は第１図とは逆に封止樹脂を配線基板３
の上面側からポツティングし、ここで貫通穴６より真空
引きして矢印Ｂのように上面側に供給した樹脂を吸引す
る。これによりフリップチップ１の周囲から封止樹脂が
フリップチップ１と配線基板３との間に挟まれた狭い間
隙内へ流動して充填し、第１ｒｇＪと同様にフリップチ
ップ１を完全に覆った封止樹脂層５が形成されることに
なる。
の上面側からポツティングし、ここで貫通穴６より真空
引きして矢印Ｂのように上面側に供給した樹脂を吸引す
る。これによりフリップチップ１の周囲から封止樹脂が
フリップチップ１と配線基板３との間に挟まれた狭い間
隙内へ流動して充填し、第１ｒｇＪと同様にフリップチ
ップ１を完全に覆った封止樹脂層５が形成されることに
なる。
以上述べたようにこの発明によれば、配線基板上に指定
したフリップチップ実装箇所にあらかじめ貫通穴を開口
しておき、該配線基板上にバンプ電極を備えたフリップ
チップをフェイスダウンボンディングした後に前記貫通
穴を封止樹脂の流動ゲートとしてフリップチップと基板
との間の間隙に封止樹脂を充填した構成とすることによ
り、フリップチップと配ｗＡ基板との間の狭い間隙を容
易に封止樹脂で完全に充填することができ、これにより
フリップチップと配線基板との間の熱伝導性を高めて放
熱性の向上を図ることができる。
したフリップチップ実装箇所にあらかじめ貫通穴を開口
しておき、該配線基板上にバンプ電極を備えたフリップ
チップをフェイスダウンボンディングした後に前記貫通
穴を封止樹脂の流動ゲートとしてフリップチップと基板
との間の間隙に封止樹脂を充填した構成とすることによ
り、フリップチップと配ｗＡ基板との間の狭い間隙を容
易に封止樹脂で完全に充填することができ、これにより
フリップチップと配線基板との間の熱伝導性を高めて放
熱性の向上を図ることができる。
第１図、第２図はそれぞれ異なる樹脂充填方法による本
発明実施例の構成図、第３図はフリップチップのフェイ
スダウンボンディング法の説明図、第４図は従来におけ
る樹脂封止形半導体装置の構成図である。各図において
、 １：フリップチップ、２：バンプ電極、４：配線基板、
５：封止樹脂層、６：貫通穴。 イ゛、叩人ｆ、Ｊ丁１″ 山 口 巖゛′−−−第２
図 第３図 第４図
発明実施例の構成図、第３図はフリップチップのフェイ
スダウンボンディング法の説明図、第４図は従来におけ
る樹脂封止形半導体装置の構成図である。各図において
、 １：フリップチップ、２：バンプ電極、４：配線基板、
５：封止樹脂層、６：貫通穴。 イ゛、叩人ｆ、Ｊ丁１″ 山 口 巖゛′−−−第２
図 第３図 第４図
Claims (1)
- １）配線基板上に指定したフリップチップ実装箇所にあ
らかじめ貫通穴を開口しておき、該配線基板上にバンプ
電極を備えたフリップチップをフェイスダウンボンディ
ングした後に前記貫通穴を封止樹脂の流動ゲートとして
フリップチップと基板との間の間隙に封止樹脂を充填し
て成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1624388A JPH01191457A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1624388A JPH01191457A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191457A true JPH01191457A (ja) | 1989-08-01 |
Family
ID=11911115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1624388A Pending JPH01191457A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191457A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203076A (en) * | 1991-12-23 | 1993-04-20 | Motorola, Inc. | Vacuum infiltration of underfill material for flip-chip devices |
| US5385869A (en) * | 1993-07-22 | 1995-01-31 | Motorola, Inc. | Semiconductor chip bonded to a substrate and method of making |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US5892289A (en) * | 1996-04-22 | 1999-04-06 | Nec Corporation | Bare chip mounting structure and manufacturing method therefor |
| WO1999000834A3 (en) * | 1997-06-27 | 1999-06-10 | Ibm | Method and apparatus for injection molded flip chip encapsulation |
| US6094354A (en) * | 1996-12-03 | 2000-07-25 | Nec Corporation | Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board |
| US6107689A (en) * | 1996-07-30 | 2000-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2001043518A1 (en) * | 1999-12-13 | 2001-06-14 | Hestia Technologies, Inc. | Chip package with molded underfill |
| US6404062B1 (en) | 1999-03-05 | 2002-06-11 | Fujitsu Limited | Semiconductor device and structure and method for mounting the same |
| US6495083B2 (en) | 1997-10-29 | 2002-12-17 | Hestia Technologies, Inc. | Method of underfilling an integrated circuit chip |
| USRE43404E1 (en) | 1996-03-07 | 2012-05-22 | Tessera, Inc. | Methods for providing void-free layer for semiconductor assemblies |
| CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
-
1988
- 1988-01-27 JP JP1624388A patent/JPH01191457A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203076A (en) * | 1991-12-23 | 1993-04-20 | Motorola, Inc. | Vacuum infiltration of underfill material for flip-chip devices |
| US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5385869A (en) * | 1993-07-22 | 1995-01-31 | Motorola, Inc. | Semiconductor chip bonded to a substrate and method of making |
| USRE43404E1 (en) | 1996-03-07 | 2012-05-22 | Tessera, Inc. | Methods for providing void-free layer for semiconductor assemblies |
| US5892289A (en) * | 1996-04-22 | 1999-04-06 | Nec Corporation | Bare chip mounting structure and manufacturing method therefor |
| US6107689A (en) * | 1996-07-30 | 2000-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US6094354A (en) * | 1996-12-03 | 2000-07-25 | Nec Corporation | Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| WO1999000834A3 (en) * | 1997-06-27 | 1999-06-10 | Ibm | Method and apparatus for injection molded flip chip encapsulation |
| US6324069B1 (en) * | 1997-10-29 | 2001-11-27 | Hestia Technologies, Inc. | Chip package with molded underfill |
| US6495083B2 (en) | 1997-10-29 | 2002-12-17 | Hestia Technologies, Inc. | Method of underfilling an integrated circuit chip |
| US6560122B2 (en) | 1997-10-29 | 2003-05-06 | Hestia Technologies, Inc. | Chip package with molded underfill |
| US6404062B1 (en) | 1999-03-05 | 2002-06-11 | Fujitsu Limited | Semiconductor device and structure and method for mounting the same |
| WO2001043518A1 (en) * | 1999-12-13 | 2001-06-14 | Hestia Technologies, Inc. | Chip package with molded underfill |
| CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
| CN112382618B (zh) * | 2020-11-09 | 2023-10-27 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560122B2 (en) | Chip package with molded underfill | |
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| JP3648053B2 (ja) | 半導体装置 | |
| US6038136A (en) | Chip package with molded underfill | |
| JP3313067B2 (ja) | 射出モールド・フリップ・チップ・カプセル封じのための方法と装置 | |
| KR100412156B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH01191457A (ja) | 半導体装置 | |
| US8541891B2 (en) | Semiconductor device | |
| US20010038166A1 (en) | Method of underfilling an integrated circuit chip | |
| US9721865B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| KR20010042496A (ko) | 표면 탄성파 소자 패키지 및 방법 | |
| JP2010165814A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| KR20070017671A (ko) | 플립칩 반도체 패키지 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
| JPH10223665A (ja) | フリップチップ型半導体装置の樹脂封止方法 | |
| JP3648238B2 (ja) | 半導体装置の製造方法 | |
| KR100818090B1 (ko) | 반도체 패키지 | |
| CN108493176B (zh) | 一种指纹识别芯片装置及其制造方法 | |
| JPH05299469A (ja) | 半導体装置およびその製造方法 | |
| TWI231590B (en) | Window-type semiconductor package and fabrication method thereof | |
| JPH0637211A (ja) | 半導体パッケージと半導体装置及びその製造方法 | |
| KR100462372B1 (ko) | 칩 스케일 패키지 및 그 제조방법 |