CN108493176B - 一种指纹识别芯片装置及其制造方法 - Google Patents
一种指纹识别芯片装置及其制造方法 Download PDFInfo
- Publication number
- CN108493176B CN108493176B CN201810255031.XA CN201810255031A CN108493176B CN 108493176 B CN108493176 B CN 108493176B CN 201810255031 A CN201810255031 A CN 201810255031A CN 108493176 B CN108493176 B CN 108493176B
- Authority
- CN
- China
- Prior art keywords
- chip
- holes
- welding
- bonding pad
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
本发明提供了一种指纹识别芯片装置及其制造方法,本发明利用支撑罩实现密闭第一芯片(敏感芯片)的电屏蔽,且能够防止在按压所述指纹识别芯片时对第一芯片的负荷;按压腔和刚性材料层的设置进一步减少了在按压所述指纹识别芯片时对第一芯片的负荷;支撑罩的焊接部分的环形沟道和过孔的设置可以充分防止多余焊料或者粘结树脂在基板上的横向流动。
Description
技术领域
本发明涉及智能芯片封装领域,具体涉及一种指纹识别芯片装置及其制造方法。
背景技术
现有的指纹识别芯片封装多采用在基板上平面化的封装工艺,在具有其他敏感芯片存在时,是不利于对敏感芯片的保护的;即使是有些工艺采用的叠层封装,其利用支撑物进行指纹识别芯片搭载,但是由于指纹识别芯片需要借助粘结树脂进行粘附,多余的树脂会流淌至所述基板上,从而覆盖到基板上的焊盘,导致后续焊线的不良的电连接;并且多余的支撑物焊接的焊料也会流淌至所述基板导致同样的不良电连接的弊端。
发明内容
基于解决上述问题,本发明提供了一种指纹识别芯片装置,其包括:
再分布基板,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘,在所述下表面具有第二焊盘,所述第一焊盘与第二焊盘通过所述再分布基板内的布线层和/或第一通孔电连接;
第一芯片,通过第一焊球倒装焊接在所述再分布基板上,且与所述第一焊盘的一部分电连接;
支撑罩,通过焊料焊接于所述再分布基板的所述上表面上,且与所述再分布基板围成密闭空间,所述第一芯片位于所述密闭空间内;
导热树脂层,填充在所述密闭空间内且盖过所述第一芯片的顶面;
刚性材料层,介于所述导热树脂层与所述支撑罩之间且环绕于所述第一芯片顶面正对的区域,由此形成由支撑罩、导热树脂层和刚性材料层围成的按压腔;
围墙,环绕所述支撑罩周围,且其内部具有多个连接于所述第一焊盘的另一部分的多个第二通孔;
第二芯片,为指纹识别芯片,其尺寸大于所述第一芯片,通过粘结树脂固定于所述支撑罩的顶面上、通过焊料层焊接在所述多个第二通孔上;
密封树脂,密封所述围墙以及所述第二芯片的侧面;
其特征在于:所述支撑罩包括一体成型的支持板、支撑壁和焊接板,所述焊接板在焊接面相反的面上设置有环绕所述支撑壁的凹槽,并且在所述凹槽内设置有多个贯穿所述焊接板的过孔,所述过孔和所述凹槽用于容纳多余的所述焊料和/或所述粘结树脂。
其中,还包括在所述下表面的第二焊球,所述第二焊球电连接所述第二焊盘。
其中,所述第二芯片的上表面从所述密封树脂露出。
其中,在所述支持板上设有多个贯通孔,所述多个贯通孔内填充的所述粘结树脂与所述刚性材料层接触。
本发明还提供了一种指纹识别芯片装置的制造方法,其包括:
(1)提供一再分布基板,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘,在所述下表面具有第二焊盘,所述第一焊盘与第二焊盘通过所述再分布基板内的布线层和/或第一通孔电连接;
(2)将第一芯片通过第一焊球倒装焊接在所述再分布基板上,且与所述第一焊盘的一部分电连接;
(3)提供一支撑罩,将该支撑罩通过焊料焊接于所述再分布基板的所述上表面上,且与所述再分布基板围成密闭空间,所述第一芯片位于所述密闭空间内;所述支撑罩包括一体成型的支持板、支撑壁和焊接板,所述焊接板在焊接面相反的面上设置有环绕所述支撑壁的凹槽,并且在所述凹槽内设置有多个贯穿所述焊接板的过孔,所述过孔和所述凹槽用于容纳多余的所述焊料和/或粘结树脂,在所述支持板上设有多个贯通孔;
(4)通过所述多个贯通孔向所述密闭空间内注入液化的导热树脂层,盖过所述第一芯片的顶面并进行固化;
(5)通过所述多个贯通孔向所述密闭空间内注入刚性材料层并进行固化,所述刚性材料层介于所述导热树脂层与所述支持板之间且环绕于所述第一芯片顶面正对的区域,由此形成由支持板、导热树脂层和刚性材料层围成的按压腔;
(6)通过树脂注塑形成围墙,所述围墙环绕所述支撑罩周围,且其内部具有多个连接于所述第一焊盘的另一部分的多个第二通孔;
(7)提供第二芯片,为指纹识别芯片,其尺寸大于所述第一芯片,并通过粘结树脂固定于所述支撑罩的顶面上、通过焊料层焊接在所述多个第二通孔上,所述粘结树脂部分的流入所述多个贯通孔内;
(8)注塑形成密封树脂,密封所述围墙以及所述第二芯片的侧面。
其中,还包括在所述下表面形成第二焊球,所述第二焊球电连接所述第二焊盘。
其中,所述第二芯片的上表面从所述密封树脂露出。
本发明的优点如下:
(1)利用支撑罩实现密闭第一芯片(敏感芯片)的电屏蔽,且能够防止在按压所述指纹识别芯片时对第一芯片的负荷;
(2)按压腔和刚性材料层的设置进一步减少了在按压所述指纹识别芯片时对第一芯片的负荷;
(3)支撑罩的焊接部分的环形沟道和过孔的设置可以充分防止多余焊料或者粘结树脂在基板上的横向流动。
附图说明
图1-8为本发明的指纹识别芯片装置的制造流程图;
图9为本发明的支撑罩的剖面图。
具体实施方式
参见图8和9,本发明的指纹识别芯片装置,其包括:
再分布基板1,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘11,在所述下表面具有第二焊盘12,所述第一焊盘11与第二焊盘12通过所述再分布基板内的布线层13和/或第一通孔电14连接;
第一芯片2,通过第一焊球21倒装焊接在所述再分布基板1上,且与所述第一焊盘11的一部分电连接;
支撑罩3,通过焊料31焊接于所述再分布基板1的所述上表面上,且与所述再分布基板1围成密闭空间6,所述第一芯片2位于所述密闭空间6内;
导热树脂层61,填充在所述密闭空间6内且盖过所述第一芯片2的顶面;
刚性材料层62,介于所述导热树脂层61与所述支撑罩3之间且环绕于所述第一芯片2顶面正对的区域,由此形成由支撑罩3、导热树脂层61和刚性材料层62围成的按压腔63;
围墙8,环绕所述支撑罩3周围,且其内部具有多个连接于所述第一焊盘11的另一部分的多个第二通孔81;
第二芯片4,为指纹识别芯片,其尺寸大于所述第一芯片2,通过粘结树脂5固定于所述支撑罩3的顶面上、通过焊料层43焊接在所述多个第二通孔81上;
密封树脂7,密封所述围墙8以及所述第二芯片4的侧面;
所述支撑罩3包括一体成型的支持板32、支撑壁33和焊接板34,所述焊接板34在焊接面相反的面上设置有环绕所述支撑壁33的凹槽36,并且在所述凹槽36内设置有多个贯穿所述焊接板的过孔35,所述过孔35和所述凹槽36用于容纳多余的所述焊料31和/或所述粘结树脂5。
其中,还包括在所述下表面的第二焊球15,所述第二焊球15电连接所述第二焊盘12。
其中,所述第二芯片5的上表面从所述密封树脂7露出。
其中,在所述支持板32上设有多个贯通孔37,所述多个贯通孔37内填充的所述粘结树脂5与所述刚性材料层62接触。
参见图1-8,本发明还提供了一种指纹识别芯片装置的制造方法,其包括:
(1)提供一再分布基板1,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘11,在所述下表面具有第二焊盘12,所述第一焊盘11与第二焊盘12通过所述再分布基板内的布线层13和/或第一通孔电14连接;
(2)将第一芯片2通过第一焊球21倒装焊接在所述再分布基板1上,且与所述第一焊盘11的一部分电连接;
(3)提供一支撑罩3,将该支撑罩3通过焊料31焊接于所述再分布基板1的所述上表面上,且与所述再分布基板1围成密闭空间6,所述第一芯片2位于所述密闭空间6内;所述支撑罩3包括一体成型的支持板32、支撑壁33和焊接板34,所述焊接板34在焊接面相反的面上设置有环绕所述支撑壁33的凹槽36,并且在所述凹槽36内设置有多个贯穿所述焊接板的过孔35,所述过孔35和所述凹槽36用于容纳多余的所述焊料31和/或粘结树脂5,在所述支持板32上设有多个贯通孔37;
(4)通过所述多个贯通孔37向所述密闭空间6内注入液化的导热树脂层61,盖过所述第一芯片2的顶面并进行固化;
(5)通过所述多个贯通孔37向所述密闭空间6内注入刚性材料层62并进行固化,所述刚性材料层62介于所述导热树脂层61与所述支持板32之间且环绕于所述第一芯片2顶面正对的区域,由此形成由支持板32、导热树脂层61和刚性材料62层围成的按压腔63;
(6)通过树脂注塑形成围墙8,所述围墙8环绕所述支撑罩3周围,且其内部具有多个连接于所述第一焊盘11的另一部分的多个第二通孔81;
(7)提供第二芯片4,为指纹识别芯片,其尺寸大于所述第一芯片2,并通过粘结树脂5固定于所述支撑罩3的顶面上、通过焊料层43焊接在所述多个第二通孔81上,所述粘结树脂5部分的流入所述多个贯通孔37内;
(8)注塑形成密封树脂7,密封所述围墙8以及所述第二芯片4的侧面。
其中,还包括在所述下表面形成第二焊球15,所述第二焊球15电连接所述第二焊盘12。
其中,所述第二芯片4的上表面从所述密封树脂7露出。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (7)
1.一种指纹识别芯片装置,其包括:
再分布基板,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘,在所述下表面具有第二焊盘,所述第一焊盘与第二焊盘通过所述再分布基板内的布线层和/或第一通孔电连接;
第一芯片,通过第一焊球倒装焊接在所述再分布基板上,且与所述第一焊盘的一部分电连接;
支撑罩,通过焊料焊接于所述再分布基板的所述上表面上,且与所述再分布基板围成密闭空间,所述第一芯片位于所述密闭空间内;
导热树脂层,填充在所述密闭空间内且盖过所述第一芯片的顶面;
刚性材料层,介于所述导热树脂层与所述支撑罩之间且环绕于所述第一芯片顶面正对的区域,由此形成由所述支撑罩、所述导热树脂层和所述刚性材料层围成的按压腔;
围墙,环绕所述支撑罩周围,且其内部具有多个连接于所述第一焊盘的另一部分的多个第二通孔;
第二芯片,为指纹识别芯片,其尺寸大于所述第一芯片,通过粘结树脂固定于所述支撑罩的顶面上、通过焊料层焊接在所述多个第二通孔上;
密封树脂,密封所述围墙以及所述第二芯片的侧面;
其特征在于:所述支撑罩包括一体成型的支持板、支撑壁和焊接板,所述焊接板在焊接面相反的面上设置有环绕所述支撑壁的凹槽,并且在所述凹槽内设置有多个贯穿所述焊接板的过孔,所述过孔和所述凹槽用于容纳多余的所述焊料和/或所述粘结树脂。
2.根据权利要求1所述的指纹识别芯片装置,其特征在于:还包括在所述下表面的第二焊球,所述第二焊球电连接所述第二焊盘。
3.根据权利要求1所述的指纹识别芯片装置,其特征在于:所述第二芯片的上表面从所述密封树脂露出。
4.根据权利要求1所述的指纹识别芯片装置,其特征在于:在所述支持板上设有多个贯通孔,所述多个贯通孔内填充的所述粘结树脂与所述刚性材料层接触。
5.一种指纹识别芯片装置的制造方法,其包括:
(1)提供一再分布基板,其具有相对的上表面和下表面,在所述上表面上设置有第一焊盘,在所述下表面具有第二焊盘,所述第一焊盘与第二焊盘通过所述再分布基板内的布线层和/或第一通孔电连接;
(2)将第一芯片通过第一焊球倒装焊接在所述再分布基板上,且与所述第一焊盘的一部分电连接;
(3)提供一支撑罩,将该支撑罩通过焊料焊接于所述再分布基板的所述上表面上,且与所述再分布基板围成密闭空间,所述第一芯片位于所述密闭空间内;所述支撑罩包括一体成型的支持板、支撑壁和焊接板,所述焊接板在焊接面相反的面上设置有环绕所述支撑壁的凹槽,并且在所述凹槽内设置有多个贯穿所述焊接板的过孔,所述过孔和所述凹槽用于容纳多余的所述焊料和/或粘结树脂,在所述支持板上设有多个贯通孔;
(4)通过所述多个贯通孔向所述密闭空间内注入液化的导热树脂层,盖过所述第一芯片的顶面并进行固化;
(5)通过所述多个贯通孔向所述密闭空间内注入刚性材料层并进行固化,所述刚性材料层介于所述导热树脂层与所述支持板之间且环绕于所述第一芯片顶面正对的区域,由此形成由所述支持板、所述导热树脂层和所述刚性材料层围成的按压腔;
(6)通过树脂注塑形成围墙,所述围墙环绕所述支撑罩周围,且其内部具有多个连接于所述第一焊盘的另一部分的多个第二通孔;
(7)提供第二芯片,为指纹识别芯片,其尺寸大于所述第一芯片,并通过粘结树脂固定于所述支撑罩的顶面上、通过焊料层焊接在所述多个第二通孔上,所述粘结树脂部分的流入所述多个贯通孔内;
(8)注塑形成密封树脂,密封所述围墙以及所述第二芯片的侧面。
6.根据权利要求5所述的指纹识别芯片装置的制造方法,其特征在于:还包括在所述下表面形成第二焊球,所述第二焊球电连接所述第二焊盘。
7.根据权利要求5所述的指纹识别芯片装置的制造方法,其特征在于:所述第二芯片的上表面从所述密封树脂露出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810255031.XA CN108493176B (zh) | 2018-03-27 | 2018-03-27 | 一种指纹识别芯片装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810255031.XA CN108493176B (zh) | 2018-03-27 | 2018-03-27 | 一种指纹识别芯片装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108493176A CN108493176A (zh) | 2018-09-04 |
CN108493176B true CN108493176B (zh) | 2020-07-10 |
Family
ID=63337373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810255031.XA Active CN108493176B (zh) | 2018-03-27 | 2018-03-27 | 一种指纹识别芯片装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108493176B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217588A (ja) * | 2000-01-31 | 2001-08-10 | Sharp Corp | シールドケース及びそれを用いたrf通信ユニット |
CN1428830A (zh) * | 2001-12-27 | 2003-07-09 | 威宇科技测试封装(上海)有限公司 | 一种具有散热片的半导体封装 |
WO2010001503A1 (ja) * | 2008-07-01 | 2010-01-07 | オムロン株式会社 | 電子部品 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040032021A1 (en) * | 2002-08-16 | 2004-02-19 | Wen-Lo Shieh | Structure of a heat dissipation fin |
JP2009016715A (ja) * | 2007-07-09 | 2009-01-22 | Tatsuta System Electronics Kk | シールド及び放熱性を有する高周波モジュール及びその製造方法 |
JP5799541B2 (ja) * | 2011-03-25 | 2015-10-28 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
CN104933400A (zh) * | 2015-03-26 | 2015-09-23 | 南昌欧菲生物识别技术有限公司 | 一种指纹识别模组及其制作方法、指纹感测装置 |
CN104779221A (zh) * | 2015-04-08 | 2015-07-15 | 南昌欧菲生物识别技术有限公司 | 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备 |
CN105046190B (zh) * | 2015-05-08 | 2017-12-19 | 苏州迈瑞微电子有限公司 | 指纹识别模组 |
CN105260707A (zh) * | 2015-09-17 | 2016-01-20 | 南昌欧菲生物识别技术有限公司 | 一种指纹传感器模组及电子设备 |
US9997473B2 (en) * | 2016-01-19 | 2018-06-12 | Xintec Inc. | Chip package and method for forming the same |
-
2018
- 2018-03-27 CN CN201810255031.XA patent/CN108493176B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217588A (ja) * | 2000-01-31 | 2001-08-10 | Sharp Corp | シールドケース及びそれを用いたrf通信ユニット |
CN1428830A (zh) * | 2001-12-27 | 2003-07-09 | 威宇科技测试封装(上海)有限公司 | 一种具有散热片的半导体封装 |
WO2010001503A1 (ja) * | 2008-07-01 | 2010-01-07 | オムロン株式会社 | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
CN108493176A (zh) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108417540B (zh) | 一种指纹识别芯片装置 | |
US8012799B1 (en) | Method of assembling semiconductor device with heat spreader | |
US7838334B2 (en) | Package-on-package device, semiconductor package and method for manufacturing the same | |
US5726079A (en) | Thermally enhanced flip chip package and method of forming | |
EP1524690B1 (en) | Semiconductor package with heat spreader | |
US20240055384A1 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
US9142473B2 (en) | Stacked type power device module | |
US20030148557A1 (en) | BOC BGA package for die with I-shaped bond pad layout | |
KR101316289B1 (ko) | 회로 장치 및 그 제조 방법 | |
US8586413B2 (en) | Multi-chip module having a support structure and method of manufacture | |
US7224058B2 (en) | Integrated circuit package employing a heat-spreader member | |
KR20010042496A (ko) | 표면 탄성파 소자 패키지 및 방법 | |
US9754982B2 (en) | Packaging module and substrate structure thereof | |
JP4075204B2 (ja) | 積層型半導体装置 | |
US8643172B2 (en) | Heat spreader for center gate molding | |
US20050161780A1 (en) | Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor | |
US7659620B2 (en) | Integrated circuit package employing a flexible substrate | |
US20070287228A1 (en) | Semiconductor Package and Method of Assembling the Same | |
KR101515777B1 (ko) | 반도체 패키지 제조방법 | |
US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
CN108493176B (zh) | 一种指纹识别芯片装置及其制造方法 | |
US6680435B1 (en) | Electronic device and method of fabricating the same | |
JP2004193363A (ja) | 半導体装置及びその製造方法 | |
US6046506A (en) | Semiconductor device with package | |
CN108281398B (zh) | 半导体封装件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200616 Address after: Room 505-508, West 501-508, 5 / F, building 71, No. 90, Wensan Road, Xihu District, Hangzhou City, Zhejiang Province Applicant after: MIAXIS BIOMETRICS Co.,Ltd. Address before: 262500 No. 47, happy street, Dong Jia village, TAN Fang Town, Qingzhou, Weifang, Shandong Applicant before: Dong Xiuling |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |