JP4422411B2 - ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法 - Google Patents

ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法 Download PDF

Info

Publication number
JP4422411B2
JP4422411B2 JP2002578545A JP2002578545A JP4422411B2 JP 4422411 B2 JP4422411 B2 JP 4422411B2 JP 2002578545 A JP2002578545 A JP 2002578545A JP 2002578545 A JP2002578545 A JP 2002578545A JP 4422411 B2 JP4422411 B2 JP 4422411B2
Authority
JP
Japan
Prior art keywords
die
substrate
bond pads
solder
precursor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002578545A
Other languages
English (en)
Other versions
JP2004524703A5 (ja
JP2004524703A (ja
Inventor
エム． シャイファーズ、スティーブン
スキポール、アンドリュー
ガモタ、ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2004524703A publication Critical patent/JP2004524703A/ja
Publication of JP2004524703A5 publication Critical patent/JP2004524703A5/ja
Application granted granted Critical
Publication of JP4422411B2 publication Critical patent/JP4422411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数のはんだ接続によって基板に取り付けられた集積回路ダイを有するマイクロエレクトロニック・アセンブリで、より具体的には、高分子材料のビーズが集積回路ダイの周囲に配置されたマイクロエレクトロニック・アセンブリに関する。高分子材料のビーズはダイを基板に接続して、ダイと電気接続との破損を減少させるべく動作する。
多くのマイクロエレクトロニック・アセンブリは、周知の、ボード上フリップチップ（ＦＣＯＢ）法を使用して製造される。ＦＣＯＢアセンブリ中には、複数の接続パッドを備え、各接続パッドの上にはんだバンプが形成される集積回路ダイが形成されている。ダイは反転されて複数の接続パッドを有する基板上に搭載され、各はんだバンプが基板上の対応する各接続パッドに配列される。次に、ダイと基板ははんだリフローされて、はんだ接続が形成される。ダイの下方に向いた面と基板の上方に向いた面との間のギャップは、周知の多くの下部充填材料の何れかを使用して充填される。
一般に、樹脂結合剤中にシリカや他の粒子を含む下部充填材料は、はんだ接続を封入し、かつ、基板にダイを結合する。下部充填材料は又、ダイと基板との機械的接続を向上させ、それにより熱膨張問題の影響を軽減することによって、マイクロエレクトロニック・アセンブリの熱サイクルの際の信頼性を増大させる。
曲げ応力、振動応力、及び熱膨張による応力による集積回路ダイの損傷は、多くの場合、ダイのエッジ近傍で発生する。半導体ダイは、容易には曲がらない、或いは、複数の曲げサイクルに対する抵抗性の無い、非柔軟性材料で形成されている。回路基板に搭載されたとき、ボードに弾性がある場合には、ダイは素子のエッジ近傍で破壊し易い。携帯装置の回路板は、製造や使用の際に、ボタン操作や乱暴な取扱によってしばしば曲がり得る。ダイとボードとの間の電気接続はダイのエッジ近傍にあるのが普通で、最外部に位置する接続部は、曲げ負荷を受けた場合に特に破損し易い。
下部充填材を使用する当業者の一方法は、リフローはんだ付けが完了した後にアセンブリに下部充填材を注ぐだけであった。下部充填材は毛細管作用によって、ダイと基板との間のギャップに注がれ、次に、アセンブリは硬化のためにオーブン中で保持される。一般的には、フィレットと呼ばれる小半径の下部充填材が基板とダイの下部エッジ部分とを接着する。下部充填材を使用する別例では、ダイを基板に付着させた後、アセンブリを傾斜させて、下部充填材を重力によってダイの下に流入させる。両例共に、エポキシはダイ本体の下部の大部分に位置するので、ダイの周辺エッジ部は相対的に支持されておらず、応力に弱い。
半導体チップを基板と結合させる他の方法は、真空チャンバを使用して、チップと基板との間のギャップを真空にする。空気がチャンバ内に入るとき、高分子下部充填材はギャップ中に押し込められる。
高応力抵抗性のダイを作製する方法は、ベース板と蓋を有するパッケージ内にダイを設けることによって得られる。ダイがベース板に接着され、蓋がベース板に固着されるので、ダイと蓋との間には空気ギャップが形成される。ベース板とダイとのアセンブリは、回路板等の基板上に搭載される。ベース板は優先的に応力を吸収する。
上記の方法は、種々の方法でダイを支持することによって、ある程度、応力によるダイ
と接続部との破損の可能性を減少させる。しかしながら、これらの方法は追加の製造工程、材料、および装置を必要とする。ある場合には、ダイの封入自身がダイに応力を及ぼし、マーキング法に不利であり、ダイの熱放散能力を減ずることによって、ダイの有効動作寿命を短縮する。
従って、上記の問題点を克服した、ダイ破損を減じる手段を提供することが望まれている。
ここで述べる好ましい実施例の説明は、開示された正確な形式に本発明の範囲を制限する意図はなく、説明を理解できるように本発明の理論を説明するためである。
図１は本発明の実施例に基く、マイクロエレクトロニク・アセンブリの構成の断面図を示す。マイクロエレクトロニク・アセンブリ１０は、当業者に周知のタイプの、集積回路ダイ１２を備える。ダイ１２は、ダイ本体１４、ダイの面１６、および、複数の側面エッジ部１８を備える。ダイ１２は、周知のように、その上に回路が形成され（不図示）、かつ、ダイ面１６上には、はんだバンプ３０が形成された複数のボンドパッド（不図示）を含む。ダイは一般に、複数の集積回路ダイが形成されているシリコンウエハから多数個取りされる。即ち、賽の目に切断され、分離されて１つ以上のダイになる。
一般に使用される、回路が表面に形成されている（不図示）印刷回路板等の基板２２は、ダイを取り付ける平面の表面２４を備える。基板は、セラミック、エポキシボード、紙／エポキシ／ガラスの積層、複合材料、柔軟材料、ポリイミド、ポリエステル、ＦＥＰ（テフロン（登録商標））材料を含む標準基板材料から形成され、銅、アルミニウム、或いは合金材料等のより堅い層を含んでもよい。複数のボンドパッド（不図示）がダイを取り付ける基板２４に配置されている。ダイのボンドパッドと基板２２の表面２４上のボンドパッドとは、両者が電気接続されるように、相互に並び、インデクス付けされるべく設計されている。
ダイ１２が基板２２上に配列されると、基板２２のダイを取り付ける面２４とダイ１２の面１６との間に、ギャップ２８が形成される。周知のように、マイクロエレクトロニク・アセンブリ１０をアセンブリする前に、ダイ１２の各ボンドパッドか、或いは基板２２の各ボンドパッド上に備えられた、はんだバンプ３０からハンダ接続が形成される。ダイ１２が基板上に配置され、適切に配列された後、一般的には周知のリフローはんだ付け法によって、はんだバンプ３０からはんだ接続がなされる。
本発明によると、高分子ビーズ３２がダイの外縁周辺に配置される。高分子ビーズを形成するために、多くの前駆体材料が使用に適している。ビーズ３２の材料はエポキシのプレポリマーからなり、サーモスタット等の熱によって硬化する。高分子前駆体材料は、６０〜８０重量％のプレポリマー（一般にはエポキシプレポリマー）、２０〜４０重量％の硬化剤、０. １〜１. ０重量％の触媒、および、０. ０１〜０. １０重量％の接着促進剤からなる。その材料は約２５重量％〜７５重量％の、シリカ等の粒子状のフィラーを更に含んでもよい。エポキシ処方は一般的には、前駆体と反応して樹脂を形成する硬化剤を含む。適切な硬化剤は、アミン終端処理されたポリエーテル化合物、好ましくは、トリエチレングリコール・ジアミンである。或いは、硬化剤は、それの分子構造中に２つ以上の２，５‐ジアルキル置換されたフラン群、又は、２つ以上のジエノフィル（例えばエステルやケト群等のエチレン部分の両側に付いている電子吸引群を有するアセチレン）を含んでもよい。他の適切な硬化剤はイソシアネート、メラミン、アジリディン、および無水物である。
触媒は、硬化の際に化合物の反応を促進するために添加される。好ましい触媒は２‐フ
ェニリミダゾールである。他の適切な触媒はアミン、酸、および無水物である。
接着促進剤はアミノシランである。基板との濡れを改善して封入剤の接着を促進する。好ましい接着促進剤はガンマ−アミノプロピルトリエトキシシランである。他の適切な接着促進剤はフルオロポリマとシリコーンである。
そのような熱硬化性材料は、Ｂステージ高分子に部分硬化可能で、殆ど非流動性のビーズ３２（即ちビーズは幾らかのせん断応力を示す）を形成する。完全に硬化した材料はＣステージを有することは周知である。
別法として、高分子前駆体は、エポキシ末端基群の替わりにエポキシ２，５−ジアルキル置換のフラン部を含んでもよい。そのような高分子前駆体材料はシェル（Ｓｈｅｌｌ）から入手可能である。より完全な説明は、アイヤ（Ｉｙｅｒ）に付与され、Ｓｈｅｌｌと名づけられた、米国特許第５，７６０，３３７号に見出される。本発明の他の実施例において、ビーズ３２はフェノキシ樹脂等の熱可塑性高分子を含む。それの市場で入手可能なフェノキシ樹脂の一つは、フェノキシアソシエート（Ｐｈｅｎｏｘｙ Ａｓｓｏｃｉａｔｅ）によって製造されているパフェン（Ｐａｐｈｅｎ）である。熱の存在下で軟化する他の適切な熱可塑性材料も、そのような熱可塑性がはんだ材料の融点以下である限り、使用し得る。ビーズ３２は２つの要素として示されるように見えるが、本実施例では好ましくは、ビーズは殆ど連続のビーズ、支持物、スカート等の形状であり、ダイ１２の外部や外縁部に付着し、更に基板２２の表面２４にも付着することを目的とする。しかしながら別例では、ビーズ３２は、ダイの外縁すべてには形成されない。この方式では、そのマイクロエレクトロニク・アセンブリは、空間が制限されているか構造の支持をあまり必要としない用途に使用され得る。図示された実施例においては、ビーズは長方形か正方形の断面を有する。円や楕円等の他の断面も可能である。ビーズ３２は、アセンブリ１０のダイ１２部のエッジ面の大部分かすべてに付着するのが望ましい。エッジ面１８の大部分に付着したビーズ３２はダイ１２のエッジを支持する機能をし、ダイや相互接続が直接受けるべき応力を吸収する。更に、本発明においては、ビーズの露出された面３４はダイの裏面１５と殆ど同一面である。
図２は、本発明の他の実施例によって構築されたマイクロエレクトロニク・アセンブリの断面図である。図２において、図１に示された実施例と共有する本発明の部品は同一の参照番号を有する。マイクロエレクトロニク・アセンブリ１００は、ビーズ４２以外は図１と同一形態である。ビーズ４２は、ビーズ材料がギャップ２８も充填している点で、ビーズ３２（図１参照）とは異なる。即ち、ビーズ４２はダイ１２を囲むだけでなく、ダイ１２と基板２２との間のギャップ２８も充填する。従って、アセンブリ１００はダイ１２の外縁１８のビーズ材料とアセンブリ１００のギャップ２８中のビーズ材料を含む。
図３〜７を参照して、本発明のマイクロエレクトロニク・アセンブリを形成する方法を示す。図３に示すように、標準方法によって形成された半導体ウエハ２０２は、接着支持材料２０４上に設置される。ウエハ２０２は、能動面２１６が外側に向くように配置され、従って、その上に形成された能動面２１６とボンドパッド（不図示）とは露出された状態にある。本実施例において、はんだバンプ２３０が、周知の方法を使用して、ウエハ２０２の能動面２１６上のボンドパッド上に形成される。
図４に示されるように、ウエハは、周知の方法を使用して、複数の個々のダイ２１２Ａ，２１２Ｂ，２１２Ｃ，に分離される。ウエハの好ましいダイシング法はソーイングである。一般的に、半導体ウエハは、行と列で並んだ多数の集積回路を含み、各集積回路の周囲やダイは長方形である。一般的に、ウエハは、集積回路の行と列の間にある互いに直角の平行線すなわち道２５０Ａに沿って、ダイシングされて長方形の個別ダイになる。従って、分離され個々になった集積回路はダイスまたはダイと呼ばれる。
ダイの間のレーンは道と呼ばれる。一実施例において、支持材料２０４を伸ばすと道２５０Ｂは拡がる（図５参照）。拡がった道２５０Ｂは高分子前駆体材料２３２で充填される（図６参照）。高分子前駆体材料２３２で拡がった道２５０Ｂを充填後、ダイスウエハ２１２Ａ，２１２Ｂ，２１２Ｃ，高分子前駆体材料２３２、および支持体は加熱され、部分硬化されて、材料はＢステージになる。熱硬化材料が使用された場合は、冷却される。道２５０Ｃは再切断されて個々のダイ２１２Ａ，２１２Ｂ，２１２Ｃ，に分離される（図７参照）。
ダイが選択され、配置のために検査され、そして基板上に搭載される。ボンドパッドに対応して配置されている各はんだバンプで、ダイは、仮止剤を有する揮発性フラックスを用いて仮止めされる。次に、このサブアセンブリはオーブン中でリフローするために加熱される（少なくともはんだ材料の液化点まで）。バンプ２３０は基板上に、或いは基板とダイとの両方に形成される。
周知のアセンブリ法を使用して、リフロー温度で、フラックス剤を用いて、はんだバンプがはんだ接続を形成する。ビーズは加熱されて流動し、垂れ、拡がって、基板と接触し接続する。リフロー温度に曝すと、ビーズはダイと基板との結合を形成する。リフロー温度によって、ビーズはＣステージになる、即ち、ビーズが熱硬化材料を含んでいれば完全に硬化する。
本発明は基本的な特性や精神から逸脱しない限り、他の具体的な形でも体現され得る。本説明の実施例は単に説明のためであって、限定するためではない。
本発明の実施例による構成のマイクロエレクトロニク・アセンブリの断面図。 本発明の他の実施例によるマイクロエレクトロニク・アセンブリの断面図。 接着用支持材料シート上に配置された半導体ウエハの側面図。 ウエハが個々のダイに分離された後の、図３に示された支持材料上のウエハの側面図。 間を広げた、図４のダイと支持材料の側面図。 高分子前駆体材料で間を充填した、図５のダイと支持材料の側面図。 各ダイの外縁部に位置する高分子材料のビーズで各ダイが分離された、図６に示すダイと支持材料の側面図。

Claims (5)

  1. マイクロエレクトロニク・アセンブリを形成する方法であって、
    複数のボンドパッドを有する基板を作製する工程と、
    面上に複数のはんだバンプを有するダイ面を有する集積回路ダイ部品を作製する工程と、
    該ダイの外縁周辺に、高分子前駆体材料を配置する工程と、
    各はんだバンプが、複数のボンドパッドの対応するパッドと接触して、ダイ面と基板とがギャップによって離間されるべく、基板上にダイ面を重ね合わせる工程と、
    該はんだバンプをリフローするのに十分な温度にダイと基板とを加熱して、対応する該ボンドパッドにはんだ接続を形成し、かつ、該高分子前駆体材料を基板上に流動させ硬化させる工程と、
    からなる方法。
  2. マイクロエレクトロニク・アセンブリを形成する方法であって、
    複数のボンドパッドを有する基板を作製する工程と、
    面上に複数のはんだバンプを有するダイ面を有する集積回路ダイ部品を作製する工程と、
    ダイの外縁周辺に、該はんだ材料の融点以下で流動するのに適合した高分子前駆体材料を配置する工程と、
    各はんだバンプが、複数のボンドパッドの対応するパッドと接触して、ダイ面と基板とがギャップによって離間されるべく、基板上にダイ面を重ね合わせる工程と、
    はんだバンプをリフローするのに十分な温度にダイと基板とを加熱して、対応するボンドパッドに接続し、同時に、該高分子前駆体材料をギャップ中に流動させ、硬化させて封止し、同封止がボンドパッドとはんだバンプとの間の接続を保護する工程と、
    からなる方法。
  3. マイクロエレクトロニク・アセンブリを形成する方法であって、
    ウエハ面を有する半導体ウエハを作製する工程であって、該ウエハ面はその上に少なくとも１つの集積回路ダイ部品を有し、該各ダイ部品はダイ面上に複数のはんだバンプを有することと、
    該ウエハ面が接着支持材料から外側に向くように、該半導体ウエハを接着支持材料上に配置する工程と、
    該各ダイ部品の周囲に道を形成する工程と、
    高分子前駆体材料で道を充填する工程と、
    高分子前駆体材料が各ダイ部品の外縁周辺に配置されるように、道を再切断して個々のダイに分離する工程と、
    複数のボンドパッドを有する基板を作製する工程と、
    基板上にダイ面を重ね合わせる工程であって、各はんだバンプが、複数のボンドパッドの対応するパッドと接触することと、
    はんだバンプをリフローするのに十分な温度に、ダイ部品と基板を加熱して、対応するボンドパッドにはんだ接続をし、該高分子前駆体材料を基板上に流動させ硬化させる工程と、
    からなる方法。
  4. ダイ部品が分離される前に、前記高分子前駆体材料が部分硬化される請求項３に記載のマイクロエレクトロニック・アセンブリを形成する方法。
  5. 前記高分子前駆体材料が、はんだリフロー温度で硬化されるべく適応された請求項３に記載のマイクロエレクトロニック・アセンブリを形成する方法。
JP2002578545A 2001-03-28 2002-02-22 ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法 Expired - Fee Related JP4422411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/819,393 US6562663B2 (en) 2001-03-28 2001-03-28 Microelectronic assembly with die support and method
PCT/US2002/005431 WO2002080229A2 (en) 2001-03-28 2002-02-22 Microelectronic assembly with die support and method

Publications (3)

Publication Number Publication Date
JP2004524703A JP2004524703A (ja) 2004-08-12
JP2004524703A5 JP2004524703A5 (ja) 2005-12-22
JP4422411B2 true JP4422411B2 (ja) 2010-02-24

Family

ID=25228026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002578545A Expired - Fee Related JP4422411B2 (ja) 2001-03-28 2002-02-22 ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法

Country Status (4)

Country Link
US (2) US6562663B2 (ja)
EP (1) EP1504468A4 (ja)
JP (1) JP4422411B2 (ja)
WO (1) WO2002080229A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
TW594955B (en) * 2003-06-30 2004-06-21 Advanced Semiconductor Eng Flip chip package process
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
JP5197175B2 (ja) * 2008-06-16 2013-05-15 キヤノン株式会社 インクジェット記録ヘッドおよびその製造方法
EP2423955B8 (en) * 2009-04-24 2019-10-09 Panasonic Intellectual Property Management Co., Ltd. Method for mounting semiconductor package component, and structure having semiconductor package component mounted therein
US9691734B1 (en) * 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
US9622356B2 (en) 2013-03-14 2017-04-11 Lockheed Martin Corporation Electronic package mounting

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
DE4405710A1 (de) * 1994-02-23 1995-08-24 Bosch Gmbh Robert Vorrichtung mit einer Trägerplatte und Verfahren zum Aufbringen eines Passivierungsgels
JPH0888464A (ja) * 1994-09-20 1996-04-02 Sony Corp フリップチップ実装方法
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5804881A (en) * 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US5682066A (en) * 1996-08-12 1997-10-28 Motorola, Inc. Microelectronic assembly including a transparent encapsulant
US5760337A (en) * 1996-12-16 1998-06-02 Shell Oil Company Thermally reworkable binders for flip-chip devices
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
US5942798A (en) * 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6391762B1 (en) * 1999-11-12 2002-05-21 Motorola, Inc. Method of forming a microelectronic assembly with a particulate free underfill material and a microelectronic assembly incorporation the same
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6214650B1 (en) * 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6483196B1 (en) * 2000-04-03 2002-11-19 General Electric Company Flip chip led apparatus
US6372544B1 (en) * 2000-06-23 2002-04-16 Advanced Micro Devices, Inc. Method to reduce occurrences of fillet cracking in flip-chip underfill
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법

Also Published As

Publication number Publication date
WO2002080229A2 (en) 2002-10-10
EP1504468A4 (en) 2005-05-25
US20040002181A1 (en) 2004-01-01
WO2002080229A3 (en) 2003-04-17
EP1504468A2 (en) 2005-02-09
JP2004524703A (ja) 2004-08-12
US6562663B2 (en) 2003-05-13
US20020142514A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
KR101411482B1 (ko) 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법
JP4422411B2 (ja) ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法
US20180005973A1 (en) Stud bump structure for semiconductor package assemblies
JP2001326236A (ja) 半導体装置の製造方法
JP2011119756A (ja) 積層型電子部品
JP2005322887A (ja) 半導体パッケージおよびその作製方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20090001132A1 (en) Micro-ball loading device and loading method
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH0661368A (ja) フリップチップ型半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
JP2003297977A (ja) 電子部品の製造方法
JP2007096025A (ja) 半導体装置の製造方法
JP2000277564A (ja) 半導体装置及びその製造方法
CN114375494A (zh) 电子部件、电子部件的制造方法、安装构造体以及安装构造体的制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees