KR970017898A - 칩 온 글래스(Chip On Glass) 접합방법 - Google Patents

칩 온 글래스(Chip On Glass) 접합방법 Download PDF

Info

Publication number
KR970017898A
KR970017898A KR1019950033412A KR19950033412A KR970017898A KR 970017898 A KR970017898 A KR 970017898A KR 1019950033412 A KR1019950033412 A KR 1019950033412A KR 19950033412 A KR19950033412 A KR 19950033412A KR 970017898 A KR970017898 A KR 970017898A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
glass substrate
bonding
metal core
Prior art date
Application number
KR1019950033412A
Other languages
English (en)
Inventor
김구성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033412A priority Critical patent/KR970017898A/ko
Publication of KR970017898A publication Critical patent/KR970017898A/ko

Links

Abstract

본 발명은 반도체 칩을 글래스 기판에 접합시키는 접합 공정에 있어서, 반도체 칩의 일면에 형성된 범프와 글래스 기판의 도전체 사이에 솔더 코어가 내재되어 있는 이방성 전도 접착제를 도포시키는 단계와, 상기 이방성 전도 접착제가 도포된 글래스 기판을 가열시키는 단계와, 패터닝된 반도체 칩을 글래스 기판과 정확하게 정렬시키는 단계와, 반도체 칩을 소정의 온도로 가열시킴과 동시에 반도체 칩을 기판 도전체를 향하여 압착하여 금속코어를 변형 파괴시킴과 동시에 상기 금속 코어를 둘러싸는 폴리머 층이 용융되어 금속간 결합부위를 형성하는 단계와, 그리고 에폭시가 경화되는 단계를 포함하는 칩 온 글래스(COG; Chip On Glass) 접합방법을 제공함으로써, 이방성 도전체의 사용에 있어서 단순 금속의 압착이 아닌 금속간 결합면을 형성하여 접합강도 및 접속전도도를 향상시키며, 기존 플립 칩 접합공정에서 칩과 기판 사이에 발생되는 공간을 소정의 재료로 채워주는 공정인 언더 필(underfill) 공정을 생략하여 작업성 및 수율을 향상시키는 효과를 나타내는 것을 특징으로 한다.

Description

칩 온 글래스(Chip On Glass) 접합방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 사용되어지는 솔더 코어를 나타낸 단면도.

Claims (5)

  1. 반도체 칩을 글래스 기판에 접합시키는 접합 공정에 있어서, 반도체 칩의 일면에 형성된 범프와 글래스기판의 도전체 사이에 솔더 코어가 내재되어 있는 이방성 전도 접착제를 도포시키는 단계와, 상기 이방성 전도접착제가 도포된 글래스 기판을 가열시키는 단계와, 패터닝된 반도체 칩을 글래스 기판과 정확하게 정렬시키는 단계와, 반도체 칩을 소정의 온도로 가열시킴과 동시에 반도체 칩을 기판 도전체를 향하여 압착하여 금속코어를 변형 파괴시킴과 동시에 상기 금속 코어를 둘러싸는 폴리머 층이 용융되어 금속간 결합 부위를 형성하는 단계와, 그리고 에폭시가 경화되는 단계를 포함하는 칩 온 글래스 접합방법.
  2. 제1항에 있어서, 상기 반도체 칩의 일면에 형성된 범프의 하부면이 상기 폴리이미드 층의 깨짐이 쉽게 일어나도록 표면거칠기가 낮은 것을 특징으로 하는 칩 온 글래스 접합방법.
  3. 제1항에 있어서, 상기 솔더 코어는 금속 코어의 외부면에 금속 코어를 감싸도록 산화보호층이 형성되어 있고 그 산화보호층의 외부면에 폴리머 층이 형성되어 있는 것을 특징으로 하는 칩 온 글래스 접합방법.
  4. 제3항에 있어서, 상기 산화 보호층이 납, 은, 금, 크롬, 팔라듐, 니켈 중의 어느 하나인 것을 특징으로 하는 칩 온 글래스 접합방법.
  5. 제3항에 있어서, 상기 폴리머 층이 폴리이미드, 테프론 중의 어느 하나인 것을 특징으로 하는 칩 온 글래스 접합방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033412A 1995-09-30 1995-09-30 칩 온 글래스(Chip On Glass) 접합방법 KR970017898A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033412A KR970017898A (ko) 1995-09-30 1995-09-30 칩 온 글래스(Chip On Glass) 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033412A KR970017898A (ko) 1995-09-30 1995-09-30 칩 온 글래스(Chip On Glass) 접합방법

Publications (1)

Publication Number Publication Date
KR970017898A true KR970017898A (ko) 1997-04-30

Family

ID=66582420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033412A KR970017898A (ko) 1995-09-30 1995-09-30 칩 온 글래스(Chip On Glass) 접합방법

Country Status (1)

Country Link
KR (1) KR970017898A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101550B1 (ko) * 2009-09-14 2012-01-02 삼성전기주식회사 솔더 볼 및 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101550B1 (ko) * 2009-09-14 2012-01-02 삼성전기주식회사 솔더 볼 및 반도체 패키지

Similar Documents

Publication Publication Date Title
US4902857A (en) Polymer interconnect structure
JP3506233B2 (ja) 半導体装置及びその製造方法
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JPH10125729A (ja) フリップ・チップと基板の相互接続構造及び方法
US20070063347A1 (en) Packages, anisotropic conductive films, and conductive particles utilized therein
KR20030080032A (ko) 플립 칩 상호연결을 구비한 칩 스케일 패키지
WO2017187998A1 (ja) 半導体装置
US20060211171A1 (en) Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
KR970017898A (ko) 칩 온 글래스(Chip On Glass) 접합방법
JPS63122133A (ja) 半導体チツプの電気的接続方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPS61280626A (ja) ワイヤボンデイング方法
JP5065657B2 (ja) 電子装置およびその製造方法
JPH04214631A (ja) バンプ電極の形成方法
KR20010090563A (ko) 신뢰성있는 전기 접속을 갖는 반도체 디바이스
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
JPH0340458A (ja) 半導体装置およびその製造方法
Kim et al. Effects of bonding pressures and bonding temperatures on solder joint morphology and reliability of solder ACF bonding
JPH0362533A (ja) 半導体装置の実装方法
KR20090019186A (ko) 반도체 연결패드 상의 금속범프 형성방법
JP2785441B2 (ja) 半導体装置とその製造方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法
JPS62281361A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination