JPH10125729A - フリップ・チップと基板の相互接続構造及び方法 - Google Patents

フリップ・チップと基板の相互接続構造及び方法

Info

Publication number
JPH10125729A
JPH10125729A JP9272739A JP27273997A JPH10125729A JP H10125729 A JPH10125729 A JP H10125729A JP 9272739 A JP9272739 A JP 9272739A JP 27273997 A JP27273997 A JP 27273997A JP H10125729 A JPH10125729 A JP H10125729A
Authority
JP
Japan
Prior art keywords
wire
substrate
flip chip
conductive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9272739A
Other languages
English (en)
Inventor
D Penze Rajendra
ラジェンドラ・ディー・ペンゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH10125729A publication Critical patent/JPH10125729A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 低コストのフリップ・チップ相互接続構造。 【解決手段】 本発明によるフリップ・チップの相互接
続構造は、フリップ・チップ２４に設けられた複数の第
１の導電性パッド２８と、基板１２に設けられた第２の
導電性パッド１４を有する。さらに、第１と第２の導電
性パッドの間に複数の導電性ワイヤ・バンプ１６が含ま
れており、各ワイヤ・バンプには、ボール部分１８と、
ボール部分から繋がり、弾性によって変形可能なスタブ
部分２６と、尖端２２が含まれている。フリップ・チッ
プを基板に接続する時、尖端は第１の導電性パッドを覆
う軟質の導電性材料の層を貫通し、ワイヤ・バンプと第
１の導電性パッドが電気的に接続される。相互接続面が
きれいな平面でなくても、スタブ部分が変形することに
より確実な接続がもたらされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、集積回路
と基板の相互接続に関するものである。とりわけ、本発
明は、フリップ・チップ集積回路を基板に相互接続する
ためのコスト・パフォーマンスの高い構造に関するもの
である。
【０００２】
【従来の技術】当該技術においては、ベア・ダイ集積回
路をプリント回路基板に電気的に接続して、マルチチッ
プ・モジュールを形成するためのさまざまな方法が周知
のところである。あらゆるタイプのマルチチップ・モジ
ュールのうち、ハンダ・バンプによるフリップ・チップ
技術が最も多く開発されてきた。フリップ・チップは、
ボンディング・パッドにハンダ・バンプが形成された、
非パッケージ式集積回路である。ハンダ・バンプは、ボ
ンディング・パッドに取り付けられたほぼ半球形状の凝
固ハンダであり、一般に、錫・鉛の組成物である。非パ
ッケージ式チップは、大部分の集積回路パッケージにと
って一般的なプラスチック・シェルや金属リードを備え
ていない。
【０００３】フリップ・チップのアクティブ側は、アク
ティブ・デバイス及びボンディング・パッドを含んでお
り、環境汚染からチップの能動コンポーネントを保護す
る障壁層を備えている。フリップ・チップのハンダ・バ
ンプは、回路基板の導電性接触領域と整合して接触する
ように位置決めされる。ハンダ・バンプと回路基板の導
電性接触領域との間における電気的及び機械的取り付け
は、ハンダに再溶解が生じるまでハンダ・バンプを加熱
することによって行われる。
【０００４】フリップ・チップ技術は十分に確立され、
立証されたテクノロジである。しかし、フリップ・チッ
プ技術には、いくつかの極めて重要な制限がある。フリ
ップ・チップ・ウェーハ上におけるハンダ・バンプの形
成にはいくつかの処理ステップが必要になる。ワイヤ・
ボンディングのような他のパッケージング・テクノロジ
は、こうした処理ステップを必要としない。従って、ハ
ンダ・バンプによるウェーハのパッケージングは、他の
パッケージング・テクノロジよりも高価になる可能性が
ある。
【０００５】一般に、単一ウェーハ上において多数のフ
リップ・チップが製作される。大部分のシリコン・ウェ
ーハでは、有効なフリップ・チップが少ししか得られな
い。さらに、多くのフリップ・チップは、多数のボンデ
ィング・パッドを備えている。ウェーハの製作には、ウ
ェーハ上におけるフリップ・チップの全てに関連したボ
ンディング・パッドの全てにハンダ・バンプを形成する
ことが必要になる。ウェーハ上における有効なフリップ
・チップの歩留まりが減少するにつれて、フリップ・チ
ップ当たりのハンダ・バンプ形成コストが増大する。フ
リップ・チップ当たりのハンダ・バンプ形成のコスト増
加は、かなりのものになる可能性がある。
【０００６】ハンダ・バンプ技術を産業界に急増させる
上でのもう１つの障害は、その技術の複雑さである。さ
らに、開発された多くの技術によるものは独特の構造を
有する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、余分
なウェーハ処理ステップを必要としない、エリア・アレ
イ・フリップ・チップ・パッケージ（area array flip
chip package）を基板に電気的に接続するための構造を
提供することである。さらなる本発明の目的は、安価
で、既存の集積回路パッケージ・テクノロジによって容
易に実施される前記構造を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、フリッ
プ・チップを基板に相互接続するためのコスト・パフォ
ーマンスの高い構造が得られる。この構造によれば、フ
リップ・チップ上にハンダ・バンプを形成するために必
要になる余分な処理ステップをフリップ・チップの製作
プロセスにおいて必要とせずに相互接続を実現すること
が可能になる。
【０００９】本発明の第１の実施例には、あるフリップ
・チップ相互接続構造が含まれている。この構造には、
第１の導電性パッドを複数備えた集積回路が含まれてい
る。各導電性パッドは、軟質の導電性材料の層によって
カバーされている。この実施例にはさらに、第２の導電
性パッドを複数備えた基板が含まれている。この実施例
には、複数の導電性ワイヤ・バンプも含まれている。各
ワイヤ・バンプには、第２の導電性パッドに機械的及び
電気的にとりつけられるボール部分と、ボール部分に取
り付けられる第１の端部を備えた、弾性により変形可能
なスタブ部分と、スタブ部分の第２の端部に形成された
尖端領域が含まれている。尖端は、第１の導電性パッド
の軟質導電性材料の層を貫通し、ワイヤ・バンプと第１
の導電性パッドが電気的に接触する。
【００１０】本発明の第２の実施例は、第１の実施例と
同様であり、集積回路と基板の間に配置された接着剤を
含んでいる。この接着剤はワイヤ・バンプを包囲し、集
積回路と基板の間に圧縮力を加える。さらに接着剤は、
基板と集積回路との配置を維持するのに役立つ。
【００１１】本発明のその他の態様及び利点について
は、本発明の原理を例示した添付の図面に関連してなさ
れる下記の詳細な説明から明らかになるであろう。
【００１２】
【実施例】例示のための図面に示すように、本発明はフ
リップ・チップを基板に相互接続するための装置及び方
法において実施される。本発明は、既存の集積回路パッ
ケージング技術に基づくものである。フリップ・チップ
と基板の相互接続は複数のワイヤ・バンプによって行わ
れる。各ワイヤ・バンプには、尖端、スタブ部分、及
び、ボール部分が含まれている。スタブ部分は、フリッ
プ・チップと基板が非平面の場合、弾性によって変形
し、フリップ・チップと基板を電気的接続を可能にす
る。
【００１３】図１には、ワイヤ・バンプを用いて、フリ
ップ・チップと基板を相互接続する前の、本発明のワイ
ヤ・バンプ１６の構造が示されている。ワイヤ・バンプ
１６は、一般に金から造られるが、任意の導電性材料か
ら構成することも可能である。ワイヤ・バンプ１６は、
修正されたワイヤ・ボンダを用いて基板１２の導電性パ
ッド１４に形成される。ワイヤ・バンプ１６は、一方の
端部のボール部分１８、もう一方の端部の尖端２２、及
び、ワイヤ・バンプ１６の両端を相互接続するスタブ部
分２０から構成される。
【００１４】図２には、基板１２とフリップ・チップ２
４を相互接続するいくつかのワイヤ・バンプ１６の構造
が示されている。相互接続を行うワイヤ・バンプ１６に
は、弾性によって変形するスタブ部分２６が含まれてい
る。弾性による変形可能なスタブ部分２６は、基板１２
をフリップ・チップ２４に向かって押しやることによっ
て変形する。ワイヤ・バンプの尖端２２がフリップ・チ
ップ２４のボンディング・パッドに形成された軟質導電
層２８を貫通すると、基板１２とフリップ・チップ２４
が電気的に相互接続される。フリップ・チップ２４の表
面と基板１２の表面が平行でない場合に、ワイヤ・バン
プ１６のスタブ部分２６の弾性変形によって、確実な電
気的相互接続が得られる。
【００１５】図３には、接着剤３２が示されている。接
着剤３２は、フリップ・チップ２４と基板１２の間に配
置されて、ワイヤ・ボンド１６を包囲している。接着剤
３２は、熱硬化性ではなく紫外線（ＵＶ）硬化性が望ま
しい。フリップ・チップ２４と基板１２の電気的相互接
続が済むと、ＵＶ硬化性接着剤のほうが、より硬化が容
易である。
【００１６】本発明の実施例は、基板の導電性パッドに
ワイヤのボンディングを施すことによって製作される。
ワイヤ・バンプは、ボンドが形成された後、ボンディン
グされた各ワイヤを引っ張り、ワイヤにかかる張力によ
って、各ワイヤが破断されるようにすることによって形
成される。尖端は、各ワイヤの破断した端部に形成され
る。尖端は、円錐構造を備えている。次に、ワイヤ・バ
ンプ全体が接着剤に浸るように、基板が接着剤によって
覆われる。ワイヤ・バンプの尖端が、フリップ・チップ
の導電性パッドに形成された軟質の導電層に接触するよ
うに、ワイヤ・バンプとアライメントのとれた導電性パ
ッドを備えるフリップ・チップがワイヤ・バンプに向か
って押しやられる。ワイヤ・ボンドの尖端が接着剤によ
って覆われていても、接着剤を押しのけて、ワイヤ・ボ
ンドの尖端が接着剤を越えて延び、フリップ・チップの
導電性パッドと電気的に接触できるようにする。最後
に、接着剤を硬化させて、フリップ・チップ及び基板に
対するワイヤ・バンプの配置を強固なものにする。
【００１７】ワイヤ・バンプの尖端とフリップ・チップ
の導電性パッドの間にオーム接触が形成される。オーム
接触は、スタブ部分の変形と先端の尖っているという特
性が組み合わされる結果として生じる。スタブ部分が変
形すると、尖端部分を導電性パッドに押しつける上方へ
の力が生じる。また、この変形は、フリップ・チップと
基板の平面性の偏差にも順応する。尖端は、導電性パッ
ドに配置された軟質導電層を貫通する。変形と尖端との
組み合わせによって、ワイヤ・バンプの尖端とフリップ
・チップの導電性パッドの軟質導電層との間に擦り相互
作用がが生じる。
【００１８】本発明には、尖端とフリップ・チップの導
電性パッドの電気的接触を強化するさらなる擦り作用を
生じさせるアセンブリ・システムを含むことが可能であ
る。ウェーハ・プローバのようなシステムに力を加える
ことによってさらなる擦り作用を生じさせることもでき
るし、あるいは、フリップ・チップと基板の間で往復運
動を生じさせることも可能である。
【００１９】ワイヤ・バンプ２６の高さは一般に、スタ
ブ部分２６の直径の約３倍である。スタブ部分２６の直
径は一般に約３０μｍである。アスペクト比（たてよこ
比）が高く、先端２２が尖っているという特性のため、
尖端２２とフリップ・チップ２４の導電性パッド２８の
間に良好なオーム接触を生じさせるには、0.5〜1gmの最
小限の力でフリップ・チップ２４を基板１２に向かって
押しやることが必要になる。
【００２０】ボール部分１８は、導電性ワイヤを基板１
２の導電性パッド１４にワイヤ・ボンディングすること
によって形成される。ワイヤの歪み速度を制御すること
が可能である限り、標準的なワイヤ・ボンダを用いるこ
とが可能である。
【００２１】ワイヤ・バンプ１６の尖端２２は、ボンデ
ィング・ワイヤが延性破壊のために破断するまでボンデ
ィング・ワイヤを引っ張ることによって形成される。尖
端２２の幾何学形状は、いくつかの要素によって制御さ
れる。これらの要素には、ワイヤの金属特性、ワイヤの
微細構造、及び、ワイヤが引っ張られる歪み速度が含ま
れる。
【００２２】ワイヤ・バンプの尖端形状に影響を及ぼす
ワイヤの金属特性は、伸び率及び極限引っ張り強度（Ｕ
ＴＳ）である。伸び率は、ワイヤが、破断前に、ワイヤ
の全長に対して伸びる率を表したワイヤ特性である。本
発明の所望の尖端幾何学形状を形成するには、金ワイヤ
の伸び率は、約３〜４％が望ましい。極限引っ張り強度
は、約35〜50kg/m2が望ましい。
【００２３】ワイヤの微細構造は、ワイヤの熱影響部と
呼ばれるものに影響を及ぼす。ワイヤの端部に急速加熱
することによって、ワイヤの端部にはボールが形成され
る。熱影響部は、ワイヤにおいて熱による影響を受ける
領域である。ワイヤ端部の加熱時間は一般にスパーク時
間と呼ばれる。スパーク時間の長さ及びワイヤの微細構
造によってワイヤの熱影響部が決まる。ワイヤを引っ張
って尖端を形成する時、ワイヤは熱影響部の外で破断す
る。従って、ワイヤの熱影響部によってワイヤ・ボンド
の長さが決まり、ワイヤ・ボンド端部における尖端形状
が影響される。
【００２４】ワイヤの歪み速度は、ワイヤ・ボンドの尖
端の幾何学形状を決定する上で最も重大な要素である。
歪み速度は、基板の導電性パッドへのワイヤのボンディ
ング後にワイヤを引っ張る速度を画定する。ワイヤをあ
まりゆっくり引っ張りすぎると、ワイヤは延性破壊で破
断する。延性破断の場合、柔らかく、長い尖端が生じ
る。ワイヤをあまり急速に引っ張りすぎると、ワイヤは
脆性破壊で破断する。脆性破壊の場合、硬く、平坦な先
端が生じる。所望の先端は、硬くて尖ったものである。
伸び率が３〜４％の金ワイヤの場合、所望の歪み速度
は、約0.5/secである。この歪み速度によって、その高
さがスタブ部分の直径にほぼ等しい尖端が得られる。
【００２５】前述のように、スタブ部分の長さは主とし
てワイヤの微細構造とスパーク時間によって決まる。ワ
イヤ・ボンドのスタブ部分の特徴は、フリップ・チップ
と基板の間に力を加えると、スタブ部分が変形するとい
う点である。フリップ・チップと基板が平坦でない場合
でも、スタブ部分の変形によって均一に相互接続が行わ
れる。
【００２６】本発明の代替実施例の場合、ワイヤ・バン
プは、基板ではなくフリップ・チップに形成される。し
かし、このアプローチには、いくつかの制限がある。ワ
イヤ・バンプを形成するプロセスは、本質的にはサーモ
ソニック（thermosonic）であり、能動シリコン回路要
素において実施することができない。従ってこの実施例
の場合、ワイヤ・ボンドの形成は、能動シリコン回路要
素が配置されている領域外におけるフリップ・チップの
周辺に限定される。しかし、この実施例によればやは
り、直接チップ取り付け（ＤＣＡ : Direct Chip Attac
hment）のような多くの従来のハンダ・バンピング応用
例に代わる、コスト有効度の高い代替案が得られる。Ｄ
ＣＡは、プリント回路基板の経路選択の制限のために周
辺部にバンプが配置される、ハンダ・バンプ構成を必要
とする。
【００２７】本発明のもう１つの実施例の場合、その構
造には、フリップ・チップと基板の間の接着剤が含まれ
ない。しかし、接着剤の機能性は、他の何らかの手段に
よって与えられる。接着剤の機能の１つは、相互接続の
形成中に、フリップ・チップと基板の間に圧縮力を加え
ることにある。必要とされる圧縮力は、ばねシステムに
よって生じさせることが可能である。ばねシステムの利
点は、後にテストのためにフリップ・チップを取り出す
ことができるという点にある。
【００２８】本発明の特定の実施例について解説し、例
示してきたが、本発明は、こうした解説及び例示の部分
の特定の形態または構成に制限されるものではない。本
発明は特許請求の範囲によってのみ制限される。
【００２９】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【００３０】〔実施態様１〕軟質の導電性材料層を含む
第１の導電性パッド［２８］を備えたフリップ・チップ
［２４］と、第２の導電性パッド［１４］を備える基板
［１２］と、導電性ワイヤ・バンプ［１６］と、基板
［１２］と集積回路［２４］の間に圧縮を加えるための
手段とを含むフリップ・チップ相互接続構造であって、
前記導電性ワイヤ・バンプ［１６］は、第２の導電性パ
ッド［１４］に機械的及び電気的に取り付けられた第１
の端部［１８］と、弾性による変形可能なスタブ部分
［２６］と、第１の導電性パッド［２８］の軟質導電性
材料を貫通して、ワイヤ・バンプ［１６］と第１の導電
性パッド［２８］を電気的に接触させる、尖端を形成す
る第２の端部［２２］とを含むことを特徴とするフリッ
プ・チップ相互接続構造。
【００３１】〔実施態様２〕集積回路［２４］の複数の
第１の導電性パッド［２８］を基板［１２］の複数の第
２の導電性パッド［１４］に電気的に接続する複数の導
電性ワイヤ・バンプ［１６］がさらに含まれていること
を特徴とする、実施態様１に記載のフリップ・チップ相
互接続構造。
【００３２】〔実施態様３〕圧縮圧を加える手段が、集
積回路［２４］と基板［１２］の間に配置されて、ワイ
ヤ・バンプ［１６］を密閉する接着剤［３２］を含むこ
とを特徴とする、実施態様１または実施態様２に記載の
フリップ・チップ相互接続構造。
【００３３】〔実施態様４〕ワイヤ・バンプ［１６］
が、金から形成されることを特徴とする、実施態様１な
いし実施態様３のいずれか一項に記載のフリップ・チッ
プ相互接続構造。
【００３４】〔実施態様５〕第１の導電性パッド［２
８］を備えた集積回路［２４］と、軟質の導電性材料層
を含む第２の導電性パッド［１４］を備えた基板と、導
電性ワイヤ・バンプ［１６］と、基板と集積回路の間に
圧縮圧を加えるための手段とを含むフリップ・チップ相
互接続構造であって、前記導電性ワイヤ・バンプ［１
６］は、第１の導電性パッド［２８］に機械的及び電気
的に取り付けられた第１の端部［１８］と、弾性による
変形可能なスタブ部分［２６］と、第２の導電性パッド
［１４］の軟質導電性材料を貫通して、ワイヤ・バンプ
［１６］と第２の導電性パッド［１４］の間を電気的に
接触させる尖端を形成する第２の端部［２２］とを含む
ことを特徴とするフリップ・チップ相互接続構造。
【００３５】〔実施態様６〕フリップ・チップ［２４］
を基板［１２］に相互接続するための方法であって、
（ａ）ワイヤを基板［１２］の第１の導電性パッド［１
４］にボンディングするステップと、（ｂ）ワイヤを引
っ張り、ワイヤが破断して、スタブ領域［２６］及び尖
端［２２］が形成されるようにするステップと、（ｃ）
基板上に接着剤［３２］を付着させ、接着剤［３２］に
よって、スタブ領域［２６］が覆われるようにするステ
ップと、（ｄ）基板［１２］上にフリップ・チップ［２
４］を配置し、フリップ・チップ［２４］の第２の導電
性パッド［２８］が尖端［２２］と接触するようにする
ステップと、（ｅ）フリップ・チップ［２４］を基板
［１２］の方に押しやり、尖端［２２］がフリップ・チ
ップ［２４］の第２の導電性パッド［２８］に配置され
た導電層を貫通するようにするステップと、（ｆ）接着
剤［３２］を硬化させるステップとを設けて成る方法。
【００３６】〔実施態様７〕前記ステップ（ｅ）に、さ
らに、尖端［２２］とフリップ・チップ［２４］の第２
の導電性パッド［２８］の導電層との間に擦り作用を導
入するステップが含まれることを特徴とする、実施態様
６に記載のフリップ・チップ［２４］と基板［１２］を
相互接続する方法。
【００３７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、フリップ・チップにハンダ・バンプを形成させる
必要がなくなるので、コストを大幅に低減したフリップ
・チップと基板の相互接続構造を実現することができ
る。また、本発明によるワイヤ・バンプは、弾性を有し
変形するそのスタブ部分の性質により、相互接続面にお
ける平面性の欠ける部分の偏差にも順応することがで
き、確実な接続を実現することができる。
【図面の簡単な説明】
【図１】基板に取り付けられた本発明の導電性ワイヤ・
バンプを示す図である。
【図２】ワイヤ・バンプ接続のスタブ部分が弾性によっ
て変形するフリップ・チップに基板を接続する複数のワ
イヤ・バンプを示す図である。
【図３】さらに、基板とフリップ・チップの間に接着剤
を含んでいる、図２の構成を示す図である。
【符号の説明】
１２：基板 １４：導電性パッド １６：ワイヤ・バンプ １８：ボール部分 ２０：スタブ部分 ２２：尖端 ２４：フリップ・チップ ２６：スタブ部分 ３２：接着剤

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】軟質の導電性材料層を含む第１の導電性パ
    ッドを備えたフリップ・チップと、 第２の導電性パッドを備える基板と、 導電性ワイヤ・バンプと、 基板と集積回路の間に圧縮を加えるための手段とを含む
    フリップ・チップ相互接続構造であって、前記導電性ワ
    イヤ・バンプは、 第２の導電性パッドに機械的及び電気的に取り付けられ
    た第１の端部と、 弾性による変形可能なスタブ部分と、 第１の導電性パッドの軟質導電性材料を貫通して、ワイ
    ヤ・バンプと第１の導電性パッドを電気的に接触させ
    る、尖端を形成する第２の端部とを含むことを特徴とす
    るフリップ・チップ相互接続構造。
JP9272739A 1996-10-10 1997-10-06 フリップ・チップと基板の相互接続構造及び方法 Pending JPH10125729A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US728,876 1991-07-12
US08/728,876 US5764486A (en) 1996-10-10 1996-10-10 Cost effective structure and method for interconnecting a flip chip with a substrate

Publications (1)

Publication Number Publication Date
JPH10125729A true JPH10125729A (ja) 1998-05-15

Family

ID=24928630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9272739A Pending JPH10125729A (ja) 1996-10-10 1997-10-06 フリップ・チップと基板の相互接続構造及び方法

Country Status (2)

Country Link
US (1) US5764486A (ja)
JP (1) JPH10125729A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507080A (ja) * 2003-08-22 2007-03-22 アーベーベー・シュバイツ・アーゲー 電力半導体モジュールの中の接触構造のための圧力接触バネ
US7880290B2 (en) 2006-12-29 2011-02-01 Samsung Electronics Co., Ltd. Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6065667A (en) * 1997-01-15 2000-05-23 National Semiconductor Corporation Method and apparatus for fine pitch wire bonding
US5938105A (en) * 1997-01-15 1999-08-17 National Semiconductor Corporation Encapsulated ball bonding apparatus and method
US6180891B1 (en) * 1997-02-26 2001-01-30 International Business Machines Corporation Control of size and heat affected zone for fine pitch wire bonding
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
US6600215B1 (en) 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6441315B1 (en) * 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6677707B1 (en) 1999-11-19 2004-01-13 The Regents Of The University Of California Side-emitting surface mounted light emitting diode
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
WO2007084540A2 (en) * 2006-01-17 2007-07-26 University Of Alabama Research Foundation Electrode arrays and methods of fabrication thereof
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8624402B2 (en) * 2008-03-26 2014-01-07 Stats Chippac Ltd Mock bump system for flip chip integrated circuits
US8633586B2 (en) * 2008-03-26 2014-01-21 Stats Chippac Ltd. Mock bump system for flip chip integrated circuits
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349495A (en) * 1989-06-23 1994-09-20 Vlsi Technology, Inc. System for securing and electrically connecting a semiconductor chip to a substrate
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
GB9400384D0 (en) * 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507080A (ja) * 2003-08-22 2007-03-22 アーベーベー・シュバイツ・アーゲー 電力半導体モジュールの中の接触構造のための圧力接触バネ
JP4800764B2 (ja) * 2003-08-22 2011-10-26 アーベーベー・シュバイツ・アーゲー 電力半導体モジュールの中の接触構造のための圧力接触バネ
US7880290B2 (en) 2006-12-29 2011-02-01 Samsung Electronics Co., Ltd. Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same

Also Published As

Publication number Publication date
US5764486A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JPH10125729A (ja) フリップ・チップと基板の相互接続構造及び方法
US6420256B1 (en) Method of improving interconnect of semiconductor devices by using a flattened ball bond
US5536973A (en) Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100443484B1 (ko) 반도체장치및그제조방법
US5328079A (en) Method of and arrangement for bond wire connecting together certain integrated circuit components
US6252301B1 (en) Compliant semiconductor chip assemblies and methods of making same
US7407877B2 (en) Self-coplanarity bumping shape for flip-chip
US6737295B2 (en) Chip scale package with flip chip interconnect
KR20090003251A (ko) 솔더러블 루프 접촉부를 가진 반도체 소자
JP3168256B2 (ja) 接点パッドのアレイをはんだボンディングする方法とその部品アッセンブリ
US6396155B1 (en) Semiconductor device and method of producing the same
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
US20080185717A1 (en) Semiconductor device including bump electrodes
JPH0997816A (ja) 半導体装置の実装方法および実装構造
KR940027134A (ko) 반도체집적회로장치의 제조방법
KR20010090563A (ko) 신뢰성있는 전기 접속을 갖는 반도체 디바이스
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JPH1167775A (ja) 半導体チップ接続バンプ形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP3287233B2 (ja) 半導体装置の製造方法
KR100546001B1 (ko) 종방향 초음파를 이용한 전자부품의 솔더링 방법
JPH04214631A (ja) バンプ電極の形成方法
JPH06342795A (ja) Ｉｃのフリップチップ実装の接続構造