KR20090019186A - 반도체 연결패드 상의 금속범프 형성방법 - Google Patents

반도체 연결패드 상의 금속범프 형성방법 Download PDF

Info

Publication number
KR20090019186A
KR20090019186A KR1020070083433A KR20070083433A KR20090019186A KR 20090019186 A KR20090019186 A KR 20090019186A KR 1020070083433 A KR1020070083433 A KR 1020070083433A KR 20070083433 A KR20070083433 A KR 20070083433A KR 20090019186 A KR20090019186 A KR 20090019186A
Authority
KR
South Korea
Prior art keywords
metal
bump
layer
metal layer
foil
Prior art date
Application number
KR1020070083433A
Other languages
English (en)
Other versions
KR101050567B1 (ko
Inventor
완-링 유
Original Assignee
완-링 유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 완-링 유 filed Critical 완-링 유
Priority to KR1020070083433A priority Critical patent/KR101050567B1/ko
Publication of KR20090019186A publication Critical patent/KR20090019186A/ko
Application granted granted Critical
Publication of KR101050567B1 publication Critical patent/KR101050567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 연결패드 상에 금속범프를 형성하는 방법은, 범프하부금속층(under bump metallurgy, UBM)이 형성된 반도체 소자에, 절연접착막과 금속포일을 가열압착하여 범프하부금속층을 구비한 반도체 소자에 결합시킨다. 그 후 상기 범프하부금속층에 구멍을 형성하되, 무전해석출법(electroless deposition)과 전기도금(electroplating)법을 이용하여 상기 구멍에 금속범프를 형성한다. 이와 같이, 전기도금을 이용하여 각종 고전도성 금속의 금속범프를 형성함으로써, 종래와 같이 금(gold)과 솔더(solder)에 한정되지 않게 되며, 범프 형성 시, 절연접착막이 연결패드를 보호할 수 있다.
반도체 소자, 플립칩, 금속범프, 범프하부금속층, UBM

Description

반도체 연결패드 상의 금속범프 형성방법{Method of Forming Metal Bumps on Semiconductor Connection Pads}
본 발명은 금속범프 형성방법에 관한 것으로, 특히 반도체 연결패드 상에 금속범프를 형성하는 방법에 관한 것이다.
반도체 소자에 플립칩 본딩을 하기 위해서는, 칩 상에 반드시 범프전극을 형성하여야 한다. 범프전극은 크게 두 개의 부분으로 구분할 수 있는데, 하나는 범프하부금속층(under bump metallurgy, UBM)이고, 다른 하나는 금속범프 자체이다.
범프하부금속층은 일반적으로 3층의 금속을 포함하는데, 즉 점착층(adhesion layer), 확산방지층(barrier layer)과 접합층으로 형성된다. 이 중 점착층의 재질은 알루미늄 또는 크롬이 될 수 있으며; 확산방지층의 재질은 구리, 납, 백금이 될 수 있고; 접합층의 재질은 금이 될 수 있다. 상기 금속범프의 재질은 크게 솔더범프(solder bump)와 금범프(gold bump)로 양분 된다.
범프하부금속층 상에 솔더범프를 형성할 경우, 주로 전기도금방식(electroplating 방식)과 인쇄방식(printing 방식)을 사용하게 된다. 전기도금법의 경우, 우선 범프하부금속층 상에 도안화된(즉 노출 및 현상을 한 후) 도금내성 막(plating resistance)을 형성하고, 다음 상기 도금내성막을 기초로 하여 범프하부금속층에 솔더범프를 전기도금한다. 만일 인쇄법을 사용하는 경우라면, 우선 스틸 플레이트(steel plate)를 이용하여 범프하부금속층에 솔더 페이스트(solder paste)를 인쇄한 후, 열을 이용하여 상기 솔더 페이스트를 녹이고, 이를 응고시켜 금속범프를 형성한다. 그러나, 전기도금방식이나 인쇄방식을 이용하여 형성된 금속범프에는 기포다중극이 용이하게 탈락하는 문제가 있어, 제작공정의 양품생산 비율을 떨어뜨린다.
후속공정(예를 들어 TCP, COG)의 요구에 부합하기 위하여, 전기도금 솔더범프와 유사한 전기도금수단을 이용할 수 있는데, 이 경우 범프하부금속층 상에 금범프를 전기도금한다. 다른 방법은, 와이어 본딩기(wire bonding machine)를 이용하는 것인데, 범프하부금속층에 수차례의 볼(ball) 다짐을 중복 진행하여(우선은 금선(gold wire)을 녹여 원구형상으로 만든다), 직접 금범프의 높이를 요구하는 수준까지 맞추는 것이다. 그러나 금범프 자체의 재료비용이 높아, 이 방법은 보편적이지 않다.
본 발명의 주요 목적은 반도체 연결패드 상에 금속범프를 형성하는 방법을 제공하는 것으로, 다종의 선택 가능한 금속 재료 중에서 하나 또는 다종의 금속재료를 선택하여, 무전해석출법(electroless deposition)과 전기도금법(electroplating)을 이용하여, 칩에 금속범프를 형성하여, 다음 단계의 본딩을 용이하게 진행하도록 하고, 또한 칩과 범프 사이의 접합부에 금속 자체의 결합력 이 외에 절연접착막이 갖고 있는 접착성 결합력을 갖도록 함으로써, 훨씬 더 견고한 결합방식을 제공하도록 한다.
상술한 목적을 달성하기 위하여, 본 발명의 반도체 연결패드 상에 금속범프를 형성하는 방법은, 범프하부금속층(under bump metallurgy, UBM)이 형성된 반도체 소자에, 절연접착막과 금속포일을 가열압착하여 범프하부금속층이 형성된 반도체 연결패드 상에 결합시킨다. 다시 상기 범프하부금속층에 구멍을 형성하되, 무전해석출법과 전기도금법을 이용하여 상기 구멍에 금속범프를 형성한다. 이와 같이 무전해석출법과 전기도금법을 이용하여 각종 고전도성 금속의 금속범프를 형성함으로써, 금과 솔더에 한정되지 않게 되며, 범프 형성 시, 절연접착막이 연결패드와 금속범프의 결합을 보호할 수 있게 된다.
본 발명에 따라 범프하부금속층(under bump metallurgy, UBM)이 형성된 반도체 소자에 금속범프를 형성할 경우, 전기도금을 이용하여 각종 고전도성 금속의 금속범프를 형성함으로써, 종래와 같이 금과 솔더에 한정되지 않게 되며, 또한 반도체 연결패드와 금속범프가 접합부에서 금속 자체의 결합력 이 외에 절연접착막이 갖고 있는 접착성 결합력을 갖도록 함으로써 휠씬 더 견고하게 결합되는 효과가 있다.
본 발명의 장점과 정신은 아래의 발명의 상세한 설명과 첨부된 도면을 통하여 진일보하게 이해될 수 있다.
도 1a 내지 1h는 본 발명에 따른 반도체 연결패드 상에 금속범프를 형성하는 방법을 보여주는 설명도인데, 이를 참조한다. 도 1a에 도시된 구조는 종래 기술에 관한 것이며, 도 1b 내지 1h에 도시된 단계는 본 발명의 주요 단계를 보여준다. 도 1a에 도시된 바와 같이, 반도체 소자(10)에는 연결패드(12), 보호층(14)(반도체 소자(10) 상에 덮여 있고, 연결패드(12)를 노출시킨다), 범프하부금속층(16)(under bump metallurgy, UBM)(연결패드(12)를 덮고 있다)이 구비되어 있다. 이 중 보호층(14)은 선택적으로 장착할 수 있다.
본 발명에 따른 금속범프를 형성하는 방법은, 도 1a에 도시된 바와 같이, 연결패드(12) 표면에 범프하부금속층(16)(under bump metallurgy, UBM)이 이미 형성된 반도체 소자(10)에 대하여, 도 1b에 도시된 바와 같이 금속포일(20)과 절연접착막(18)의 순서로, 도 1c에 도시된 바와 같이 범프하부금속층(16)이 구비된 반도체 소자(10) 상에 결합시킨다. 다음, 도 1d에 도시된 바와 같이, 범프하부금속층(16) 상에 구멍(22)을 형성하고, 무전해석출법과 전기도금법을 이용하여, 상기 구멍(22)에 도 1g에 도시된 금속범프(28)(금, 은, 동, 주석, 납 또는 기타 고전도성 금속이 될 수 있다)을 형성한다. 이와 같이, 다종의 선택 가능한 금속 재료 중에서 하나 또는 다종의 금속재료를 선택하여, 무전해석출법과 전기도금법을 이용하여, 반도체 소자(10)에 금속범프(28)를 형성하여, 다음 단계의 본딩작업을 용이하게 진행하도록 하고, 또한 반도체 소자(10)와 금속범프(28) 사이의 접합부에, 금속범프(28)와 범프하부금속층(16) 사이의 금속 자체의 결합력 이 외에, 절연접착막(18)이 반도체 소자(10) 표면과 금속범프(28)에 대하여 구비하고 있는 접착성 결합력을 갖도록 함으로써, 훨씬 더 견고한 결합방식을 제공하도록 한다.
어떤 단계의 온도 구간에서, 상기 절연접착막(18)은 액체상태 또는 잠시 고체상태가 되는데, 도 1c에 도시된 바와 같이, 반도체 소자(10) 상에 덮여 접착된다. 그 후, 예정시간 동안 절연접착막(18)에 충분한 열량과 압력을 가하여, 원래 액체상태 또는 잠시 고체상태였던 절연접착막(18)이 응고되어, 영구적으로 고체상태가 되도록 함으로써, 절연접착막(18)이 반도체 소자(10)의 표면에 견고하게 결합되도록 한다.
상술한 과정 중에서, 절연접착막(18)이 먼저 금속포일(20) 상에 접착되고 나서, 다시 반도체소자(10) 상에 접착되거나, 또는 반도체 소자(10) 상에 절연접착막(18)을 먼저 접착한 후 다시 금속포일(20)을 접착시킬 수도 있다. 절연접착막은 액체상태 또는 잠시 고체상태가 될 수 있다. 만일 잠시 고체상태가 된 절연접착막(18)을 사용하고자 하는 경우, 열과 압력을 가하는 과정에서, 상기 절연접착막(18)은 당연히 잠시 고체상태가 되었다가 액체상태로 변화하고 다시 영구적으로 고체상태로 전환되는 특성을 구비하도록 함으로써, 반도체 소자(10)와의 결합을 확보하도록 한다.
절연접착막(18)이 응고되고, 금속범프(28)를 전기도금으로 형성하기 전에, 도 1d에 도시된 바와 같이 범프하부금속층(16)에 대하여, 레이져 또는 화학식각을 이용하여 금속포일(20)을 제거하고, 다시 레이져 또는 노출 및 현상으로 절연접착 막(18)을 제거하여, 직접 범프하부금속층(16)이 노출되도록 하여, 구멍(22)을 형성한다. 그 후 도 1e에 도시된 바와 같이 무전해석출법(electroless deposition) 또는 이온 스퍼터링법(Ion Sputtering)을 이용하여 구멍(22)을 포함하는 벽면 상에 금속박층(24)(예를 들어 화학동)을 형성한다. 신뢰성을 증가시키기 위하여, 무전해금속층에 접하여 한 층의 금속층을 도금시키고, 그 후에 도 1f에 도시된 바와 같이 금속포일(20) 상에 항전도막(26)을 형성한다. 상기 항전도막(26)이 무전해금속층(24)을 구비한 구멍(22)까지 덮는 것은 아니다. 마지막으로, 금속포일(20)과 무전해금속층(24)을 이용하여 전도 전류를 범프하부금속층(16)까지 흘려보내고, 도 1g에 도시된 바와 같이, 범프하부금속층(16) 상에 금속범프(28)가 형성되도록 한다. 이 때 제작과정에서 금속범프는 속이 찬 몸체의 금속범프 또는 속이 빈 몸체의 금속범프로 제어될 수 있고, 그 형상에 있어서도 원기둥, 사각기둥, 삼각뿔기둥, 마름모기둥, 별모양기둥, 다각형기둥 또는 이들의 조합으로 이루어진 기둥이 될 수 있다. 또한, 도 1h에 도시된 바와 같이, 항전도막(26)을 제거하고, 레이져와 화학식각을 이용하여 금속포일(20)을 완전히 제거하여, 금속범프의 제조공정을 완성하게 되는데, 항전도막의 두께는 요구되는 금속범프 높이에 맞추어 선택하여 정한다.
만일 절연접착막(18)을 먼저 반도체 소자(10)에 접착시키고 나서, 다시 금속포일(20)을 접착시키는 과정을 선택한 경우에는, 먼저 절연접착막을 응고시킨 후, 레이져 또는 노출 및 현상을 통해 범프하부금속층(16) 상에 구멍(22)을 형성하고, 그 후 금속포일(20)을 접착시키고 상술한 후속 공정을 진행시킨다. 또는 무전해석출법 또는 이온 스퍼터링법을 이용하여, 절연접착막(18)과 구멍(22)의 벽면에 금속 박층(24)을 형성하고, 다시 전기도금으로 상기 금속박층(24)을 두텁게 하여 전도성이 양호해 지도록 한다. 그 후 금속층 상에 항전도막(26)을 덮되, 상기 항전도막이 구멍(26)은 노출되도록 형성한다. 범프하부금속층(16) 상에 전기도금을 행하여 금속범프(28)가 형성되도록 한다.
구멍(22) 형성 시, 우선 범프하부금속층(16)의 위치에 대한 정보를 확보해야 한다. 분석방법에서, 먼저 반도체 소자(10) 배면의 마진(margin) 광학점 위치와 상기 광학점과 연결패드(12)의 좌표관계를 검시하여, 범프하부금속층(16)의 위치 정보를 획득한다. 그 밖에 X레이 장치를 이용하여 금속포일(20)에 투과시켜 직접 범프하부금속층(16)의 위치를 검시하거나 또는 반도체 소자(10)의 마진 광학점 위치를 검시할 수 있는데, 상기 광학점과 연결패드(12)의 좌표관계를 통하여 범프하부금속층(16)의 위치정보를 획득할 수 있다.
상술한 실시예는 본 발명의 기술적 특징을 설명하기 위하여 예로서 든 실시태양에 불과한 것으로, 청구범위에 기재된 본 발명의 보호범위를 제한하기 위하여 사용되는 것이 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해해야 한다. 따라서 본 발명의 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 내지 1h는 본 발명에 따른 반도체 연결패드 상에 금속범프를 형성하는 방법을 보여주는 설명도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 소자 12 : 연결패드 14 : 보호층
16 : 범프하부금속층 18 : 절연접착막 20 : 금속포일
22 : 구멍 24 : 무전해금속층 26 : 항전도막
28 : 금속범프

Claims (9)

  1. 연결패드가 구비된 반도체 소자를 제공하는 단계;
    상기 반도체 소자의 연결패드 상에 범프하부금속층(under bump metallurgy, UBM)을 형성하는 단계;
    금속포일과 절연접착막을 순서대로 상기 범프하부금속층을 구비한 반도체 소자 상에 조립하는 단계;
    상기 반도체 소자의 상기 범프하부금속층 상에서, 상기 금속포일과 상기 절연접착막을 제거하여, 상기 범프하부금속층이 노출되도록 하여 구멍을 형성하는 단계;
    상기 범프하부금속층이 노출된 구멍의 벽멱 상에 무전해금속층을 형성하는 단계;
    상기 무전해금속층에 접하여 한 층의 금속층을 부가하는 단계;
    상기 금속포일 상에 항전도막을 형성하되, 상기 항전도막이 무전해금속층을 구비한 구멍을 덮지 않도록 하는 단계;
    상기 금속포일과 상기 무전해금속층을 이용하여 상기 범프하부금속층에 전도 전류를 흘려보내, 상기 범프하부금속층에 금속범프를 형성하는 단계; 및
    상기 항전도막과 상기 금속포일을 제거하는 단계를 포함하는 반도체 연결패드 상에 금속범프를 형성하는 방법.
  2. 제 1항에 있어서, 상기 반도체 소자는 집적회로, 트랜지스터, 사이리스터 또는 다이오드인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  3. 제 1항에 있어서, 상기 범프하부금속층은 점착층(adhesion layer), 확산방지층(barrier layer), 접합층으로 형성되는 반도체 연결패드 상에 금속범프를 형성하는 방법.
  4. 제 3항에 있어서, 상기 점착층의 재질은 알루미늄 또는 크롬이고;
    상기 확산방지층의 재질은 구리, 납, 백금이고;
    상기 접합층의 재질은 금인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  5. 제 1항에 있어서, 상기 금속포일의 재질은 구리포일, 알루미늄포일 또는 주석포일인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  6. 제 1항에 있어서, 상기 무전해금속층의 재질은 화학동 또는 무전해니켈인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  7. 제 1항에 있어서, 상기 금속범프의 재질은 금, 은, 동, 주석, 납 또는 기타 고전도성 금속인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  8. 제 1항에 있어서, 상기 금속범프는 속이 찬 몸체의 금속범프 또는 속이 빈 몸체의 금속범프인 반도체 연결패드 상에 금속범프를 형성하는 방법.
  9. 제 1항에 있어서, 상기 금속범프의 형상은 원기둥, 사각기둥, 삼각뿔기둥, 마름모기둥, 별모양기둥, 다각형기둥 또는 이들의 조합으로 이루어진 기둥인 반도체 연결패드 상에 금속범프를 형성하는 방법.
KR1020070083433A 2007-08-20 2007-08-20 반도체 연결패드 상의 금속범프 형성방법 KR101050567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070083433A KR101050567B1 (ko) 2007-08-20 2007-08-20 반도체 연결패드 상의 금속범프 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083433A KR101050567B1 (ko) 2007-08-20 2007-08-20 반도체 연결패드 상의 금속범프 형성방법

Publications (2)

Publication Number Publication Date
KR20090019186A true KR20090019186A (ko) 2009-02-25
KR101050567B1 KR101050567B1 (ko) 2011-07-19

Family

ID=40687040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083433A KR101050567B1 (ko) 2007-08-20 2007-08-20 반도체 연결패드 상의 금속범프 형성방법

Country Status (1)

Country Link
KR (1) KR101050567B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629273B1 (ko) 2014-12-24 2016-06-14 주식회사 에스에프에이반도체 반도체 연결패드 상의 범프 구조물 및 이의 형성방법
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156091A (ja) * 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100480632B1 (ko) * 2002-11-16 2005-03-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR101050567B1 (ko) 2011-07-19

Similar Documents

Publication Publication Date Title
US7713860B2 (en) Method of forming metallic bump on I/O pad
TWI564972B (zh) 沒有流動之底部填充物
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
TWI431701B (zh) 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
US20110239458A1 (en) Thermo-compression bonded electrical interconnect structure and method
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
JP2009158593A (ja) バンプ構造およびその製造方法
JP2014090183A (ja) 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
JP2013534060A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP6282454B2 (ja) 半導体パッケージの製造方法
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
JP4993754B2 (ja) Ｐｇａ型配線基板及びその製造方法
US8779300B2 (en) Packaging substrate with conductive structure
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
KR101050567B1 (ko) 반도체 연결패드 상의 금속범프 형성방법
JP2010251631A (ja) 基板構造及び半導体装置
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
US8466546B2 (en) Chip-scale package
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009049055A (ja) 半導体の連結シートにて金属バンプを形成する方法
JP5899701B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP5436836B2 (ja) 半導体装置内蔵基板の製造方法
JP2785832B2 (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee