JPS63126257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63126257A JPS63126257A JP61271846A JP27184686A JPS63126257A JP S63126257 A JPS63126257 A JP S63126257A JP 61271846 A JP61271846 A JP 61271846A JP 27184686 A JP27184686 A JP 27184686A JP S63126257 A JPS63126257 A JP S63126257A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- short
- bonding wire
- tab
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000725 suspension Substances 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、ボンディングワイ
ヤの短絡防止技術に関するものである。
ヤの短絡防止技術に関するものである。
デュアル・インライン・プラスチック・パッケージ（Ｄ
ＩＬＰ）、フラット・プラスチック・パッケージ（ＰＰ
Ｐ）方式の半導体装置等に用いられているリードフレー
ムは、第４図に示すように、リード１の先端部が１本で
あり、半導体チップ２の人出端部（パッド）３にそれぞ
れ対応している。
ＩＬＰ）、フラット・プラスチック・パッケージ（ＰＰ
Ｐ）方式の半導体装置等に用いられているリードフレー
ムは、第４図に示すように、リード１の先端部が１本で
あり、半導体チップ２の人出端部（パッド）３にそれぞ
れ対応している。
しかしながら、発明者は、かかる技術を検討した結果１
次の問題点を見出した。
次の問題点を見出した。
すなわち、前記リードフレームがＩ準のものである場合
、リードフレームと半導体チップのノ（ラドの配置が第
５図Ａ（平面図）、Ｂ（側面図）に示すような位置関係
になった時、半導体チップ２のコー′す部（隅部）にお
いてボンデングワイヤ５と接触）してショートするおそ
れがある。また、第６図に示すように、半導体チップ２
・のコーナ部に設けられているパッド３と、それに対応
するマＪ−ドＩＡの先端部とを電気的に接続するボンデ
ィングワイヤ５が長くなるのでたるんでタブ吊りリード
４と接触してショートしやすなる。
、リードフレームと半導体チップのノ（ラドの配置が第
５図Ａ（平面図）、Ｂ（側面図）に示すような位置関係
になった時、半導体チップ２のコー′す部（隅部）にお
いてボンデングワイヤ５と接触）してショートするおそ
れがある。また、第６図に示すように、半導体チップ２
・のコーナ部に設けられているパッド３と、それに対応
するマＪ−ドＩＡの先端部とを電気的に接続するボンデ
ィングワイヤ５が長くなるのでたるんでタブ吊りリード
４と接触してショートしやすなる。
本発明の目的は、リードフレームと半導体チップのパッ
ドを電気的に接続するポンディグワイヤのショートを低
減することができる技術を提供することにある。
ドを電気的に接続するポンディグワイヤのショートを低
減することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、半導体チップとインナーリードとをボンディ
ングワイヤで電気的に接続する半導体装置において、前
記ボンディングワイヤが短絡しないすうにするボンディ
ングワイヤ短絡防止手段・例えば、前記インナーリート
の少なくとも１個の先端を複数個に分岐したり、タブ吊
りリードとその両端のリードの間隔を他のリードとリー
ドとの間隔よりも広くしたものである。
ングワイヤで電気的に接続する半導体装置において、前
記ボンディングワイヤが短絡しないすうにするボンディ
ングワイヤ短絡防止手段・例えば、前記インナーリート
の少なくとも１個の先端を複数個に分岐したり、タブ吊
りリードとその両端のリードの間隔を他のリードとリー
ドとの間隔よりも広くしたものである。
前記した手段によれば、前記インナーリードの少なくと
も１個の先端を複数個に分岐したり、タブ吊りリードと
その両端のリードの間隔を他のリードとリードとの間隔
よりも広くする等の、ボンディングワイヤが短絡しない
ようにするボンディングワイヤ短絡防止手段を設けたこ
とより、リードフレームと半導体チップのパッドとの位
置関係に自由度をもたせることができるので、リードフ
レームと半導体チップのパッドを電気的に接続したポン
ディグワイヤのショートを低減することができる。これ
により半導体装置の信頼性を向上することができる。
も１個の先端を複数個に分岐したり、タブ吊りリードと
その両端のリードの間隔を他のリードとリードとの間隔
よりも広くする等の、ボンディングワイヤが短絡しない
ようにするボンディングワイヤ短絡防止手段を設けたこ
とより、リードフレームと半導体チップのパッドとの位
置関係に自由度をもたせることができるので、リードフ
レームと半導体チップのパッドを電気的に接続したポン
ディグワイヤのショートを低減することができる。これ
により半導体装置の信頼性を向上することができる。
以下、本発明を一実施例とともに説明する。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
］、゛〔実施例〕
第１図は、本発明の一実施例の半導体装置に使用される
リードフレームの要部構成を示す平面図である。
リードフレームの要部構成を示す平面図である。
本実施例の半導体装置に使用されるリードフレームは、
第１図に示すように１例えば、鉄・ニッケル（Ｆｅ−Ｎ
１）合金、銅（Ｃす）等のリードフレーム１１から成っ
ている。このリードフレーム１１は、半導体チップ１２
を取り付けるタブ１３を有するタブ吊りリード１４と、
前記タブ１３に向かって延る複数のり−ド１５と、これ
らのタブ吊りリード１４及びリード１５及びの外端を保
持する外枠（図示していない）と、それぞれのタブ吊り
リード１４及びリード１５を補強するとともにレジンモ
ールド時に、このレジンの流出を防ぐように設けられた
ダム１６とから成っている。そして、例えば、前記タブ
１３のコーナ部に対応するリード１５Ａは、第１図及び
第２図に示すように、その先端が複数個に分岐されてい
る。また、−゛〜タブ吊りリード１４の両端のり−ド１
５Ａ又は１、引’Ｂは、第３図に示すように、タブ吊り
リードエン一 、・ ４との間隔Ｄ＋が他のリード１５とリード１５との間隔
Ｄ２よりも広＜ （Ｄ ｒ ＞Ｄ２ ）とられている。
第１図に示すように１例えば、鉄・ニッケル（Ｆｅ−Ｎ
１）合金、銅（Ｃす）等のリードフレーム１１から成っ
ている。このリードフレーム１１は、半導体チップ１２
を取り付けるタブ１３を有するタブ吊りリード１４と、
前記タブ１３に向かって延る複数のり−ド１５と、これ
らのタブ吊りリード１４及びリード１５及びの外端を保
持する外枠（図示していない）と、それぞれのタブ吊り
リード１４及びリード１５を補強するとともにレジンモ
ールド時に、このレジンの流出を防ぐように設けられた
ダム１６とから成っている。そして、例えば、前記タブ
１３のコーナ部に対応するリード１５Ａは、第１図及び
第２図に示すように、その先端が複数個に分岐されてい
る。また、−゛〜タブ吊りリード１４の両端のり−ド１
５Ａ又は１、引’Ｂは、第３図に示すように、タブ吊り
リードエン一 、・ ４との間隔Ｄ＋が他のリード１５とリード１５との間隔
Ｄ２よりも広＜ （Ｄ ｒ ＞Ｄ２ ）とられている。
前記第２図に示すリード１５Ａのようにその先端が複数
個に分岐されることにより、半導体チップ１２のパッド
１２Ａがリード１５Ａの先端に最も近く、かつタブ吊り
リード１４に接触しない位置の先端を選択してボンディ
ングワイヤー７で電気的に接続することができるので、
半導体チップ１２の隅部又はタブ吊りリード１４等でボ
ンディングワイヤー７がショートするのを低減すること
ができる。
個に分岐されることにより、半導体チップ１２のパッド
１２Ａがリード１５Ａの先端に最も近く、かつタブ吊り
リード１４に接触しない位置の先端を選択してボンディ
ングワイヤー７で電気的に接続することができるので、
半導体チップ１２の隅部又はタブ吊りリード１４等でボ
ンディングワイヤー７がショートするのを低減すること
ができる。
また、前記第３図に示すタブ吊りリード１４とその両端
のリード１５Ａ又は１５Ｆｌとの間隔が他のリード１５
とリード１５との間隔よりも広くとられることにより、
ボンディングワイヤー７が少したるんでタブ吊りリード
１４等にポンディグワイヤ１７が接触してショートする
のを低減することができる。
のリード１５Ａ又は１５Ｆｌとの間隔が他のリード１５
とリード１５との間隔よりも広くとられることにより、
ボンディングワイヤー７が少したるんでタブ吊りリード
１４等にポンディグワイヤ１７が接触してショートする
のを低減することができる。
以上２本′発明を実施例にもとすき具体的に説明一
したが、本発明は、前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更し得る
ことはいうまでもない。
く、その要旨を逸脱しない範囲において種々変更し得る
ことはいうまでもない。
第１図は１本発明の一実施例の半導体装置に使用される
リードフレームの要部構成を示す平面図。 ドフレームの問題点説明するための説明図である。 図中、１１・・・リードフレーム、１２・・・半導体チ
ップ、１３・・・タブ、１４・・・タブ吊りリード、１
５゜１５Ｂ・・・リード、ＩＳＡ・・・先端が複数個に
分岐されているリード、１６・・・ダム、１７・・・ボ
ンデングワイヤである。
リードフレームの要部構成を示す平面図。 ドフレームの問題点説明するための説明図である。 図中、１１・・・リードフレーム、１２・・・半導体チ
ップ、１３・・・タブ、１４・・・タブ吊りリード、１
５゜１５Ｂ・・・リード、ＩＳＡ・・・先端が複数個に
分岐されているリード、１６・・・ダム、１７・・・ボ
ンデングワイヤである。
Claims (1)
- 【特許請求の範囲】 １、半導体チップとインナーリードとをボンディングワ
イヤで電気的に接続する半導体装置において、前記ボン
ディングワイヤが短絡しないようにするボンディングワ
イヤ短絡防止手段を設けたことを特徴とする半導体装置
。 ２、前記ボンディングワイヤ短絡防止手段は、前記イン
ナーリードの少なくとも１個の先端を複数個に分岐した
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置。 ３、前記ボンディングワイヤ短絡防止手段は、タブ吊り
リードとその両端のリードの間隔を他のリードとリード
との間隔よりも広くしたことを特徴とする特許請求の範
囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271846A JPS63126257A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271846A JPS63126257A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63126257A true JPS63126257A (ja) | 1988-05-30 |
Family
ID=17505689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271846A Pending JPS63126257A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63126257A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123079A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | Riidofureemu |
-
1986
- 1986-11-17 JP JP61271846A patent/JPS63126257A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123079A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | Riidofureemu |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459148B1 (en) | QFN semiconductor package | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JPH04324662A (ja) | 半導体パッケージ | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| JPH04167457A (ja) | 半導体装置 | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
| US5089879A (en) | Resin seal type semiconductor device | |
| JPH1012658A (ja) | 入出力端子を多数有する半導体集積回路素子 | |
| JPS60167454A (ja) | 半導体装置 | |
| KR100292036B1 (ko) | 반도체패키지의제조방법및그에 따른반도체패키지 | |
| JP2007180077A (ja) | 半導体装置 | |
| JPS63126257A (ja) | 半導体装置 | |
| KR100390466B1 (ko) | 멀티칩 모듈 반도체패키지 | |
| JPS6010651A (ja) | 半導体装置 | |
| JPH01137660A (ja) | 半導体装置 | |
| JP2869596B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01183129A (ja) | 半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS60134429A (ja) | 半導体装置 | |
| JPS62122253A (ja) | 半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| KR200159720Y1 (ko) | 반도체 패키지 | |
| JP3957722B2 (ja) | 半導体装置の製造方法 | |
| JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |