TWI786352B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI786352B
TWI786352B TW108144186A TW108144186A TWI786352B TW I786352 B TWI786352 B TW I786352B TW 108144186 A TW108144186 A TW 108144186A TW 108144186 A TW108144186 A TW 108144186A TW I786352 B TWI786352 B TW I786352B
Authority
TW
Taiwan
Prior art keywords
interlayer dielectric
dielectric layer
trench
layer
bonding layer
Prior art date
Application number
TW108144186A
Other languages
English (en)
Other versions
TW202117868A (zh
Inventor
施信益
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202117868A publication Critical patent/TW202117868A/zh
Application granted granted Critical
Publication of TWI786352B publication Critical patent/TWI786352B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體結構包含接合的第一部件及第二部件。第一部件包含第一層間介電層、第一互連結構、第一密封環、及第一接合層。第一互連結構位於第一層間介電層中，並被第一密封環包圍。第一接合層覆蓋第一層間介電層和第一互連結構，並具有一部分圍繞第一密封環。第二部件包括第二層間介電層、第二互連結構、第二密封環和第二接合層。第二互連結構位於第二層間介電層中，且被第二密封環包圍。第二接合層與第一接合層接觸並覆蓋第二層間介電層和第二互連結構，並且第二接合層具有一部分圍繞第二密封環。

Description

半導體結構
本發明係關於一種半導體結構。
近年來，將二維(2D)積體電路(IC)垂直整合到三維(3D)積體電路中已成為提高積體電路處理能力和功耗的一種潛在方法。晶圓間的接合技術已被開發，可以將兩個晶圓接合在一起，從而可以將各個晶圓中的二維積體電路整合到三維積體電路中。
根據本發明的一態樣，提供一種半導體結構。半導體結構包括接合的第一部件及第二部件。第一部件包括第一層間介電層、第一互連結構、第一密封環、第一溝槽、以及第一接合層。第一互連結構位於第一層間介電層中，其中第一互連結構具有第一表面被第一層間介電層暴露。第一密封環圍繞第一互連結構。第一溝槽位於第一層間介電層中且圍繞第一密封環。第一接合層覆蓋第一層間介電層及第一互連結構的第一表面。第二部件包括第二層間介電層、第二互連結構、第二密封環、第二溝槽、以及第二接合層。第二互連結構位於第二層間介電層中，其中第二互連結構具有第 二表面被第二層間介電層暴露。第二密封環圍繞第二互連結構。第二溝槽位於第二層間介電層中且圍繞第二密封環。第二接合層覆蓋第二層間介電層及第二互連結構的第二表面，其中第二接合層與第一接合層直接接觸。
根據本發明的一些實施例，第一溝槽及第二溝槽分別由第一層間介電層的上表面及第二層間介電層的下表面凹陷，其中上表面與第一互連結構的第一表面齊平，且下表面與第二互連結構的第二表面齊平。
根據本發明的一些實施例，第一溝槽及第二溝槽由上而視分別具有形狀，獨立選自一組合，包含：圓形、正方形及多邊形。
根據本發明的一些實施例，第一溝槽對準第二溝槽。
根據本發明的一些實施例，半導體結構進一步包括第三溝槽位於第一層間介電層中且位於第一密封環及第一互連結構之間，其中第一接合層延伸進入第三溝槽；以及第四溝槽位於第二層間介電層中且位於第二密封環及第二互連結構之間，其中第二接合層延伸進入第四溝槽。
根據本發明的一些實施例，第一接合層包含第一保護環部分位於第一溝槽中，以及第一平面部分位於第一保護環部分之上，並且第二接合層包含第二保護環部分位於第二溝槽中，以及第二平面部分位於第二保護環部分之下。
根據本發明的一些實施例，第一保護環部分及第二保護環部分分別包含複數個分離的片段圍繞第一密封環及第二密封環。
根據本發明的一些實施例，第一接合層及第二接合層包含有機材料。
根據本發明的一些實施例，半導體結構進一步包括第一導體穿透第二層間介電層、第二接合層、及第一接合層，以連接第一互連結構；以及第二導體穿透第二層間介電層，以連接第二互連結構。
根據本發明的一些實施例，半導體結構進一步包括第一基板位於第一層間介電層之下，以及第二基板位於第二層間介電層之上。
應將理解，上文的概括描述與下文的詳細描述兩者皆為示例性，且意欲提供如所主張的本發明的進一步解釋。
100:第一部件
110:第一基板
120:第一層間介電層
130:第一互連結構
140:第一密封環
150:第一接合層
152:第一平面部分
154:第一保護環部分
156:內部第一保護環部分
200:第二部件
210:第二基板
220第二層間介電層
230:第二互連結構
240:第二密封環
250:第二接合層
252:第二平面部分
254:第二保護環部分
300:半導體結構
310:導體
312:第一導體
314:第二導體
A-A’:線段
S120:頂表面
S130:第一表面
S140:頂表面
S150:頂表面
S220:頂表面
S230:第二表面
S240:頂表面
S250:頂表面
T1:第一溝槽
T2:第二溝槽
T3:第三溝槽
T4:第四溝槽
當結合隨附圖式閱讀時，將自下文的詳細描述最佳地理解本揭示案的態樣。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵的尺寸。
第1圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
第2圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
第3圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
第4圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的俯視圖。
第5圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的俯視圖。
第6圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的俯視圖。
第7圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
第8圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
第9圖為根據本發明的一些實施例的半導體結構的製造中各個中間階段的截面圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本揭示內容的實施態樣與具體實施例提出了說明性的描述，但這並非實施或運用本揭示內容具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細 節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本揭示內容之實施例。
以下敘述之成份和排列方式的特定實施例是為了簡化本揭示內容。當然，此等僅僅為實施例，並不旨在限制本揭示內容。舉例而言，在隨後描述中的在第二特徵之上或在第二特徵上形成第一特徵可包括形成直接接觸的第一特徵和第二特徵之實施例，還可以包括在第一特徵和第二特徵之間形成額外特徵，從而使第一特徵和第二特徵不直接接觸之實施例。另外，本揭示內容的各實施例中可重複元件符號及/或字母。此重複係出於簡化及清楚之目的，且本身不指示所論述各實施例及/或構造之間的關係。
第1-3圖及第7-9圖是根據本揭示的一些實施例的半導體結構300的製造中各個中間階段的截面圖。
請參考第1圖，提供了一種前驅結構。前驅結構可以包括第一基板110，第一層間介電(ILD)層120，第一互連結構130和第一密封環140。如第1圖所示，第一層間介電層120形成在第一基板110上。在一些實施例中，第一基板110可以是半導體基板，例如矽基板、鍺化矽基板、碳化矽基板、III-V族化合物半導體基板、或其類似者。在一些實施例中，第一基板110可以包括一個或多個主動和/或被動元件(未圖示)，諸如電晶體、電容。在一些實施例中，第一層間介電層120包括氧化矽，低k(low k)介電質，一些其他介電質或其組合。
一個或多個第一互連結構130設置在第一層間介電層120中，並且第一互連結構130具有被第一層間介電層120暴露的第一表面S130。在一些實施例中，第一互連結構130可以包括導線、導電通孔、導電墊、導電觸點等，但不限於此。在一些實施例中，第一互連結構130包括導電材料，例如、鋁、銅、鎢、其他金屬或導電材料或其組合。
第一密封環140設置在第一層間介電層120中並且圍繞第一互連結構130。如第1圖所示，第一密封環140(第1圖中虛線框內的結構)可以設置在第一層間介電層120的邊緣。具體地，第一密封環140可以在俯視圖中(如第5圖)圍繞第一互連結構130。應注意到，第一密封環140的結構不限於第1圖中所示的結構，第一密封環140可以是具有防裂作用的任何常規密封環結構。在一些實施例中，第一密封環140包括導電材料，例如，鋁、銅、鎢、其他金屬或導電材料或其組合。在一些實施例中，第一密封環140的頂表面S140與第一層間介電層120的頂表面S120和第一互連結構130的第一表面S130齊平。
請參考第2圖，第一溝槽T1形成在第一層間介電層120中。如第2圖所示，第一溝槽T1從第一層間介電層120的頂表面S120凹陷。第一溝槽T1可以設置在第一層間介電層120的邊緣。具體地，第一溝槽T1可以設置在第一層間介電層120的邊緣與第一密封環140之間，以包圍第一密封環140和第一互連結構130。應注意到，第一溝槽T1的形 狀不限於第2圖所示。即，可以根據需要選擇第一溝槽T1的尺寸(例如，寬度、長度或深度)。
請參考第3圖，在第一層間介電層120上形成第一接合層150。如第3圖所示，第一接合層150覆蓋第一層間介電層120、第一互連結構130和第一密封環140。具體地，第一接合層150通過適當的塗覆方法填充在第一溝槽T1中。更具體地，第一接合層150包括在第一溝槽T1中的第一保護環部分154和在第一保護環部分154上的第一平面部分152。覆蓋第一層間介電層120的第一平面部分152具有基本平坦的頂表面S150。在一些實施例中，第一接合層150包括有機材料。在一些實例中，第一接合層150可以是苯並環丁烯(Benzocyclobutene；BCB)，聚苯並噁唑(Polybenzoxazoles；PBO)，但不限於此。在一些實施例中，第一接合層150的材料不同於第一層間介電層120。如第3圖所示，此時形成第一部件100。
第4圖是根據本揭示的一些實施例的第3圖中所示的第一部件100的俯視圖。具體地，第3圖是根據本揭示的一些實施例的沿第4圖的線段A-A’截取的截面圖。應注意到，為了簡化附圖，在第4圖中未示出第一接合層150的第一平面部分152和第一互連結構130。如第4圖所示，第一接合層150的第一保護環部分154圍繞第一密封環140。在一些實施例中，第一溝槽T1由上而視的形狀獨立地選自由圓形、正方形及多邊形所組成的群組。在一些實例中，第一溝槽T1在俯視圖中具有連續的正方形形狀，如第4圖所示。
第5圖是根據本揭示的其他實施例的第3圖中所示的第一部件100的俯視圖。具體地，具體地，第3圖可以是根據本揭示的一些實施例的沿第5圖的線段A-A’截取的截面圖。為了簡化附圖，在第5圖中也未示出第一接合層150的第一平面部分152和第一互連結構130。如第5圖所示，第一保護環部分154包括圍繞第一密封環140的多個分離的片段。具體地，第一保護環部分154由上而視可以具有不連續形狀圍繞第一密封環140。
在一些實施例中，在第一層間介電層120中進一步形成第三溝槽T3。如第6圖所示，第三溝槽T3被第一密封環140環繞。具體地，第三溝槽可以設置在第一密封環140和第一互連結構130(如第3圖所示)之間。更具體地，第一接合層150可以延伸到第三溝槽T3中以形成內部第一保護環部分156。在一些實施例中，第三溝槽T3(即，內部第一保護環部分156)由上而視的形狀獨立地選自由圓形、正方形及多邊形所組成的群組。在一些實例中，第三溝槽T3和內部第一保護環部分156在俯視圖中具有連續的正方形形狀，如第6圖所示。在其他實例中，內部第一保護環部分156由上而視可以具有不連續形狀被第一密封環140圍繞。具體地，內部第一保護環部分156可以包括多個分離的片段。
第7圖為根據本揭示的一些實施例的第二部件200的截面圖。第二部件200包括第二基板210、第二層間介電(ILD)層220、第二互連結構230、第二密封環240、 第二溝槽T2、及第二接合層250。第二部件200中的元件的材料和製造方法可以與第3圖所示的第一部件100中具有相似附圖編號的元件相同，並且在下文中將不再重複贅述。
如第7圖所示，第二層間介電層220設置在第二基板210上並且具有頂表面S220。一個或多個第二互連結構230設置在第二層間介電層220中，並且具有被第二層間介電層220暴露的第二表面S230。在一些實施例中，第二互連結構230可以包括導線、導電通孔、導電墊、導電觸點等，但不限於此。上述多個第二互連結構230的佈置可以不同於第3圖所示的第一互連結構130。
第二密封環240(第7圖中虛線框內的結構)設置在第二層間介電層220中並且圍繞第二互連結構230。在一些實施例中，第二密封環240的頂表面S240與第二層間介電層220的頂表面S220和第二互連結構230的第二表面S230齊平。第二密封環240可以是具有防裂作用的任何常規密封環結構。
在第二層間介電層220中形成第二溝槽T2。第二溝槽T2從第二層間介電層220的第二表面S220凹陷。在一些實施例中，第二溝槽T2設置在第二層間介電層220的邊緣並且圍繞第二密封環240。具體地，第二溝槽T2可以設置在第二層間介電層220的邊緣與第二密封環240之間，以圍繞第二密封環240和第二互連結構230。應注意到，第二溝槽T2的形狀不限於第7圖所示。即，可以根據需要選擇第二溝槽T2的尺寸(例如，寬度、長度或深度)。
第二接合層250形成在第二層間介電層220上。如第7圖所示，第二接合層250覆蓋第二層間介電層220、第二互連結構230、及第二密封環240。具體地，第二接合層250包括在第二溝槽T2中的第二保護環部分254和在第二保護環部分254上的第二平面部分252。覆蓋第二層間介電層220的第二平面部分252具有基本平坦的頂表面S250。
在一些實施例中，第二接合層250的第二保護環部分254圍繞第二密封環240。在一些實施例中，第二溝槽T2由上而視的形狀獨立地選自由圓形、正方形及多邊形所組成的群組。在一些實例中，第二溝槽T2的俯視圖具有與第4圖所示的第一溝槽T2相同的連續正方形形狀。在其他實例中，第二保護環部分254包括圍繞第二密封環240的多個分離的片段(未圖示)。具體地，第二保護環部分254可以具有不連續的形狀圍繞第二密封環240，此形狀由上而視可以類似於第5圖所示的第一保護環部分154。
在一些實施例中，在第二層間介電層220中進一步形成第四溝槽(未圖示)。第四溝槽可以類似於第6圖所示的第三溝槽T3。第四溝槽可以被第二密封環240環繞。具體地，第四溝槽可以設置在第二密封環240和第二互連結構230之間。更具體地，第二接合層250可以延伸到第四溝槽中以形成類似於第6圖所示的內部第一保護環部分156的內部第二保護環部分(未圖示)。在一些實施例中，第四溝槽(即，內部第二保護環部分)由上而視的形狀獨立地選自 由圓形、正方形及多邊形所組成的群組。在一些實例中，第四溝槽和內部第二保護環部分在俯視圖中具有連續的正方形形狀，類似於第6圖所示的第三溝槽T3和內部第一保護環部分156。在其他實例中，內部第二保護環部分由上而視可以具有不連續形狀被第二密封環240圍繞。具體地，內部第二保護環部分可以包括多個分離的片段。
請參考第8圖，將第7圖所示的第二部件200上下翻轉以與第3圖所示的第一部件100直接接結合。如第8圖所示，第一部件100的第一接合層150與第二部件200的第二接合層250接觸。在一些實施例中，第一密封環140與第二密封環240對準。第一密封環140和第二密封環240可以共同保護第一部件100和第二部件200免於破裂。在一些實施例中，第一溝槽T1與第二溝槽T2對準。第一部件100和第二部件200之間的界面可以是基本平坦的表面。
請參考第9圖，形成半導體結構300。半導體結構300包括第一部件100及與第一部件100接合的第二部件200。應了解到，已敘述過的元件材料下文中將不再重複贅述。
第一部件100包括第一層間介電層120、第一互連結構130、第一密封環140、第一溝槽T1和第一接合層150。第一互連結構130在第一層間介電層120中，其中第一互連結構130具有被第一層間介電層120暴露的第一表面S130。第一密封環140圍繞第一互連結構130。第一溝槽T1在第一層間介電層120中並且圍繞第一密封環140。第一接 合層150覆蓋第一層間介電層120和第一互連結構130的第一表面S130。
第二部件200包括第二層間介電層220、第二互連結構230、第二密封環240、第二溝槽T2和第二接合層250。第二互連結構230位於第二層間介電層220中，其中，第二互連結構230具有由第二層間介電層220暴露的第二表面S230。第二密封環240圍繞第二互連結構230。第二溝槽T2位於第二層間介電層220中並圍繞第二密封環240。第二接合層250覆蓋第二層間介電層220和第二互連結構體230的第二表面S230，其中第二接合層250與第一接合層150接觸。
如第9圖所示，半導體結構300可以進一步包括電連接主動元件(未圖示)和第一互連結構130和/或第二互連結構230的導體310。在一些實施例中，導體310包括導電材料。導體310可以包括矽通孔(TSV)，但是不限於此。在一些實施例中，導體310可以包括第一導體312和第二導體314。第一導體312可以穿透第二層間介電層220、第二接合層250和第一接合層150以連接到第一互連結構130。第二導體314穿透第二層間介電層220以連接到第二互連結構230。具體地，第一導體312和/或第二導體314可以分別電連接到第二基板210的主動元件或其他佈線結構(未圖示)。
如上所述，根據本揭示的實施例，提供了一種半導體結構。在本揭示的半導體結構中，第一部件直接與第 二部件接合。第一部件和第二部件分別具有彼此接觸的接合層。第一部件和第二部件的接合層分別包括平面部分和保護環部分。保護環部分設置在層間介電層中，並且包圍設置在層間介電層中的密封環。平面部分位於保護環部分之上。接合層的保護環部分和密封環可以在接合第一部件和第二部件的過程中共同地保護第一部件和第二部件免於破裂(crack)或分層(delamination)。
儘管已參考本發明的某些實施例非常詳細地描述了本發明，但其他實施例為可能的。因此，隨附申請專利範圍的精神及範疇不應受限於本文所包含的實施例的描述。
對於熟習此項技術者將顯而易見的是，可在不脫離本發明的範疇或精神的情況下對本發明的結構作出各種修改及變化。鑑於前述內容，本發明意欲涵蓋本發明的修改及變化，只要此等修改及變化處於以下申請專利範圍的範疇內。
100‧‧‧第一部件
110‧‧‧第一基板
120‧‧‧第一層間介電層
130‧‧‧第一互連結構
140‧‧‧第一密封環
150‧‧‧第一接合層
200‧‧‧第二部件
210‧‧‧第二基板
220‧‧‧第二層間介電層
230‧‧‧第二互連結構
240‧‧‧第二密封環
250‧‧‧第二接合層
300‧‧‧半導體結構
310‧‧‧導體
312‧‧‧第一導體
314‧‧‧第二導體
S130‧‧‧第一表面

Claims (8)

  1. 一種半導體結構，包含：一第一部件，包含：一第一層間介電層；一第一互連結構，位於該第一層間介電層中，其中該第一互連結構具有一第一表面被該第一層間介電層暴露；一第一密封環，圍繞該第一互連結構；一第一溝槽，由該第一層間介電層的一上表面凹陷，並且設置在該第一層間介電層的邊緣與該第一密封環之間以圍繞該第一密封環；一第一接合層，填入該第一溝槽中，並覆蓋該第一層間介電層及該第一互連結構的該第一表面；以及一第二溝槽，位於該第一層間介電層中且位於該第一密封環及該第一互連結構之間，其中該第一接合層延伸進入該第二溝槽；以及一第二部件，接合至該第一部件，包含：一第二層間介電層；一第二互連結構，位於該第二層間介電層中，其中該第二互連結構具有一第二表面被該第二層間介電層暴露；一第二密封環，圍繞該第二互連結構；一第三溝槽，由該第二層間介電層的一下表面凹陷，並且設置在該第二層間介電層的邊緣與該第二密封環之間以圍繞該第二密封環； 一第二接合層，填入該第三溝槽中，並覆蓋該第二層間介電層及該第二互連結構的該第二表面，其中該第二接合層與該第一接合層直接接觸；以及一第四溝槽，位於該第二層間介電層中且位於該第二密封環及該第二互連結構之間，其中該第二接合層延伸進入該第四溝槽。
  2. 如請求項1所述之半導體結構，其中該第一層間介電層的該上表面與該第一互連結構的該第一表面齊平，且該第二層間介電層的該下表面與該第二互連結構的該第二表面齊平。
  3. 如請求項1所述之半導體結構，其中該第一溝槽及該第三溝槽由上而視分別具有一形狀，獨立選自由圓形、正方形及多邊形所組成的群組。
  4. 如請求項1所述之半導體結構，其中該第一溝槽對準該第三溝槽。
  5. 如請求項1所述之半導體結構，其中該第一接合層包含一第一保護環部分位於該第一溝槽中，以及一第一平面部分位於該第一保護環部分之上，並且該第二接合層包含一第二保護環部分位於該第三溝槽中，以及一第二平面部分位於該第二保護環部分之下。
  6. 如請求項5所述之半導體結構，其中該第一保護環部分及該第二保護環部分分別包含複數個分離的片段圍繞該第一密封環及該第二密封環。
  7. 如請求項1所述之半導體結構，更包含：一第一導體，穿透該第二層間介電層、該第二接合層、及該第一接合層，以連接該第一互連結構；以及一第二導體，穿透該第二層間介電層，以連接該第二互連結構。
  8. 如請求項1所述之半導體結構，更包含一第一基板位於該第一層間介電層之下，以及一第二基板位於該第二層間介電層之上。
TW108144186A 2019-10-25 2019-12-03 半導體結構 TWI786352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/663,369 2019-10-25
US16/663,369 US20210125910A1 (en) 2019-10-25 2019-10-25 Semiconductor structure

Publications (2)

Publication Number Publication Date
TW202117868A TW202117868A (zh) 2021-05-01
TWI786352B true TWI786352B (zh) 2022-12-11

Family

ID=75541103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144186A TWI786352B (zh) 2019-10-25 2019-12-03 半導體結構

Country Status (3)

Country Link
US (1) US20210125910A1 (zh)
CN (1) CN112713136B (zh)
TW (1) TWI786352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021125239B4 (de) 2021-09-29 2024-03-21 Infineon Technologies Ag Wafer, elektronische Komponente und Verfahren mit ausgekleideten und geschlossenen Trenngräben

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012012A1 (en) * 2004-07-15 2006-01-19 Ping-Wei Wang Semiconductor device with crack prevention ring and method of manufacture thereof
US20080299708A1 (en) * 2004-09-24 2008-12-04 Matsushita Electric Industrial Co., Ltd. Electronic device and method for fabricating the same
TW201135884A (en) * 2010-04-05 2011-10-16 Taiwan Semiconductor Mfg Semiconductor package substrate
US20130020468A1 (en) * 2011-07-19 2013-01-24 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
TW201735261A (zh) * 2015-12-29 2017-10-01 台灣積體電路製造股份有限公司 多維積體晶片結構與其形成方法
US20190109121A1 (en) * 2015-12-29 2019-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Seal-ring structure for stacking integrated circuits
TWI657537B (zh) * 2016-12-15 2019-04-21 台灣積體電路製造股份有限公司 密封環結構及其形成方法
TW201933585A (zh) * 2017-12-01 2019-08-16 美商矽基因股份有限公司 三維積體電路之形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
US20130154112A1 (en) * 2011-12-16 2013-06-20 Katholieke Universiteit Leuven, K.U. Leuven R&D Method for Forming Isolation Trenches in Micro-Bump Interconnect Structures and Devices Obtained Thereof
CN104380459B (zh) * 2012-07-19 2017-08-25 瑞萨电子株式会社 半导体装置
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10790240B2 (en) * 2017-03-17 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line design for hybrid-bonding application
US10692826B2 (en) * 2017-09-27 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10224286B1 (en) * 2018-01-30 2019-03-05 Globalfoundries Inc. Interconnect structure with adhesive dielectric layer and methods of forming same
US10629592B2 (en) * 2018-05-25 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012012A1 (en) * 2004-07-15 2006-01-19 Ping-Wei Wang Semiconductor device with crack prevention ring and method of manufacture thereof
US20080299708A1 (en) * 2004-09-24 2008-12-04 Matsushita Electric Industrial Co., Ltd. Electronic device and method for fabricating the same
TW201135884A (en) * 2010-04-05 2011-10-16 Taiwan Semiconductor Mfg Semiconductor package substrate
TW201135896A (en) * 2010-04-05 2011-10-16 Taiwan Semiconductor Mfg Semiconductor device package with through silicon vias
US20130020468A1 (en) * 2011-07-19 2013-01-24 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
TW201735261A (zh) * 2015-12-29 2017-10-01 台灣積體電路製造股份有限公司 多維積體晶片結構與其形成方法
US20190109121A1 (en) * 2015-12-29 2019-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Seal-ring structure for stacking integrated circuits
TWI657537B (zh) * 2016-12-15 2019-04-21 台灣積體電路製造股份有限公司 密封環結構及其形成方法
TW201933585A (zh) * 2017-12-01 2019-08-16 美商矽基因股份有限公司 三維積體電路之形成方法

Also Published As

Publication number Publication date
CN112713136B (zh) 2022-08-23
CN112713136A (zh) 2021-04-27
US20210125910A1 (en) 2021-04-29
TW202117868A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US11437422B2 (en) Hybrid bonded structure
US10937667B2 (en) Semiconductor device and method for manufacturing the same
US11705449B2 (en) Through silicon via design for stacking integrated circuits
KR101130532B1 (ko) 다이, 적층 구조물 및 장치
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN101771010B (zh) 集成电路结构
TWI776616B (zh) 半導體裝置及其製造方法
US11830837B2 (en) Semiconductor package with air gap
US10515908B2 (en) Seal ring for bonded dies
TWI812168B (zh) 三維元件結構及其形成方法
CN102468247A (zh) 附着聚酰亚胺层的密封环结构
US10121731B2 (en) Semiconductor device
US20220359601A1 (en) Method for fabricating hybrid bonded structure
TWI786352B (zh) 半導體結構
TW202105669A (zh) 半導體結構
US11817306B2 (en) Method for manufacturing semiconductor package with air gap
TW201545295A (zh) 半導體裝置及其製造方法
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법