JP2513033B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2513033B2 JP2513033B2 JP1154318A JP15431889A JP2513033B2 JP 2513033 B2 JP2513033 B2 JP 2513033B2 JP 1154318 A JP1154318 A JP 1154318A JP 15431889 A JP15431889 A JP 15431889A JP 2513033 B2 JP2513033 B2 JP 2513033B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- pattern
- region
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のα線によるソフトエラー対策に
関し、半導体装置表面の樹脂膜を形成すべき領域の構造
に関する。
関し、半導体装置表面の樹脂膜を形成すべき領域の構造
に関する。
従来、この種の半導体装置の実施例を第５図，第６図
に示す。
に示す。
第５図は従来の実施例の平面図であり、第６図は第５
図Ｃ−Ｃ′断面図である。構成は、半導体集積回路の構
成された半導体チップ１電源及び信号の入出力パッド2,
α線によるソフトエラー対策として半導体チップ１上に
形成する樹脂膜4,半導体装置上の樹脂膜を形成すべき領
域８である。
図Ｃ−Ｃ′断面図である。構成は、半導体集積回路の構
成された半導体チップ１電源及び信号の入出力パッド2,
α線によるソフトエラー対策として半導体チップ１上に
形成する樹脂膜4,半導体装置上の樹脂膜を形成すべき領
域８である。
次に第５図及び第６図を用いて従来の実施例を説明す
る。
る。
半導体装置において、メモリー領域等の樹脂膜を形成
すべき領域８上に、α線によるソフトエラー対策等によ
りポリイミド等の樹脂溶液を１点あるいは多点に滴下
し、200〜300℃の熱処理を加えて厚さ30〜300μｍの樹
脂膜４を形成する。
すべき領域８上に、α線によるソフトエラー対策等によ
りポリイミド等の樹脂溶液を１点あるいは多点に滴下
し、200〜300℃の熱処理を加えて厚さ30〜300μｍの樹
脂膜４を形成する。
ここで、樹脂溶液を滴下した際に、滴下方法の不具合
あるいは滴下量の多少により、樹脂膜４が電源及び配線
の入出力パッド２上まで広がってしまう。あるいは樹脂
膜を形成すべき領域８上を完全に覆わない等の不具合が
生じる。
あるいは滴下量の多少により、樹脂膜４が電源及び配線
の入出力パッド２上まで広がってしまう。あるいは樹脂
膜を形成すべき領域８上を完全に覆わない等の不具合が
生じる。
上述した従来の半導体装置は、α線によるソフトエラ
ー対策として半導体表面に樹脂膜を形成する際、樹脂溶
液の滴下方法あるいは滴下量等の不具合により、樹脂膜
が電源及び信号の入出力パッド上に広がってしまう。あ
るいは、樹脂膜を形成すべき領域上を完全に覆わない等
の不具合が生じ、半導体装置の信頼性が低下するという
欠点がある。
ー対策として半導体表面に樹脂膜を形成する際、樹脂溶
液の滴下方法あるいは滴下量等の不具合により、樹脂膜
が電源及び信号の入出力パッド上に広がってしまう。あ
るいは、樹脂膜を形成すべき領域上を完全に覆わない等
の不具合が生じ、半導体装置の信頼性が低下するという
欠点がある。
本発明による半導体装置は、樹脂膜を形成すべき領域
を電源配線で囲み、当該電源配線内に前記樹脂膜を形成
することを特徴とする。
を電源配線で囲み、当該電源配線内に前記樹脂膜を形成
することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例１の平面図、第２図は第１図
Ａ−Ａ′断面図である。構成は半導体集積回路の形成さ
れた半導体チップ１、電源及び信号の入出力パッド２、
樹脂膜を形成すべき領域を囲むパターン３、α線による
ソフトエラー対策として半導体チップ１上に形成する樹
脂膜４である。
Ａ−Ａ′断面図である。構成は半導体集積回路の形成さ
れた半導体チップ１、電源及び信号の入出力パッド２、
樹脂膜を形成すべき領域を囲むパターン３、α線による
ソフトエラー対策として半導体チップ１上に形成する樹
脂膜４である。
次に第１図，第２図を用いて本発明の実施例１を説明
する。
する。
半導体集積回路の形成された半導体チップ１上にメモ
リー領域等の樹脂膜を形成すべき領域を囲むように、電
解金メッキを用いて厚さ20〜40μm,幅50〜100μｍ程度
の側壁が垂直な金メッキパターン３を形成する。パター
ン３は最上層配線を形成する際に同時に形成してもよく
電源配線等と共用であってもよい。
リー領域等の樹脂膜を形成すべき領域を囲むように、電
解金メッキを用いて厚さ20〜40μm,幅50〜100μｍ程度
の側壁が垂直な金メッキパターン３を形成する。パター
ン３は最上層配線を形成する際に同時に形成してもよく
電源配線等と共用であってもよい。
次にパターン３内の樹脂膜を形成すべき領域上の１点
あるいは多点にポリイミド等の樹脂溶液を滴下する。こ
の時パターン３内を完全に覆うだけの量を滴下するが、
パターン３が堤防となり、樹脂溶液はパターン３の外に
は広がらない。
あるいは多点にポリイミド等の樹脂溶液を滴下する。こ
の時パターン３内を完全に覆うだけの量を滴下するが、
パターン３が堤防となり、樹脂溶液はパターン３の外に
は広がらない。
次に200〜300℃程度の熱処理を加え、樹脂膜４を形成
する。樹脂膜４の厚さは30〜300μｍ程度である。
する。樹脂膜４の厚さは30〜300μｍ程度である。
実施例１は厚さ20μｍ以上の良好な形状のパターンが
得られるノボラック樹脂系の超厚膜レジストを用いて選
択的に電解金メッキを行い、横広がりがなく側壁が垂直
な厚さ20〜40μｍの金メッキパターンが得られることに
着目しているが、パターン３は金メッキ以外の方法及び
材質で形成されても、もちろんかまわない。
得られるノボラック樹脂系の超厚膜レジストを用いて選
択的に電解金メッキを行い、横広がりがなく側壁が垂直
な厚さ20〜40μｍの金メッキパターンが得られることに
着目しているが、パターン３は金メッキ以外の方法及び
材質で形成されても、もちろんかまわない。
〔実施例２〕 第３図は本発明の実施例２の平面図であり、第４図は
第３図Ｂ−Ｂ′断面図である。構成は半導体集積回路の
形成されたチップ１電源及び信号の入出力パッド２、第
１の電源の配線パターン５、第２の電源の配線パターン
６、第３の電源の配線パターン７、α線によるソフトエ
ラー対策のために形成する樹脂膜４である。
第３図Ｂ−Ｂ′断面図である。構成は半導体集積回路の
形成されたチップ１電源及び信号の入出力パッド２、第
１の電源の配線パターン５、第２の電源の配線パターン
６、第３の電源の配線パターン７、α線によるソフトエ
ラー対策のために形成する樹脂膜４である。
次に第３図，第４図を用いて本発明の実施例２を説明
する。
する。
半導体集積回路の形成された半導体チップ１の最上層
配線を金メッキ等を用い厚さ20〜40μｍ程度に形成す
る。この時、第１の電源の配線パターン5,第２の電源の
配線パターン6,第３の電源の配線パターン７はそれぞれ
樹脂膜を形成すべき領域を囲む様に配置されている。次
に樹脂膜を形成すべき領域上の１点あるいは多点にポリ
イミド等の樹脂溶液を滴下する。このとき、樹脂膜を形
成すべき領域を完全に覆うだけの量の樹膜溶液を滴下す
るが第１の電源の配線パターン5,第２の電源の配線パタ
ーン6,第３の電源の配線パターン７が２重構造の堤防と
なり、樹脂溶液は電源配線のパターンの外には広がらな
い。
配線を金メッキ等を用い厚さ20〜40μｍ程度に形成す
る。この時、第１の電源の配線パターン5,第２の電源の
配線パターン6,第３の電源の配線パターン７はそれぞれ
樹脂膜を形成すべき領域を囲む様に配置されている。次
に樹脂膜を形成すべき領域上の１点あるいは多点にポリ
イミド等の樹脂溶液を滴下する。このとき、樹脂膜を形
成すべき領域を完全に覆うだけの量の樹膜溶液を滴下す
るが第１の電源の配線パターン5,第２の電源の配線パタ
ーン6,第３の電源の配線パターン７が２重構造の堤防と
なり、樹脂溶液は電源配線のパターンの外には広がらな
い。
次に200〜300℃程度の熱処理を加え、厚さ30〜300μ
ｍ程度の樹脂膜を形成する。
ｍ程度の樹脂膜を形成する。
この様に、樹脂膜を形成すべき領域を２重以上のパタ
ーンで囲むことにより実施例１に比べ樹脂溶液の滴下方
法及び滴下量の制御が容易になり半導体装置の信頼性が
さらに向上する。
ーンで囲むことにより実施例１に比べ樹脂溶液の滴下方
法及び滴下量の制御が容易になり半導体装置の信頼性が
さらに向上する。
以上説明した様に本発明は樹脂膜を形成すべき領域を
囲むパターンを有しており、そのパターンを堤防とし
て、パターン内にのみ樹脂膜を形成することにより、樹
脂膜の広がりを抑え、かつ樹脂膜を形成すべき領域を完
全に覆うことができ、半導体装置の信頼性を向上させる
ことができる。また樹脂溶液の滴下方法及び滴下量の制
御が容易になる。
囲むパターンを有しており、そのパターンを堤防とし
て、パターン内にのみ樹脂膜を形成することにより、樹
脂膜の広がりを抑え、かつ樹脂膜を形成すべき領域を完
全に覆うことができ、半導体装置の信頼性を向上させる
ことができる。また樹脂溶液の滴下方法及び滴下量の制
御が容易になる。
第１図は本発明の実施例１の平面図、第２図は第１図Ａ
−Ａ′断面図である。第３図は本発明の実施例２の平面
図、第４図は第３図Ｂ−Ｂ′断面図である。第５図は従
来の実施例の平面図、第６図は第５図のＣ−Ｃ′断面図
である。 １……半導体チップ、２……電源及び信号の入出力パッ
ド、３……樹脂膜を形成すべき領域を囲むパターン、４
……樹脂膜、５……第１の電源の配線パターン、６……
第２の電源の配線パターン、７……第３の電源の配線パ
ターン、８……樹脂膜を形成すべき領域。
−Ａ′断面図である。第３図は本発明の実施例２の平面
図、第４図は第３図Ｂ−Ｂ′断面図である。第５図は従
来の実施例の平面図、第６図は第５図のＣ−Ｃ′断面図
である。 １……半導体チップ、２……電源及び信号の入出力パッ
ド、３……樹脂膜を形成すべき領域を囲むパターン、４
……樹脂膜、５……第１の電源の配線パターン、６……
第２の電源の配線パターン、７……第３の電源の配線パ
ターン、８……樹脂膜を形成すべき領域。
Claims (1)
- 【請求項１】表面に樹脂膜を有する半導体装置におい
て、半導体装置上で樹脂膜を形成すべき領域を電源配線
で囲み、当該電源配線内に前記樹脂膜を形成することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154318A JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154318A JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319259A JPH0319259A (ja) | 1991-01-28 |
| JP2513033B2 true JP2513033B2 (ja) | 1996-07-03 |
Family
ID=15581508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154318A Expired - Lifetime JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513033B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530278A (en) * | 1995-04-24 | 1996-06-25 | Xerox Corporation | Semiconductor chip having a dam to prevent contamination of photosensitive structures thereon |
| JP3475575B2 (ja) * | 1995-06-08 | 2003-12-08 | 富士通テン株式会社 | 半導体チップの封止方法及び封止構造 |
| JP4273356B2 (ja) * | 2007-02-21 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4438006B2 (ja) | 2007-03-30 | 2010-03-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776868A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Forming method for resin protected film |
| JPS5776869A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Semiconductor device |
| JPS5885553A (ja) * | 1981-11-18 | 1983-05-21 | Nec Corp | 半導体装置 |
| JPS58107657A (ja) * | 1981-12-21 | 1983-06-27 | Nec Corp | 半導体装置 |
| JPS58111351A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 放射線遮蔽型半導体装置 |
-
1989
- 1989-06-15 JP JP1154318A patent/JP2513033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319259A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397034B2 (en) | Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same | |
| JP3431406B2 (ja) | 半導体パッケージ装置 | |
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2000315776A (ja) | 半導体装置 | |
| KR100842976B1 (ko) | 반도체장치 | |
| JPH02163960A (ja) | 半導体装置 | |
| JP2003204030A (ja) | 半導体装置およびその製造方法 | |
| TWI398940B (zh) | 晶圓級半導體封裝及其製造方法 | |
| JP2513033B2 (ja) | 半導体装置 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| TW201935673A (zh) | 影像感測器封裝體及其製造方法 | |
| CN107924876A (zh) | 具有不同尺寸的开孔的焊盘 | |
| JPS58134449A (ja) | Ｌｓｉパツケ−ジ | |
| JPH02128453A (ja) | Ｉｃカード用ｉｃモジュールおよびその製造方法 | |
| JPS58222546A (ja) | 半導体装置 | |
| JP2798630B2 (ja) | 樹脂封止型半導体装置 | |
| TW202137458A (zh) | 薄膜覆晶封裝結構 | |
| JPS63276235A (ja) | 半導体集積回路装置 | |
| TWI861206B (zh) | 堆疊封裝(pop)式半導體封裝 | |
| JP2694779B2 (ja) | 半導体集積回路装置 | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| KR101107657B1 (ko) | 반도체 패키지 | |
| JPS6225518B2 (ja) | ||
| JPS5598839A (en) | Semiconductor device | |
| JPS6211508B2 (ja) |