DE102004028572A1 - Umverdrahtungseinrichtung für elektronische Bauelemente - Google Patents

Umverdrahtungseinrichtung für elektronische Bauelemente Download PDF

Info

Publication number
DE102004028572A1
DE102004028572A1 DE102004028572A DE102004028572A DE102004028572A1 DE 102004028572 A1 DE102004028572 A1 DE 102004028572A1 DE 102004028572 A DE102004028572 A DE 102004028572A DE 102004028572 A DE102004028572 A DE 102004028572A DE 102004028572 A1 DE102004028572 A1 DE 102004028572A1
Authority
DE
Germany
Prior art keywords
electronic component
sections
section
component according
redistribution device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004028572A
Other languages
English (en)
Other versions
DE102004028572B4 (de
Inventor
Claudia Luhmann
Mathias Grumm
Axel Brintzinger
Jörg Strogies
Michael Stadt
David Wallis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004028572A priority Critical patent/DE102004028572B4/de
Publication of DE102004028572A1 publication Critical patent/DE102004028572A1/de
Application granted granted Critical
Publication of DE102004028572B4 publication Critical patent/DE102004028572B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Die Erfindung betrifft eine Umverdrahtungseinrichtung für elektronische Bauelemente, bestehend aus einer Vielzahl metallischer Leitbahnen, welche auf der Oberfläche des elektronischen Bauelements kreuzungsfrei jeweils ein Bond-Pad des elektronischen Bauelements mit einer Kontaktfläche auf einer nachgiebigen Erhebung auf dieser Oberfläche elektrisch verbinden und dabei in der Richtung zum neutralen Punkt oder der entgegengesetzten Richtung verlaufen. Die der Erfindung zugrunde liegende Aufgabenstellung, eine solche Umverdrahtungseinrichtung anzugeben, welche eine kreuzungsfreie Führung der Leitbahnen auf der Oberfläche des Bauelements auch für komplexe Bond-Pad-Anordnungen ermöglicht, welche den Deformationen der nachgiebigen Erhebungen unterbrechungsfrei nachzugeben vermag und dabei mit den bekannten Verfahren und Materialien herstellbar ist, wurde dadurch gelöst, dass die Leitbahnen in zwei elektrisch miteinander verbundenen Abschnitten ausgeführt sind, von denen der erste Abschnitt von dem Bond-Pad ausgehend in einer ersten Ebene und der zweite Abschnitt in einer über der ersten Ebene angeordneten zweiten Ebene bis zu der elektrisch zu verbindenden Kontaktfläche verläuft, dass zumindest der zweite Abschnitt geradlinig ist und dass die beiden Ebenen elektrisch voneinander isoliert sind.

Description

  • Die Erfindung betrifft eine Umverdrahtungseinrichtung für elektronische Bauelemente, bestehend aus einer Vielzahl metallischer Leitbahnen, welche auf der die Bond-Pads aufweisenden Oberfläche des elektronischen Bauelements so angeordnet sind, dass sie kreuzungsfrei jeweils ein Bond-Pad des elektronischen Bauelements mit einer Kontaktfläche auf der Kuppe jeweils einer nachgiebigen Erhebung elektrisch verbinden und dabei in der Richtung geradlinig vom Fußpunkt der Erhebung bis zu deren Kuppe verlaufen, welche durch die Verbindungslinie zwischen dem Mittelpunkt der Kuppe und dem neutralen Punkt des Bauelements definiert wird.
  • Derartige elektronische Bauelemente finden als so genannte Wafer-Level-Packages oder Chip-Size-Packages zunehmend Anwendung. Um der stetigen Forderung nach noch kleineren Bauelementeabmessungen gerecht zu werden, weisen diese Bauelemente keine festen Gehäuse sondern höchstens schützende Passivierungs- oder Kunststoffschichten auf, so dass deren Abmessungen genau oder nahezu denen des enthaltenen integrierten Schaltkreises (Chips) entsprechen. Die Integration dieser Bauelemente in einer elektronischen Schaltung oder die Kontaktierung zu einer Leiterplatte erfolgt beispielsweise mittels rasterartig angeordneter elektrischer Kontaktflächen, welche über die in einer Ebene angeordneten Leitbahnen einer Umverdrahtungseinrichtung mit den Bond-Pads, den eigentlichen, primären Kontakten des Bauelements elektrisch verbunden sind. Die im Vergleich zu den Bond-Pads größeren Kontaktflächen mit größeren Abständen untereinander (Pitch) können ebenso auch der temporären Kontaktierung des Bauelements zu Testzwecken dienen.
  • Die unterschiedlichen thermischen Ausdehnungen der mittels Lötverbindung verbundenen Materialien des Bauelements und der Leiterplatte sowie eventuelle Unebenheiten des Bauelements üben insbesondere während späterer Temperaturbelastungen, beispielsweise bei der künstlichen Voralterung (BurnIn), auf die Lötverbindungen Normal- und Scherbelastungen aus, welche zur Störung der Verbindung führen können. Zur Verbesserung der Zuverlässigkeit der Lötverbindungen sollen diese Normal- und Scherspannungen von vorzugsweise gummiartigen, nachgiebigen Erhebungen ausgeglichen werden, welche sich auf der Oberfläche des Bauelements befinden und auf deren Kuppen die Kontaktflächen ausgebildet sind.
  • Die gummielastischen Eigenschaften der Erhebungen, die in deren reversibler Verformbarkeit zum Ausdruck kommen, ermöglichen die Aufnahme und den Ausgleich der auf die Erhebungen einwirkenden mechanischen Spannungen. Dieser Spannungsausgleich muss in den meisten Anwendungsfällen ausschließlich durch die nachgiebigen Erhebungen erfolgen, da solche Bauelemente, wie beschrieben, keine weiteren Gehäuseelemente aufweisen, welche geeignet wären, die genannten Spannungen auszugleichen oder aufzunehmen. Da auch für die eine zuverlässige temporäre Kontaktierung zu Testzwecken, insbesondere im Wafer-Verband, eine Nachgiebigkeit der Kontaktflächen in Z-Richtung erforderlich ist, werden auch die dazu dienenden Kontaktflächen auf nachgiebigen Erhebungen angeordnet.
  • Vorzugsweise sind die nachgiebigen Erhebungen aus einem Elastomer oder aus einem Silicongummi gebildet, da das verwendete Material in jedem Fall gummielastische Eigenschaften aufweisen muss, die auch unter wechselnder Temperaturlast ein Zusammenpressen in flächennormaler Richtung und ebenso, gegebenenfalls gleichzeitig, ein Verschieben der elektrischen Kontaktfläche auf seiner Kuppe in lateraler Richtung ermöglicht, ohne dass die nachgiebige Erhebung selbst bricht oder von der Oberfläche des Bauelements abreißt.
  • Da die Leitbahnen der Umverdrahtungseinrichtung auf der Hangoberfläche der nachgiebigen Erhebungen bis auf die Kuppe verlaufen müssen, ist es erforderlich, dass auch sie in der Lage sind, den ausgleichenden Verschiebungen oder Verformungen der nachgiebigen Erhebungen zu folgen. Zu diesem Zweck sind die in der deutschen Offenlegungsschrift 102 39 080 beschriebenen aufsteigenden Leitbahnen spiralförmig, mäanderförmig oder mit einer vergleichbaren, mehrere Bogen oder Wendepunkte aufweisenden Form ausgeführt, so dass eine Deformation der Erhebung in vertikaler Richtung durch eine Parallelverschiebung der einzelnen Abschnitte der Leitbahn zueinander und eine Deformation in lateraler Richtung durch Öffnung oder Verengung der Bögen und Winkel der Leitbahn ausgleichbar ist.
  • Ein besonderer Nachteil dieser Leitbahnform liegt jedoch darin, dass auf der Oberfläche der Erhebung und besonders in Nähe der Kuppe zumindest zwei Abschnitte der Leitbahn nebeneinander angeordnet sind. Das führt bei der Herstellung einer Lötverbindung mit der Kontaktfläche auf der Kuppe, in welcher die Leitbahn endet dazu, dass verflüssigtes Lot den Hang hinunter fließt und nebeneinander liegende Abschnitte der Leitbahn überbrückt. Bei einer Deformation oder auch bei der Entspannung der während des Lötvorganges deformierten Erhebung bricht dieser die Erhebung teilweise überdeckende Lotfleck unkontrolliert, was in der Regel zur Unterbrechung der Leitbahn führt.
  • Das Abfließen des verflüssigten Lots lässt sich praktisch auch nicht mit einer Lötstoppmaske verhindern, da es sich gezeigt hat, dass auch diese in ihrer zumindest zeitweise verflüssigten Phase von der Erhebung abfließt und somit eine Maskenöffnung nur auf der Kuppe mit den üblichen verfahren und Materialien nicht herstellbar ist und wegen des geringen Abstandes der benachbarten Schleifen zumindest ein Teil von denen stets noch in der Maskenöffnung liegt.
  • Im Übergangsbereich von der Oberfläche des Bauelements auf die nachgiebige Erhebung sind die Leitbahnen jedoch besonderen Zugbelastungen ausgesetzt, die entsprechend einer anderen Anordnung der Leitbahnen in dieser Offenlegungsschrift dadurch verringert werden, dass die Leitbahn zwar geradlinig bis zur Kontaktfläche auf der Kuppe der nachgiebigen Erhebung in genau der Richtung verläuft, dass die Leitbahn auf den so genannten neutralen Punkt des Bauelements oder die dazu entgegengesetzte Richtung gerichtet ist. Als neutraler Punkt wird der Punkt bezeichnet, in welchem sich das Vorzeichen einer Krümmung des Bauelements, welche durch gleichmäßige thermische oder mechanische Last auf das gesamte Bauelement entsteht, umkehrt. Wird dieser Punkt als Bezugspunkt für die Betrachtung der Formänderung eines Bauelements definiert, verändert sich seine Lage bei einer thermischen Ausdehnung und einer daraus resultierenden Biegung nicht. Die Ausrichtung einer Leitbahn zu diesem neutralen Punkt führt dazu, dass die Leitbahn nur in Richtung ihres Verlaufs und nicht lateral mechanisch beansprucht wird und somit weniger bruchanfällig ist.
  • Die konsequente Ausrichtung der auf der Hangoberfläche verlaufenden Abschnitte der Leitbahnen einer Umverdrahtungseinrichtung in Richtung des neutralen Punktes des Bauelements führt jedoch wegen der erforderlichen kreuzungsfreien Leitbahnführung zu einer sehr komplexen Struktur der Umverdrahtungseinrichtung. Das bedingt entweder sehr unterschiedlich lange Leitbahnen und damit wesentlich voneinander abweichende Signallaufzeiten oder ist bei komplexen Bond-Pad-Anordnungen überhaupt nicht in dieser Weise ausführbar.
    •
  • Die Aufgabe der Erfindung besteht deshalb darin, eine Umverdrahtungseinrichtung für elektronische Bauelemente mit Kontaktflächen auf nachgiebigen Erhebungen anzugeben, welche eine kreuzungsfreie Führung der Leitbahnen auf der Oberfläche des Bauelements auch für komplexe Bond-Pad-Anordnungen ermöglicht, welche den Deformationen der nachgiebigen Erhe bungen unterbrechungsfrei nachzugeben vermag und dabei mit den bekannten Verfahren und Materialien herstellbar ist.
  • Erfindungsgemäß wird die Aufgabenstellung dadurch gelöst, dass zumindest einige der Leitbahnen in zwei elektrisch miteinander verbundenen Abschnitten ausgeführt sind, von denen der erste Abschnitt von dem Bond-Pad ausgehend in einer ersten Ebene und der zweite Abschnitt in einer über der ersten Ebene angeordneten zweiten Ebene bis zu der elektrisch zu verbindenden Kontaktfläche verläuft, dass zumindest der zweite Abschnitt geradlinig ist und dass die beiden Ebenen elektrisch voneinander isolierten sind.
  • Erfindungswesentlich ist hier die Trennung der beiden Teilfunktionen der Umverdrahtungseinrichtung in zwei räumlich voneinander getrennte Abschnitte: zum ersten die kreuzungsfreie Leitbahnführung und zum zweiten die nachgiebige Leitbahnführung auf der Hangoberfläche der nachgiebigen Erhebungen. Die Anordnung der beiden Abschnitte in zwei elektrisch voneinander isolierten Ebenen erhöht die Variabilität der Ausführung der gesamten Umverdrahtungseinrichtung erheblich und ermöglicht es so, die erforderlichen elektrischen und mechanischen Eigenschaften besser zu realisieren.
  • Die besonderen mechanischen Eigenschaften, die es der Leitbahn gestatten, der Deformation der Erhebung zu folgen, ohne dass es zum Bruch der Leitbahn kommt, sind darüber hinaus ohne Spiral- oder vergleichbare Form der Leitbahn herstellbar. Dadurch wird die beschriebene Brückenbildung zwischen den benachbarten Schleifen der Leitbahn vermieden und die Zuverlässigkeit der Umverdrahtungseinrichtung erhöht.
  • Die ersten Abschnitte der Leitbahnen in der ersten Ebene können durch die erfindungsgemäße Ausführung in zwei, elektrisch getrennten Ebenen unabhängig von der Leitbahnführung der zweiten Abschnitte so optimiert werden, dass selbst bei komplexen Strukturen der Umverdrahtung in der ersten Ebene die Längen der ersten Abschnitte ungefähr gleich groß sind und gleichzeitig die Ausrichtung der geradlinig verlaufenden zweiten Abschnitte in einem der beiden Richtungssinne der Richtung zwischen der Kuppe und dem neutralen Punkt ermöglicht ist, welche die Nachgiebigkeit der Leitbahn auf der Erhebung gewährleistet. Da die eigentliche Umverdrahtung der Bond-Pads des elektronischen Bauelements hauptsächlich in der ersten Ebene durch die ersten Abschnitte erfolgt, bedeutet die Anpassung deren Leitbahnlängen eine Anpassung der Signallaufzeiten. Insbesondere ist auch eine Optimierung der Leitbahnen dahingehend möglich, dass geringere Leitbahnlängen erforderlich sind, was eine Verkürzung der Signallaufzeiten bedeutet.
  • Die räumliche Trennung der beiden Ebenen führt desgleichen dazu, dass die ersten Abschnitte, soweit es für den Ausgleich der Leitbahnlängen notwendig ist, auch unterhalb der nachgiebigen Erhebungen verlaufen können und deren Positionen nicht bei der Optimierung berücksichtigt werden müssen, so dass die Anfangspunkte der zweiten Abschnitte in der unmittelbaren Umgebung der entsprechenden nachgiebigen Erhebung liegen, entsprechend einer besonders vorteilhaften Ausführungsform der Erfindung. Damit sind auch alle zweiten Abschnitte ungefähr gleich lang und gleichzeitig so ausrichtbar, dass sie in jedem Fall in der Richtung von neutralem Punkt des Bauelements und der jeweiligen Erhebung verlaufen und so Deformationen der Erhebung aufnehmen können. Ein mechanisch besonders belasteter Punkt ist stets der Übergang von der Oberfläche des Bauelements auf die Erhebung. Mit der Ausrichtung des gesamten zweiten Abschnitts in Richtung des neutralen Punktes wird auch die auf diesen Punkt bei Deformation der Erhebung ausgeübte Spannung verringert.
  • Entsprechend weiterer besonders vorteilhafter Ausgestaltungen der Erfindung erfolgt die elektrische Trennung der ersten und zweiten Ebene durch ein Dielektrikum und der Übergang der Leitbahnen von der ersten in die zweite Ebene je weils mittels eines metallisierten Durchganges (Via). Die Variabilität der Leitbahnführung gestattet es problemlos, die Ausgangspunkte der zweiten Abschnitte unmittelbar über die Endpunkte der ersten Abschnitte anzuordnen, wodurch diese zuverlässige und kostengünstig herstellbare elektrische Verbindung beider Abschnitte möglich ist.
  • Darüber hinaus stellt das Dielektrikum eine Verkapselung und somit den Korrosionsschutz der metallischen Leitbahnen in der untersten Ebene dar, so in dieser Ausführungsform nur die Leitbahnen und die Kontaktflächen in der zweiten Ebene einen gesondert herzustellenden Schutz erfordern. Dies erfolgt dienlicherweise mittels einer leitfähigen Schutzbeschichtung, welche gemäß einer weiteren vorteilhaften Ausgestaltung aus einer Nickel- und einer darüber angeordneten Gold-Schicht besteht.
  • Um während der Herstellung der Lötverbindung insbesondere das Abfließen des Lots von der Erhebung entlang der Leitbahn und eventuelle Brückenbildung zwischen benachbarten Leitbahnen durch das Lot zu verhindern, erfordert diese Ausführung der Erfindung die Ausbildung einer dielektrischen Maske auf der die Umverdrahtungseinrichtung aufweisenden Oberfläche des elektronischen Bauelements, beispielsweise mittels elektrophoretischem Resist, so dass die Kontaktflächen frei gelassen sind. Auch in dieser Ausgestaltung kann auf bekannte und erprobte Materialien zurückgegriffen werden, so dass der Schutz der Leitbahn und gleichzeitig die optimale Kontaktierung mittels der Goldoberfläche zuverlässig herstellbar ist.
  • Ebenso erweist es sich von Vorteil, wenn die zweiten Abschnitte der Leitbahnen und die Kontaktflächen aus einer Kupfer- und einer darüber angeordneten Nickel-Schicht bestehen und im Bereich der Kontaktflächen über der Nickel-Schicht eine Gold-Schicht ausgebildet ist. Wegen der schlechten Benetzungsfähigkeit des Nickels durch das Lot wird in dieser Ausgestaltung auch ohne Erfordernis einer dielektrischen Maske das Abfließen des Lots von der Kontaktfläche entlang der Leitbahn verhindert. Gleichzeitig realisiert die Nickelschicht den Korrosionsschutz der Kupferleitbahn.
  • Sofern die Kontaktflächen, welche auf den Kuppen der Erhebungen zur Herstellung des Außenkontaktes des elektronischen Bauelements ausgeführt sind, durch die Enden jeder Leitbahn selbst gebildet sind, kann der Verguss der Kuppe durch die Metallbeschichtung minimiert werden. Dies verringert die Bruchanfälligkeit der Kontaktfläche bei der Deformation der Erhebung, da die Kontaktfläche somit eine Längsausdehnung mit Ausrichtung zum neutralen Punkt des Bauelements entsprechend des zweiten Abschnitts der Leitbahn aufweist und mechanisch weniger anfällig ist.
  • Da mit diesen verschiedenen Ausführungen der Erfindung in jedem Fall die Kuppe in einem viel geringerem Umfang verfestigt wird und die Größe der metallischen Verfestigung der Kuppe der Erhebung unmittelbar die Bruchanfälligkeit der Lötverbindung und der Leitbahn zur Lötverbindung beeinflusst, ist somit die Zuverlässigkeit der Lötverbindung und der Umverdrahtungseinrichtung in jedem Fall deutlich zu verbessern.
  • Je nach dem, wo die elastischen Erhebungen zur Herstellung eines mechanisch belastbaren Außenkontaktes und die darauf ausgerichtete Umverdrahtungseinrichtung erforderlich sind, ist es sowohl möglich, dass das elektronische Bauelement ein Halbleiterbauelement ist, als auch, dass es ein Polymerbauelement ist.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt in
  • 1 die schematische Darstellung eine Leitbahn einer erfindungsgemäßen Umverdrahtungseinrichtung in der Draufsicht und
  • 2 den Horizontalschnitt durch die Leitbahn der 1 entlang der Schnittlinie A–A.
  • In 1 ist die Draufsicht auf die Oberfläche eines elektronischen Bauelements 1 mit einer einzelnen Leitbahn dargestellt, welche ein Bond-Pad 2 mit der Kuppe 3 einer nachgiebigen Erhebung 4 elektrisch verbindet. Die vereinzelt dargestellte Leitbahn soll Teil einer nicht näher dargestellten Umverdrahtungseinrichtung sein, welche weitere Bond-Pads mit weiteren Kuppen verbindet. Erfindungsgemäß verläuft der erste Abschnitt 5 der Leitbahn, wie auch jeder weiteren Leitbahn der Umverdrahtungseinrichtung, in einer unteren Ebene, weshalb er mit gestrichelter Linienführung als verdeckt dargestellt ist, von dem Bond-Pad 2 ausgehend auf kurzem Weg zu einem Punkt auf jener Geraden, die durch den neutralen Punkt 6 des elektronischen Bauelements und den Mittelpunkt der Erhebung 4 definiert wird. Diese Gerade soll im Folgenden als neutrale Gerade 7 bezeichnet werden.
  • Im weiteren Verlauf folgt der erste Abschnitt 5 der Leitbahn dieser neutralen Geraden 7 mit wachsender Entfernung zum neutralen Punkt 6, verläuft unter der nachgiebigen Erhebung 4 hindurch und endet in einem Abstand zur nachgiebigen Erhebung 4, der im Ausführungsbeispiel geringer ist als der Radius der Erhebung 4. Dieser Abstand kann in Abhängigkeit von beispielsweise der Strukturdichte der Umverdrahtungseinrichtung auch anders gewählt sein. Unmittelbar über dem Endpunkt des ersten Abschnittes 5 beginnt der zweite Abschnitt 8 der Leitbahn, wobei beide Abschnitte 5, 8 an diesem Punkt mittels eines metallisierten Durchgangs (Via) 9 elektrisch miteinander verbunden sind.
  • Der zweite Abschnitt 8 verläuft von dem Via 9 ausgehend entlang der neutralen Geraden 7 in Richtung des neutralen Punk tes 6 um ungefähr eine Leitbahnbreite bis über den Mittelpunkt der nachgiebigen Erhebung 4 hinaus. Im Ausführungsbeispiel ist der zweite Abschnitt 8 der Leitbahn mit einer geringeren Breite dargestellt als der erste Abschnitt 5. Da es sich jedoch lediglich um eine schematische Darstellung handelt, entspricht dies ebenso wenig, wie die übrigen Größenverhältnisse den tatsächlichen Ausdehnungen. Die unterschiedliche Breite der beiden Abschnitte 5, 8 soll darstellen, dass in diesem Ausführungsbeispiel beide Abschnitte 5, 8 der Leitbahn übereinander liegend angeordnet sind.
  • Gemäß 2 ist das Bond-Pad 2 als primärer Kontakt in die Oberfläche des elektronischen Bauelements 1, vorliegend eines Halbleiterbauelements, integriert. Auf einer ersten Keimschicht 10 in Form einer strukturierten Kupferkaschierung ist der erste Abschnitt 5 der Leitbahn aus Kupfer abgeschieden, so dass das Bond-Pad 2 elektrisch kontaktiert ist. Der erste Abschnitt 5 der Leitbahn ist vollständig durch eine Dielektrikumsschicht 11 abgedeckt, ausgenommen eines Durchganges 9 an seinem, dem Bond-Pad 2 gegenüberliegenden Ende. Neben dem Durchgang 9 ist eine nachgiebige Erhebung 4 aus Silicon angeordnet. Eine zweite Keimschicht 12 ist für die Abscheidung der Leitbahn temporär derart maskiert, dass sie den Verlauf des zweiten Abschnittes 8 der Leitbahn von dem Durchgang 9 bis über die Kuppe 3 der Erhebung 4 hinaus definiert. Die Maske und der darunter liegende Bereich der zweiten Keimschicht 12 sind nach dem Abscheiden des zweiten Abschnittes 8 der Leitbahn entfernt.
  • Der zweite Abschnitt 8 ist mit diesem Verlauf und ebenfalls aus Kupfer auf der zweiten Keimschicht 12 abgeschieden, so dass der Durchgang 9 vollständig metallisiert ist und ein direkter elektrischer Kontakt innerhalb des Durchganges 9 zwischen dem ersten 5 und dem zweiten Abschnitt 8 der Leitbahn ausgebildet ist. Der Bereich des zweiten Abschnittes 8 der Leitbahn, welche direkt auf der Kuppe 3 verläuft, bildet die Kontaktfläche 13, mit welcher das Bond-Pad 2 elektrisch verbunden sein und welche der Herstellung eines Außenkontaktes dienen soll.
  • Über dem Kupfer des zweiten Abschnitts 8 der Leitbahn, der Kontaktfläche 13 und des Durchganges 9 ist eine Nickelschicht 14 und im Bereich der Kuppe 3 der nachgiebigen Erhebung 4 darüber eine Goldschicht 15 abgeschieden. Die Nickel-Schicht 14 dient als Korrosionsschutz für die Kupferbahn und die Goldschicht 15 auf der Kuppe 3 aufgrund der elektrischen Eigenschaften des Goldes der besseren Kontaktierung der Kontaktfläche 13, zum Beispiel mit einem Lot.
    • 1
    elektronisches Bauelement
    2
    Bond-Pad
    3
    Kuppe
    4
    nachgiebige Erhebung
    5
    erster Abschnitt
    6
    neutraler Punkt
    7
    neutrale Gerade
    8
    zweiter Abschnitt
    9
    Durchgang, Via
    10
    erste Keimschicht
    11
    Dielektrikumsschicht
    12
    zweite Keimschicht
    13
    Kontaktfläche
    14
    Nickel-Schicht
    15
    Gold-Schicht

Claims (10)

  1. Umverdrahtungseinrichtung für elektronische Bauelemente, bestehend aus einer Vielzahl metallischer Leitbahnen, welche auf der die Bond-Pads aufweisenden Oberfläche des elektronischen Bauelements so angeordnet sind, dass sie kreuzungsfrei jeweils ein Bond-Pad des elektronischen Bauelements mit einer Kontaktfläche auf der Kuppe jeweils einer nachgiebigen Erhebungen elektrisch verbinden und dabei in der Richtung geradlinig vom Fußpunkt der Erhebung bis zur Kuppe verlaufen, welche durch die Verbindungslinie zwischen dem Mittelpunkt der Kuppe und dem neutralen Punkt des Bauelements definiert wird, dadurch gekennzeichnet, dass zumindest einige der Leitbahnen in zwei elektrisch miteinander verbundenen Abschnitten (5, 8) ausgeführt sind, von denen der erste Abschnitt (5) von dem Bond-Pad (2) ausgehend in einer ersten Ebene und der zweite Abschnitt (8) in einer über der ersten Ebene angeordneten zweiten Ebene bis zu der elektrisch zu verbindenden Kontaktfläche (13) verläuft, dass zumindest der zweite Abschnitt (8) geradlinig ist und dass die beiden Ebenen elektrisch voneinander isoliert sind.
  2. Umverdrahtungseinrichtung eines elektronischen Bauelements nach Anspruch 1, dadurch gekennzeichnet, dass die elektrische Trennung der ersten und der zweiten, darüber liegenden Ebene durch eine Dielektrikumsschicht (11) erfolgt.
  3. Umverdrahtungseinrichtung eines elektronischen Bauelements nach Anspruch 2, dadurch gekennzeich net, dass die elektrische Verbindung der beiden Abschnitte (5, 8) der Leitbahnen jeweils mittels eines metallisierten Durchganges (Via) (9) durch das Dielektrikum erfolgt.
  4. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Anfangspunkt des zweiten Abschnittes (8) zumindest einer Leitbahn in der unmittelbaren Umgebung der entsprechenden nachgiebigen Erhebung (4) liegt.
  5. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zumindest die zweiten Abschnitte (8) der Leitbahnen und die Kontaktflächen (13) eine leitfähige Schutzbeschichtung aufweisen und dass jene die Umverdrahtungseinrichtung tragende Oberfläche des elektronischen Bauelements (1) mit einer dielektrischen Maske abgedeckt ist, welche die Kontaktflächen (3) freilässt.
  6. Umverdrahtungseinrichtung eines elektronischen Bauelements nach Anspruch 5, dadurch gekennzeichnet, dass die Schutzbeschichtung aus einer Nickel- (14) und einer darüber angeordneten Gold-Schicht (15) besteht.
  7. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweiten Abschnitte (8) der Leitbahnen und die Kontaktflächen (13) aus einer Kupfer- und einer darüber angeordneten Nickel-Schicht (14) bestehen und im Bereich der Kontaktflächen (13) über der Nickel-Schicht (14) eine Gold-Schicht (15) ausgebildet ist.
  8. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktflächen (13) durch die Enden des zweiten Abschnittes (8) jeder Leitbahn gebildet sind.
  9. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Halbleiterbauelement ist.
  10. Umverdrahtungseinrichtung eines elektronischen Bauelements nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Polymerbauelement ist.
DE102004028572A 2004-06-15 2004-06-15 Umverdrahtungseinrichtung für elektronische Bauelemente Expired - Fee Related DE102004028572B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004028572A DE102004028572B4 (de) 2004-06-15 2004-06-15 Umverdrahtungseinrichtung für elektronische Bauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004028572A DE102004028572B4 (de) 2004-06-15 2004-06-15 Umverdrahtungseinrichtung für elektronische Bauelemente

Publications (2)

Publication Number Publication Date
DE102004028572A1 true DE102004028572A1 (de) 2006-01-12
DE102004028572B4 DE102004028572B4 (de) 2008-08-14

Family

ID=35501654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004028572A Expired - Fee Related DE102004028572B4 (de) 2004-06-15 2004-06-15 Umverdrahtungseinrichtung für elektronische Bauelemente

Country Status (1)

Country Link
DE (1) DE102004028572B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
US6323542B1 (en) * 1997-01-17 2001-11-27 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
DE10125035A1 (de) * 2000-05-25 2001-12-06 Sharp Kk Halbleiterbauteil
US20020084528A1 (en) * 2000-12-29 2002-07-04 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US20030067755A1 (en) * 2000-03-31 2003-04-10 Alfred Haimerl Electronic component with flexible contacting pads and method for producing the electronic component
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
US6323542B1 (en) * 1997-01-17 2001-11-27 Seiko Epson Corporation Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US20030067755A1 (en) * 2000-03-31 2003-04-10 Alfred Haimerl Electronic component with flexible contacting pads and method for producing the electronic component
DE10125035A1 (de) * 2000-05-25 2001-12-06 Sharp Kk Halbleiterbauteil
US20020084528A1 (en) * 2000-12-29 2002-07-04 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung

Also Published As

Publication number Publication date
DE102004028572B4 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
DE60132855T2 (de) Kontaktierungsstruktur einer integrierten Leistungsschaltung
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10125035A1 (de) Halbleiterbauteil
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006046182A1 (de) Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
DE10110203A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
WO2004015773A2 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
DE102004028572B4 (de) Umverdrahtungseinrichtung für elektronische Bauelemente
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102005018280B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102016113093B4 (de) Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen
DE10125725B4 (de) Ball-Grid-Array-Packung
DE10239080A1 (de) Integrierte Schaltung
DE10139985A1 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102004023462B4 (de) Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen
DE102004030813A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP1398834A2 (de) Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
DE102018123859B4 (de) Halbleitervorrichtungen und Verfahren zur Bildung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee