CN217544586U - 一种带围坝内埋式芯片封装结构 - Google Patents
一种带围坝内埋式芯片封装结构 Download PDFInfo
- Publication number
- CN217544586U CN217544586U CN202221291892.1U CN202221291892U CN217544586U CN 217544586 U CN217544586 U CN 217544586U CN 202221291892 U CN202221291892 U CN 202221291892U CN 217544586 U CN217544586 U CN 217544586U
- Authority
- CN
- China
- Prior art keywords
- dam
- substrate
- glue
- chip packaging
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种带围坝内埋式芯片封装结构，一种带围坝内埋式芯片封装结构，包括基板，该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝之内形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层；因此，封装稳固性更好，并且提升了工艺效率，芯片封装高密度，整体结构更小巧规整。
Description
技术领域
本实用新型属于半导体封装技术领域，具体涉及一种带围坝内埋式芯片封装结构。
背景技术
安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁—芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装是集成电路不可缺少的重要组成部分，对集成电路的工作以及功能和性能起着决定性的影响。
现有技术1：板上芯片(ChipOnBoard,COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊/球焊的方法在硅片和基底之间直接建立电气连接。芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度不佳。
现有技术2：Flip chip又称倒装芯片，是在I/O pad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合此技术替换常规打线接合；接着通过模具注塑的方式将其封装；但因其需要借助模具，会有溢料产生，需增加清除溢料工艺；并且其注塑材料与基板的结合粘合程度受到注塑材料与加工工艺影响而不同，并且对模具温度、注射速度、注射压力和熔体温度要求较高，成型冷却后等稳固性较差。
实用新型内容
本实用新型要解决的技术问题是克服现有的缺陷，提供一种带围坝内埋式芯片封装结构，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种带围坝内埋式芯片封装结构，包括基板，该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，形成回流焊连接点；基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝之内形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层。
优选的，所述该基板采用双面覆铜线路板、多层线路板或PCB印制电路板。
优选的，所述围坝之内为通孔，通孔形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台。
优选的，所述该胶水采用片状树脂纯胶。
优选的，所述围坝采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板。
优选的，所述介电材料包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。
优选的，所述介电材料水平高度高于围坝。
与现有技术相比，本实用新型提供了一种带围坝内埋式芯片封装结构，具备以下有益效果：
1、本实用新型半导体芯片采用倒扣方式电性连接于基板上，相比于传统的正立封装并用高纯度金线wire bonding(打金线)、铜线或者铝线通过焊接打线连接于基板引脚的方式，操作流程与操作方式更为便捷、节约工序、节约材料成品率更高并且使线路最短化，达到电性最佳，一定程度也降低了功耗。
2、本实用新型采用倒装半导体芯片更优化更灵活，基板可布线空间更大利用率更高，避免了晶片封装过大，可更好的实现单块或多块芯片封装高密度、整体结构更小巧、生产成本更低、成品合格率更高并且可以满足大板生产需求。
3、本实用新型采用的围坝结构，先形成一个规整的外部结构，并且形成一个腔体方便后续注塑填料；相比于传统的模具注塑或是塑盖帽热压成型，本实用新型成型的溢料较少，一定程度节约后续的去溢料步骤的繁杂程度；成型更为规整强度更高，方便后续的热压合工艺。
4、本实用新型围坝采用无覆铜片状且含玻璃纤维布树脂板，此材质于基板材质相同或相近，膨胀系数相同或相近，在加工过程或后续使用过程中稳定性更强，不会在冷却过程中产生内应力,而导致开裂或者挤压。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制，在附图中：
图1为本实用新型提出的封装结构示意图(一颗芯片截面)；
图2为本实用新型提出的封装结构中的图1的围坝和胶水的形成过程与结构示意图；
图3为本实用新型提出的封装结构示意图(两颗芯片截面)；
图4为本实用新型提出的封装结构中的图3的围坝和胶水的形成过程与结构示意图；
图中：1.基板 2.半导体芯片 4.通孔 5.胶水 6.围坝 8.介电材料 9.黑色油墨层11.回流焊连接点 12.树脂板(围坝) 13.纯胶板(胶水)
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
<实施例一>
参考图1-图2所示，其中图1所示为单个半导体截面图；图2为产品未切割之前的树脂板(围坝)12与纯胶板(胶水)13示意图，树脂板(围坝)12与与纯胶板(胶水)13叠放并钻出通孔4，树脂板(围坝)12和纯胶板(胶水)13与下述围坝6和胶水5对应；
参考图1与图2所示，一种带围坝内埋式芯片封装结构，包括基板1(Substrate)，该基板1上倒扣封装安装一半导体芯片2(Chip)，半导体芯片2的焊点3(Solder bump)结合在该基板1上与该基板1上所布金属导线电性连接，形成回流焊连接点，可以连接至需求产品主板上；基板1外围设有胶水5，基板1外围上方四周通过该胶水5固定有高于半导体芯片2的围坝6；围坝6之内形成一个腔体(与介电材料8空间重叠未做标注)，腔体内填有介电材料8(Dielectric material)，围坝6与介电材料8上方设有黑色油墨层9，方便后续印刷芯片标签或其他信息。
优选的，所述该基板1采用双面覆铜线路板、多层线路板或PCB印制电路板，可满足半导体芯片2倒扣封装使用。并且双面覆铜线路板的通道采用激光做出(并非为通孔)方便在后续的热压合步骤中，将胶水5与介电材料8承载于空腔内7不会流出。
优选的，所述围坝6之内为通孔4，通孔4形状可以为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台，依据不同产品类型、工艺需求而选择，本实施例为圆柱体。
优选的，所述该胶水5采用片状树脂纯胶(Film type pure resin)，在加热过程中融化。
优选的，所述围坝6采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板，与基板1膨胀系数相同或相近。
优选的，所述介电材料8包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。
优选的，所述介电材料8水平高度高于围坝6，封装效果更佳，整体性更强。
<实施例二>
参考图3-图4所示，其中图3所示为两个个半导体芯片截面图；图4为产品未切割之前的树脂板(围坝)12与纯胶板(胶水)13示意图，树脂板(围坝)12与与纯胶板(胶水)13叠放并钻出通孔4，树脂板(围坝)12和纯胶板(胶水)13与下述围坝6和胶水5对应；
一参考图3与图4所示，种带围坝内埋式芯片封装结构，包括基板1(Substrate)，该基板1上倒扣封装安装两块半导体芯片2(Chip)，半导体芯片2的焊点3(Solder bump)结合在该基板1上与该基板1上所布金属导线电性连接，可以连接至需求产品主板上；基板1外围设有胶水5，基板1外围上方四周通过该胶水5固定有高于半导体芯片2的围坝6；围坝6之内形成一个腔体，腔体内填有介电材料8(Dielectric material)，围坝6与介电材料8上方设有黑色油墨层9，方便后续印刷芯片标签或其他信息。
优选的，所述该基板1采用双面覆铜线路板、多层线路板或PCB印制电路板，可满足半导体芯片2倒扣封装使用。并且双面覆铜线路板的通道采用激光做出(并非为通孔)方便在后续的热压合步骤中，将胶水5与介电材料8承载于空腔内7不会流出。
优选的，所述围坝6之内为通孔4，通孔4形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台，依据不同产品类型、工艺需求而选择，本实施例为椭圆柱。
优选的，所述该胶水5采用片状树脂纯胶(Film type pure resin)，在加热过程中融化。
优选的，围坝6采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板，与基板1膨胀系数相同或相近。
优选的，所述介电材料8包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。
优选的，所述介电材料8水平高度高于围坝6，封装效果更佳，整体性更强。
本实用新型描述的封装结构，未体现后续的切割方法，但不限制于切割方法；也并不限制半导体芯片2的数量与排布方式。
以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (7)
1.一种带围坝内埋式芯片封装结构，包括基板，其特征在于：该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，形成回流焊连接点；基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝与胶水之内的通孔形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层。
2.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述该基板采用双面覆铜线路板、多层线路板或PCB印制电路板。
3.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述围坝之内为通孔，通孔形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台。
4.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述该胶水采用片状树脂纯胶。
5.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述围坝采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板。
6.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述介电材料包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料或玻璃纤维。
7.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述介电材料水平高度高于围坝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221291892.1U CN217544586U (zh) | 2022-05-26 | 2022-05-26 | 一种带围坝内埋式芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221291892.1U CN217544586U (zh) | 2022-05-26 | 2022-05-26 | 一种带围坝内埋式芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217544586U true CN217544586U (zh) | 2022-10-04 |
Family
ID=83442058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221291892.1U Active CN217544586U (zh) | 2022-05-26 | 2022-05-26 | 一种带围坝内埋式芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217544586U (zh) |
-
2022
- 2022-05-26 CN CN202221291892.1U patent/CN217544586U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7948076B2 (en) | Semiconductor chip assembly with post/base heat spreader and vertical signal routing | |
| CN101893742B (zh) | 表面贴装多通道光耦合器 | |
| US8241962B2 (en) | Method of making a semiconductor chip assembly with a post/base heat spreader, a signal post and a cavity | |
| KR100997793B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US8227270B2 (en) | Method of making a semiconductor chip assembly with a post/base heat spreader and an adhesive between the base and a terminal | |
| US6054338A (en) | Low cost ball grid array device and method of manufacture thereof | |
| KR20020060558A (ko) | 반도체장치 | |
| JP2000200859A (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| JPH0837252A (ja) | 半導体装置 | |
| CN101673790A (zh) | 发光二极管及其制造方法 | |
| US20110003437A1 (en) | Method of making a semiconductor chip assembly with a post/base/flange heat spreader and a cavity in the flange | |
| CN110088884A (zh) | 集成电路多芯片层叠封装结构以及方法 | |
| CN105789064A (zh) | 指纹识别芯片的封装方法及封装结构 | |
| CN115966522A (zh) | 一种带围坝内埋式芯片封装结构及封装方法 | |
| CN217544586U (zh) | 一种带围坝内埋式芯片封装结构 | |
| CN202034361U (zh) | 一种半导体封装结构 | |
| CN102354688A (zh) | 一种功率模块 | |
| CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
| CN212587519U (zh) | 一种led晶元封装结构 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| CN108336053A (zh) | 封装器件和封装器件的制造方法 | |
| KR0163863B1 (ko) | 멀티칩 실장을 위한 반도체 패키지 | |
| CN100368841C (zh) | 热光开关阵列或热光调制器的封装结构及其封装方法 | |
| KR20050033606A (ko) | 음의 부피 팽창특성을 갖는 무연 전기 접속기 | |
| CN202394862U (zh) | 一种功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |