KR102477543B1 - 전자파 차폐 시트 및 전자부품 탑재 기판 - Google Patents

전자파 차폐 시트 및 전자부품 탑재 기판 Download PDF

Info

Publication number
KR102477543B1
KR102477543B1 KR1020217007272A KR20217007272A KR102477543B1 KR 102477543 B1 KR102477543 B1 KR 102477543B1 KR 1020217007272 A KR1020217007272 A KR 1020217007272A KR 20217007272 A KR20217007272 A KR 20217007272A KR 102477543 B1 KR102477543 B1 KR 102477543B1
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
wave shielding
layer
substrate
conductive filler
Prior art date
Application number
KR1020217007272A
Other languages
English (en)
Other versions
KR20210066802A (ko
Inventor
쇼타 모리
카즈노리 마츠도
켄지 안도
츠토무 하야사카
Original Assignee
토요잉크Sc홀딩스주식회사
토요켐주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요잉크Sc홀딩스주식회사, 토요켐주식회사 filed Critical 토요잉크Sc홀딩스주식회사
Publication of KR20210066802A publication Critical patent/KR20210066802A/ko
Application granted granted Critical
Publication of KR102477543B1 publication Critical patent/KR102477543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0083—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive non-fibrous particles embedded in an electrically insulating supporting structure, e.g. powder, flakes, whiskers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0071—Active shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0092—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive pigments, e.g. paint, ink, tampon printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 전자파 차폐 시트(10)는, 전자부품(30)의 탑재에 의해 형성된 단차부 및 기판(20)의 노출면의 적어도 일부를 피복하는 전자파 차폐층(1)을 구비한 전자부품 탑재 기판(101)을 구성하기 위한 전자파 차폐 시트로서, 쿠션층(7)과 도전층(2)을 갖는 적층체이며, 도전층(2)은, 바인더 수지 및 도전성 필러(3)를 포함하는 등방 도전층이며, 두께가 8~70μm이고 또 쿠션층(7)과 반대측의 영역에서의 도전성 필러(3)의 함유량은, 쿠션층(7) 측의 영역에서의 도전성 필러(3)의 함유량보다도 많다.

Description

전자파 차폐 시트 및 전자부품 탑재 기판
본 발명은, 전자부품의 탑재에 의해 기판 상에 형성되는 단차부(段差部) 및 기판의 노출면의 적어도 일부를 피복하는 데 적합하게 사용되는 전자파 차폐 시트, 이 전자파 차폐 시트에 의해 형성되는 전자파 차폐층을 갖는 전자부품 탑재 기판에 관한 것이다.
IC 칩 등의 전자부품을 탑재한 전자부품 탑재 기판은, 성능 향상이나 높은 신뢰성의 요구에 따라 전자부품의 표면에 다양한 기능을 갖는 피복층이 형성되어 있다. 이러한 피복층의 형성은, 공정 단순화를 위해 시트 형태의 재료를 사용해서 열 프레스함으로써 전자부품이 탑재된 기판의 요철에 추종해서 피복층을 형성하는 방법이 있다.
특허문헌 1에서는, 경량화, 박형화를 도모하면서 동시에, 고주파 대역의 전자파를 흡수에 의해 차단하는 전자파 차폐 시트가 제안되고 있다. 또한, 특허문헌 2에는, 프레스 가공이라는 간단하고 쉬운 방법을 이용해서 전자부품을 덮고도 전기 저항의 증가에 의한 차폐 성능의 저하라는 문제점의 발생이 일어나기 어렵게 할 수 있는 도전성 접착 시트가 기재되어 있다.
한편, 특허문헌 3에는, 외부로부터의 자장(磁場)이나 전파에 의한 오작동을 방지하기 위해, 또 전자 기판 내부에서 발생하는 전기 신호의 불필요한 복사를 줄이기 위해, 전자파 차폐 시트를 열 프레스에 의해 전자부품의 표면에 형성하는 방법이 개시되어 있다.
일본 특허공개공보 제2017-45946호 국제 공개공보 제2015/186624호 국제 공개공보 제2014/027673호
특허문헌 1은, 전자파 차폐 시트를 열 프레스함으로써 전자부품의 표면에 전자파 차폐층을 형성하는 것이다. 이 전자파 차폐 시트는 도전성 재료를 함유하는 전자파 차단층(도전층)을 구비하고 있다. 이 도전층에 있어서, 도전성 재료의 함유량은 전자부품의 반대측이 높고 전자부품 측이 낮아지도록 경사되어 있다. 또한, 특허문헌 2에서는 이방 도전층 및 등방성 도전층으로 이루어지고, 이방 도전층이 전자부품에 접합하는 전자파 차폐 시트가 개시되어 있다.
어떤 전자파 차폐 시트에 있어서도, 전자부품이 탑재된 기판에 형성된 요철 부에 전자파 차폐 시트를 채워넣기 위해서 쿠션재를 사용한다. 그러나, 상기 전자파 차폐 시트에 있어서는, 도전층과 쿠션재의 밀착성을 충분히 갖게 하는 것이 곤란하고, 반송시 등에 벗겨져 수율이 악화되는 문제가 일어난다(이하, 쿠션 밀착성).
또한, 전자부품의 천면(天面)과 측면 사이의 에지부에 있어서, 열 프레스시에 전자파 차폐 시트에 인장 응력이 걸려 도전층에 균열이 생겨서 접속 신뢰성이 저하되는 것이 문제가 된다(이하, 그라운드 접속성).
특허문헌 3에는, 기판상의 볼록부를 피복하기 위해 사용되며, 쿠션층과 전자파 차폐층(도전층)을 갖는 전자파 차폐용 필름이 기재되어 있다. 그러나, 이러한 적층체라도 쿠션층과 도전층의 밀착성은 충분하지 않고, 반송중, 혹은 소정의 크기로 재단할 때에 쿠션층과 도전층이 벗겨져 수율이 악화되는 문제가 있다.
그리고 또한, 이러한 전자파 차폐 시트에서는, 도 14에 나타내는 바와 같이 열 프레스 후, 전자파 차폐층의 열 수축에 의해 전자부품 탑재 기판에 균열이 발생하는 문제가 있다(이하, 기판 균열).
본 발명은, 상기 배경을 감안해서 이루어진 것이며, 쿠션 밀착성이 양호하고, 전자부품의 탑재에 의해 형성된 단차부에 확실하게 추종 변형하면서 동시에 상기 단차부 내에 있어서 기판에 형성된 그라운드 패턴과의 접속이 제대로 이루져 높은 접속 신뢰성에 의해 장기적으로 높은 전자파 차폐 효과를 발휘하는 전자파 차폐 시트를 제공하는 것을 목적으로 한다.
또한, 이 전자파 차폐 시트를 이용해서 전자부품의 탑재에 의해 형성된 단차부 및 기판의 노출면의 적어도 일부를 피복한 전자파 차폐 효과가 높은 전자부품 탑재 기판을 제공하는 것을 목적으로 한다.
본 발명자들이 예의 검토를 거듭한 결과, 아래의 양태에 있어서, 본 발명의 과제를 해결할 수 있음을 발견하고 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 기판과, 상기 기판의 적어도 한쪽의 면에 탑재된 전자부품과, 상기 전자부품의 탑재에 의해 형성된 단차부(段差部) 및 기판의 노출면의 적어도 일부를 피복하는 전자파 차폐층을 구비하는 전자부품 탑재 기판을 구성하는 상기 전자파 차폐층을 형성하기 위해 이용되는 전자파 차폐 시트이며, 상기 전자파 차폐 시트는 쿠션층과 도전층을 갖는 적층체이며, 상기 도전층은 바인더 수지 및 도전성 필러를 포함한 등방(等方) 도전층이며, 두께가 8~70μm이고, 상기 쿠션층과 반대측의 영역에서의 상기 도전성 필러의 함유량은, 상기 쿠션층 측의 영역에서의 상기 도전성 필러의 함유량보다도 많은 것을 특징으로 한다.
본 발명의 전자파 차폐 시트는, 쿠션층과 도전층의 밀착성이 양호하고 반송시 및 전자부품 탑재 기판의 제조시의 손실이 발생하기 어렵다. 또한, 열 프레스시에 단차부의 형상에 확실하게 추종 변형할 수 있어 단차부로의 메워넣음성이 정밀하게 이루어진다. 이 결과, 본 발명의 전자파 차폐 시트는, 단차부 및 기판의 노출면의 적어도 일부를 피복할 수도 있으면서 동시에, 형성된 전자파 차폐층은, 기판에 형성된 그라운드 패턴에 접속해서 어스 컨택트할 수 있다. 그리고 또한, 전자부품이나 기판에 내장된 신호 배선 등에서 발생하는 불필요한 복사(輻射)를 빠짐없이 차폐하고 또 외부로부터의 자장이나 전파에 의한 오동작을 방지하는 전자파 차폐 효과를 확실하게 발휘한다. 또한, 본 발명의 전자파 차폐층을 형성한 전자부품 탑재 기판은 균열을 억제할 수 있다.
이에 따라 오작동없이 신뢰성이 높은 전자부품 탑재 기판을 높은 수율로 제공할 수 있다는 우수한 효과를 발휘한다.
도 1은, 본 실시 형태에 따른 전자부품 탑재 기판의 일례를 나타내는 모식적 사시도이고,
도 2는, 도 1의 II-II 절단부 단면도이고,
도 3은, 본 실시 형태에 따른 전자부품 탑재 기판의 다른 일례를 나타내는 모식적 단면도이고,
도 4는, 본 실시 형태에 따른 전자파 차폐 시트의 일례를 나타내는 모식적 단면도이고,
도 5는, 본 실시 형태에 따른 전자파 차폐 시트의 다른 일례를 나타내는 모식적 단면도이고,
도 6은, 본 실시 형태에 따른 전자파 차폐 시트의 다른 일례를 나타내는 모식적 단면도이고,
도 7은, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단면도이고,
도 8은, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단면도이고,
도 9는, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단면도이고,
도 10은, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단면도이고,
도 11은, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단면도이고,
도 12는, 본 실시 예에 따른 전자부품 탑재 기판의 다른 일례를 나타내는 모식적 단면도이고,
도 13은, 본 실시 예에 따른 전자부품 탑재 기판의 평가 방법을 나타내는 모식적 단면도이고,
도 14는, 기판 균열의 일례를 나타내는 도면이고,
도 15는, 도전성 필러 전유 면적률(A)와, 도전성 필러 전유 면적률(B)의 측정용 화면 예를 나타내는 도면이다.
이하, 본 발명을 적용한 실시 형태의 일례에 관해서 설명한다. 또한, 본 명세서에 있어서 특정하는 수치는, 실시 형태 또는 실시 예에 개시한 방법에 의해 구해지는 값이다. 또한, 본 명세서에서 특정하는 수치 「A~B」는, 수치 A와 수치 A보다 큰 값 및 수치 B와 수치 B보다 작은 값을 충족하는 범위를 말한다. 또한, 본 명세서에서의 「시트」란, JIS에서 정의되는 「시트」뿐만 아니라, 「필름」도 포함하는 것으로 한다. 설명을 명확하게 하기 위해 다음의 기재 및 도면은, 적절하게 단순화되어 있다. 또한, 동일한 요소 부재는, 다른 실시 형태에 있어서도 동일 부호로 나타낸다. 본 명세서 중에 나오는 각종 성분은 특별히 주석하지 않는 한 각각 독립적으로 일종 단독으로도 두 종 이상을 병용해도 좋다.
또한, 본 발명에서의 「Mw」는 겔 투과 크로마토그래피(GPC) 측정에 의해 구한 폴리스티렌 환산의 중량 평균 분자량이며, 도전성 필러, 전자파 흡수 필러, 및 무기 필러의 평균 입자 지름 D50는, 레이저 회절·산란법에 의해 측정함으로써 구할 수 있다.
<<전자부품 탑재 기판>>
본 실시 형태의 전자부품 탑재 기판은, 기판과, 상기 기판의 적어도 한쪽의 면에 탑재된 전자부품과, 상기 전자부품의 탑재에 의해 형성된 단차부 및 기판의 노출면을 피복하는 전자파 차폐층을 구비한다.
이 전자파 차폐층은 기판상의 요철 단차부(단차부라고도 함)를 피복하기 위한 것이며, 전자부품의 측면 및 천면과, 기판의 노출된 면의 적어도 일부를 피복한다.
이 전자파 차폐층은 전체면을 피복하는 것이 보다 바람직하고, 틈새없는 것이 바람직하다.
본 실시 형태의 전자부품 탑재 기판은, 예를 들면, 전자부품의 탑재에 의해 형성된 단차부의 홈이 바둑판 형상이며, 홈의 폭(a)을 1로 했을 때에 홈의 깊이 (b)가 1~6배이며, 홈의 폭(a)이 50~500μm인 경우에도 기판상의 단차부를 균일하게 전자파 차폐층에 의해 피복하는 것이 가능하고, 홈으로의 메움성이 양호하다는 뛰어난 효과를 가진다.
도 1에 본 실시 형태에 따른 전자부품 탑재 기판의 모식적 사시도를, 도 2에 도 1의 II-II 절단부 단면도를 나타낸다. 전자부품 탑재 기판(101)은, 기판(20), 전자부품(30) 및 전자파 차폐층(1) 등을 갖는다.
전자부품 탑재 기판(101)에는, 내찰과성, 수증기 배리어성, 산소 배리어성을 나타내는 필름 등의 다른 층이나, 자계(磁界) 컷을 강화하는 필름 등이 더 적층되어 있어도 좋다.
<기판과 전자부품>
기판(20)은, 전자부품(30)을 탑재 가능하며, 또한 후술하는 열 프레스 공정에 견딜 수 있는 기판이면 좋고, 임의로 선택할 수 있다. 예를 들면 동박(銅箔) 등으로 이루어지는 도전 패턴이 표면 또는 내부에 형성된 워크 보드, 실장 모듈 기판, 프린트 배선판 또는 빌드업법 등에 의해 형성된 빌드업 기판을 들 수 있다. 또한, 리지드 기판뿐만 아니라 필름이나 시트 형태의 플렉서블 기판을 이용해도 좋다. 상기 도전성 패턴은, 예를 들면, 전자부품(30)과 전기적으로 접속하기 위한 전극·배선 패턴(미도시), 전자파 차폐층(1)과 전기적으로 접속하기 위한 그라운드 패턴(22)이다. 그라운드 패턴(22)은, 전자부품이 탑재되어 있지 않은 영역의 기판 표면 또는 기판의 내부에 배치되고, 기판의 측면에 노출시키는 양태가 바람직하다. 기판의 측면에 노출시키는 경우는, 하프 다이싱에 의해 기판을 부분적으로 절삭한 홈의 측면에 그라운드 패턴을 노출시키는 것도 바람직하다. 또한, 다이싱으로 기판을 풀컷팅해서 그라운드 패턴을 노출시키는 것도 바람직하다. 그라운드 패턴의 측면에 전자파 차폐층을 피복해서 그라운드 접지함으로써, 전자파 차폐성을 보다 향상시킬 수 있다. 기판(20) 내부에는, 전극·배선 패턴, 비아(미도시) 등을 임의로 형성할 수 있다.
전자부품(30)은, 도 1의 예에 있어서는 기판(20) 상에 5×4개 어레이 형태로 배치되어 있다. 그리고, 기판(20) 및 전자부품(30)의 노출면을 피복하도록 전자파 차폐층(1)이 설치되어 있다. 즉, 전자파 차폐층(1)은 전자부품(30)에 의해 형성되는 단차부인 요철에 추종하도록 피복되어 있다.
전자부품(30)의 개수, 배치, 형상 및 종류는 임의이다. 어레이 형태로 전자부품(30)을 배치하는 양태를 대신해서, 전자부품(30)을 원하는 위치에 배치해도 좋다. 전자부품 탑재 기판(101)을 단위 모듈로 개편화(個片化)하는 경우, 도 2에 나타내는 바와 같이, 기판 상면에서 기판의 두께 방향으로 단위 모듈을 구획하도록 하프 다이싱 홈(25)을 형성하는 것이 바람직하다. 또한, 본 실시 형태에 따른 전자부품 탑재 기판은, 단위 모듈로 개편화하기 전의 기판, 및 단위 모듈로 개편화한 뒤의 기판 모두를 포함한다. 즉, 도 2와 같은 복수의 단위 모듈(전자부품(30))이 탑재된 전자부품 탑재 기판(101) 외에, 도 3과 같은 단위 모듈로 개편화한 후의 전자부품 탑재 기판(102)도 포함한다. 물론, 개편화 공정을 거치지 않고, 기판(20) 상에 하나의 전자부품(30)을 탑재하고, 전자파 차폐층으로 피복한 전자부품 탑재 기판도 포함된다. 즉, 본 실시 형태에 따른 전자부품 탑재 기판은, 기판 상에 적어도 하나의 전자부품이 탑재되어 있으며, 전자부품의 탑재에 의해 형성된 단차부의 적어도 일부에 전자파 차폐층이 피복된 구조를 포괄한다.
전자부품(30)은, 반도체 집적 회로 등의 전자 소자가 봉지(封止) 수지에 의해 일체적으로 피복된 부품 전반을 포함한다. 예를 들면, 집적 회로(미도시)가 형성된 반도체 칩(31)(도 3 참조)이 봉지 수지(32)에 의해 몰드 성형되어 있는 양태가 있다. 기판(20)과 반도체 칩(31)은, 이들의 접촉 영역을 통해서, 또는 본딩 와이어(33), 납땜 볼(미도시) 등을 통해서 기판(20)에 형성된 배선 또는 전극(21)과 전기적으로 접속된다. 전자부품은, 반도체 칩 외에 인덕터, 써미스터, 캐패시터 및 저항 등을 예시할 수 있다.
전자부품의 단차부에 있어서의 에지는 R이 50μm이하인 것이 바람직하다. 특별한 처리를 하지 않는 한 하프 다이싱에 의해 형성된 홈의 에지부는 예각이 되어 R이 50μm이하가 된다. 전자파 차폐층의 균열을 줄이기 위해 에지부의 R을 보다 둔각으로 하는 수단은 있지만, 공정 수가 늘어 비용이 높아진다. 이에 비해 본 실시 형태의 전자파 차폐 시트를 이용하는 경우, 에지가 예각이어도 전자파 차폐층이 깨지는 일이 없이 균일하게 피복층을 형성할 수 있는 우수한 효과를 갖는다.
본 실시 형태에 따른 전자부품(30) 및 기판(20)은, 공지의 양태에 대해서 널리 적용할 수 있다. 도 3의 예에 있어서는, 반도체칩(31)은 이너 비아(23)를 통해서 기판(20)의 이면(裏面)의 납땜 볼(24)에 접속되어 있다. 또한, 기판(20) 내에는, 이 전자파 차폐층과 전기적으로 접속하기 위한 그라운드 패턴(22)이 형성되어 있다. 이 그라운드 패턴(22)은 기판(20)의 측면에 노출하도록 배치되어 있다. 또한, 전자부품(30) 내에는, 단수 또는 복수의 전자 소자 등을 탑재할 수 있다.
<전자파 차폐층>
전자파 차폐층은, 본 실시 형태의 전자파 차폐 시트에 의해 형성되어 이루어진다.
도 2를 이용해서 일례를 설명하면, 전자파 차폐층(1)은, 전자부품(30)이 탑재된 기판(20) 상에, 전자파 차폐 시트를 올려 놓고 열 프레스함으로써 얻어진다. 전자파 차폐층(1)은, 전자파 차폐 시트의 도전층이 변형 후, 경화된 것이며, 도전층은 바인더 수지 및 도전성 필러를 함유한다. 전자파 차폐층에 있어서 도전성 필러는 연속적으로 접촉되어 있으며, 등방 도전성을 나타내는 등방성 도전층이다.
전자파 차폐층(1)은, 전자부품(30) 및/또는 기판(20)에 내장된 신호 배선 등에서 발생하는 불필요한 복사를 차폐하고, 또 외부로부터의 자장이나 전파에 의한 오동작을 방지할 수 있다.
전자파 차폐층의 피복 영역은, 전자부품(30)의 탑재에 의해 형성된 단차부 (요철부)의 전역을 피복하는 것이 바람직하다. 전자파 차폐층은 차폐 효과를 충분히 발휘시키기 위해, 기판(20)의 측면 또는 상면에 노출하는 그라운드 패턴(22) 또는/및 전자부품의 접속용 배선 등의 그라운드 패턴(미도시)에 접속하는 구성이 바람직하다.
전자파 차폐층의 두께는, 용도에 따라서 적절히 설계할 수 있다. 박형화가 요구되고 있는 용도에는, 전자부품의 상면 및 측면을 피복하는 전자파 차폐층의 두께는, 8~70μm가 바람직하고, 15~65μm의 범위가 보다 바람직하고, 20~60μm이 한층 더 바람직하다. 상기 두께로 함으로써 부품 탑재 기판의 소형화와 높은 차폐성을 담보할 수 있다.
전자파 차폐층의 균열이 생기기 쉬운 장소는, 전자부품(30)의 에지부를 피복하는 개소이다. 전자부품의 에지부에 있어서 전자파 차폐층의 균열이 발생하면, 전자파 차폐 효과의 저하를 초래하기 때문에, 단차부의 피복성은 특히 중요해진다.
[전자폐 차폐 시트]
본 실시 형태의 전자파 차폐 시트는, 쿠션층과 도전층을 갖는 적층체이다. 이들 층의 적층 방법은, 각 층을 라미네이트하는 방법, 쿠션층 상에 도전성 수지 조성물을 도공, 인쇄하는 방법, 또 점착제층이나 접착제층을 통해서 각 층을 맞춰 붙이는 방법 등을 들 수 있다.
또한, 상기 도전층은, 바인더 수지 및 도전성 필러를 포함한 등방 도전층으로서, 두께가 8~70μm이며, 상기 쿠션층과 반대측의 면을 따른 영역에서의 도전성 필러의 함유량은, 상기 쿠션층과 접하는 면 측을 따른 영역에서의 도전성 필러의 함유량보다도 많다. 바꿔말하면, 쿠션층과 접하는 면을 b면, 그 반대측의 면을 a면으로 정의했을 때에, 도전성 필러의 함유량은 b면측보다도 a면측 쪽이 크다.
삭제
삭제
이러한 전자파 차폐 시트를 사용함으로써 쿠션 밀착성이 양호하고, 전자부품의 탑재에 의해 형성된 단차부에 확실하게 추종 변형하면서 동시에 상기 단차부 내에 있어서 기판에 형성된 그라운드 패턴과의 접속이 확실하게 행해져 높은 접속 신뢰성에 의해 장기적으로 높은 전자파 차폐 효과를 발휘하는 전자파 차폐층의 형성이 가능해진다.
쿠션층 및 도전층은 열 프레스할 때까지는 밀착되어 있는 것이 필수이다. 도전층에 대한 쿠션층의 박리 강도는 0.2~3N/25mm인 것이 바람직하고, 0.5~2.5N/25mm가 보다 바람직하다. 박리 강도를 0.2N/25mm이상으로 함으로써 운송시나 재단시의 층간 박리를 억제하여 수율이 향상한다. 한편, 박리 강도를 3N/25mm이하로 함으로써 열 프레스 후에 쿠션층을 차폐층의 손상없이 쉽게 박리할 수 있다. 상기의 박리 강도는 후술하는 도전층의 도전성 필러 전유 면적률(B)에 의해 제어할 수 있다. 또한, 라미네이트시의 압력이나 온도, 쿠션층의 코로나 처리에 의한 표면 활성화에 따라서도 제어할 수 있다.
본 실시 형태에 따른 전자파 차폐 시트는, 도 4에 나타내는 바와 같이, 도전층(2)과, 도전층(2)의 한 주면(主面) 상에 형성된 쿠션층(7)을 구비한다. 도전층의 다른 주면 상에는 이형성 기재(미도시)를 적층해도 좋다.
(쿠션층)
쿠션층(7)은, 열 프레스시에 용융하는 층이며, 전자부품(30)의 탑재에 의해 형성된 단차부로의 도전층(2)의 추종성을 촉구하는 쿠션재로서 기능한다. 또한, 이형성(離型性)이 있어 도전층(2)과 접합하지 않고, 열 프레스 공정 후에 도전층(2)으로부터 박리 가능한 층이다.
또한, 쿠션층(7)은, 이형층을 가지고 있어도 좋으며 이 경우에는 쿠션성을 갖는 부재와, 이형층을 합친 구성을 가리킨다.
쿠션층은, 적어도 열가소성 수지를 포함한 열가소성 수지 조성물에 의해 형성할 수 있다. 또한, 열가소성 수지 조성물은, 열가소성 수지 이외에 가소제나 열 경화제, 무기 필러 등을 포함하고 있어도 좋다.
열가소성 수지로서는, 폴리올레핀계 수지, 산을 그래프트시킨 산 변성 폴리올레핀계 수지, 폴리올레핀과 불포화 에스테르의 공중합 수지, 비닐계 수지, 스티렌·아크릴계 수지, 디엔계 수지, 셀룰로오스계 수지, 폴리아미드 수지, 폴리우레탄 수지, 폴리에스테르 수지, 폴리카보네이트 수지, 폴리이미드계 수지, 또는 불소 수지 등을 들 수 있다.
이들 중에서도, 폴리올레핀계 수지, 산을 그래프트시킨 산 변성 폴리올레핀계 수지, 폴리올레핀과 불포화 에스테르의 공중합 수지, 비닐계 수지가 바람직하다.
열가소성 수지는, 1종을 단독으로, 또는 필요에 따라서 임의의 비율로 2종 이상 혼합해서 사용할 수 있다.
폴리올레핀계 수지는, 에틸렌, 프로필렌, α-올레핀 화합물 등의 호모폴리머 또는 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 직쇄상 저밀도 폴리에틸렌, 고밀도 폴리에틸렌, 폴리프로필렌 호모폴리머, 폴리프로필렌 코폴리머를 들 수 있다.
이들 중에서도 폴리에틸렌 수지 및 폴리프로필렌 수지가 바람직하고, 보다 바람직하게는 폴리에틸렌 수지이다.
산 변성 폴리올레핀계 수지는, 말레산이나 아크릴산, 메타크릴산, 이타콘산 등이 그래프트된 폴리올레핀 수지가 바람직하다.
이들 중에서도 말레산 변성 폴리올레핀 수지가 바람직하다.
폴리올레핀과 불포화 에스테르의 공중합 수지에서의 불포화 에스테르로서는 아크릴산메틸, 아크릴산에틸, 아크릴산이소부틸, 아크릴산n-부틸, 아크릴산이소옥틸, 메타크릴산메틸, 메타크릴산이소부틸, 말레산디메틸, 말레산디에틸 및 메타크릴산글리시딜 등을 들 수 있다.
이들 중에서도 폴리올레핀으로서 에틸렌, 불포화 에스테르로서 메타크릴산 글리시딜로 이루어진, 에틸렌-메타크릴산 글리시딜 공중합 수지가 바람직하다.
비닐계 수지는, 초산비닐 등의 비닐에스테르의 중합에 의해 얻어지는 폴리머 및 비닐에스테르와 에틸렌 등의 올레핀 화합물과의 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 에틸렌-초산비닐 공중합체, 에틸렌-프로피온산비닐 공중합체, 부분 켄화 폴리비닐알코올을 들 수 있다.
이들 중에서도 에틸렌-초산비닐 공중합체가 바람직하다.
스티렌·아크릴계 수지는, 스티렌, (메타)아크릴로니트릴, 아크릴아미드류, 말레이미드류 등으로 이루어진 호모폴리머 또는 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 신디오택틱 폴리스티렌, 폴리아크릴로니트릴, 아크릴코폴리머를들 수 있다.
디엔계 수지는, 부타디엔, 이소프렌 등의 공역(共役) 디엔 화합물의 호모폴리머 또는 코폴리머, 및 이들의 수소 첨가물이 바람직하다. 구체적으로는, 예를 들면, 스티렌-부타디엔 고무, 스티렌-이소프렌 블록 코폴리머, 스티렌-에틸렌·부틸렌-스티렌 블록 코폴리머, 스티렌-에틸렌·프로필렌-스티렌 블록 코폴리머, 스티렌-이소프렌-스티렌 블록 코폴리머, 스티렌-부틸렌·부타디엔-스티렌 블록 코폴리머, 스티렌-에틸렌·부틸렌-스티렌 블록 코폴리머와 스티렌-에틸렌·부틸렌 블록 코폴리머의 혼합물을 들 수 있다.
셀룰로오스계 수지는, 셀룰로오스 아세테이트 부틸레이트 수지가 바람직하다. 폴리카보네이트 수지는, 비스페놀 A 폴리카보네이트가 바람직하다.
폴리이미드계 수지는, 열가소성 폴리이미드, 폴리아미드이미드 수지, 폴리아 믹산형 폴리이미드 수지가 바람직하다.
쿠션층(7)은, 도 6에 나타내는 바와 같이, 열 프레스 후에 쿠션층과 전자파 차폐층의 박리를 용이하게 하기 위해 쿠션성의 부재(6) 외에도 이형층(8)을 포함한 형태로 할 수 있다. 이형층(8)으로서는, 폴리프로필렌, 폴리메틸펜텐, 환상 올레핀폴리머, 실리콘, 불소 수지로 이루어진 층을 형성하는 것이 바람직하다. 이 중에서도 폴리프로필렌, 폴리메틸펜텐, 실리콘, 불소 수지가 더욱 바람직하다. 상기 형태 외에 알키드, 실리콘 등의 이형제를 쿠션성의 부재(6)에 코팅하는 형태도 바람직하다.
이형층의 두께는 0.001~70μm가 바람직하고, 0.01~50μm이 보다 바람직하다.
시판의 쿠션층으로서는, 미츠이토세로사 제품 「CR1012」, 「CR1012MT4」, 「CR1031」, 「CR1033」, 「CR1040」, 「CR2031MT4」등을 이용할 수 있다. 이러한 시판의 쿠션층은 쿠션층의 양면을 이형층으로서 폴리메틸펜텐으로 사이에 끼운 층 구성으로 되어 있으며, 본 명세서에서는 이러한 일체 구성을 쿠션층이라 부른다.
쿠션층의 두께는, 50~300μm가 바람직하고, 75~250μm이 더 바람직하고, 100~200μm이 더욱 바람직하다. 50μm이상으로 함으로써 메움성을 향상할 수 있다. 300μm이하로 함으로써 전자파 차폐 시트의 핸들링성을 양호한 것으로 할 수 있다. 또한 상기 두께는, 쿠션층(7)이 이형층을 갖는 경우, 이형층을 포함한 값이다.
(도전층)
도전층은, 전자파 차폐층을 형성하기 위한 층이며, 적어도 바인더 수지 및 도전성 필러를 함유한다. 도전층은 열 프레스 후에 전자파 차폐층으로서 기능한다. 상기 도전층은, 두께가 8~70μm이고, 상기 쿠션층과 반대측의 계면에서 두께의 30%까지의 영역에서의 도전성 필러 전유 면적률(A)이 25~55%이며, 상기 쿠션층의 계면에서 두께의 30%까지의 영역에 있어서의 도전성 필러 전유 면적률(B)이 15~40%이며, 또 도전성 필러 전유 면적률(A)이 도전성 필러 전유 면적률(B)보다도 큰 것을 특징으로 한다.
도전층의 두께는, 8~70μm이며, 15~65μm의 범위가 바람직하고, 20~60μm이 보다 바람직하다. 이에 따라, 차폐성, 메움성 및 그라운드 접속성을 효과적으로 발휘하여 전자부품 탑재 기판의 균열을 줄일 수 있다.
도전층 및 상술한 쿠션층의 두께의 측정 방법은, 접촉식의 막 두께 계측기 및 단면 관찰에 의한 계측 등으로 측정할 수 있다.
≪도전성 필러 전유 면적률(A)≫
본 명세서에서의 도전성 필러 전유 면적률(A)이란, 도 4에 나타내는 바와 같이 전자파 차폐 시트를 두께 방향으로 절단한 절단면에 있어서, 쿠션층과 반대측에서 두께의 30%까지의 영역에서의 도전층 중의 도전성 필러의 함유 비율을 나타내는 것이다.
보다 상세하게 설명하면, 전자파 차폐 시트를 크로스섹션 폴리셔(니혼덴시샤 제품, SM-09010)를 이용하여 이온 빔 조사에 의해 절단 가공해서 전자파 차폐 시트의 두께 방향의 절단면을 형성한다.
도전성 필러 전유 면적률(A)은, 후술하는 실시 예에서 설명하는 방법에 의해 구할 수 있다.
이때, 쿠션층과 반대측 계면에서 두께의 30%까지의 영역이란, 전자파 차폐 시트의 두께에 있어서의 쿠션층과 반대측의 도전층의 계면에서 30%까지의 영역이다. 예를 들면 도전층의 두께가 100μm인 경우, 두께 방향의 절단면의, 쿠션층의 반대측의 도전층 계면에서 두께 30μm의 영역을 나타낸다.
도전성 필러 전유 면적률(A)은 25~55%이며, 30~52%의 범위가 바람직하고, 35~48%가 더 바람직하다. 도전성 필러 전유 면적률(A)을 25%이상으로 함으로써, 그라운드 접속성을 향상할 수 있다. 한편, 도전성 필러 전유 면적률(A)을 55%이하로 함으로써 메움성을 향상시킬 수 있다.
≪도전성 필러 전유 면적률(B)≫
본 명세서에서의 도전성 필러 전유 면적률(B)이란, 도 4에 나타내는 바와 같이 전자파 차폐 시트(10)를 두께 방향으로 절단한 절단면에 있어서, 쿠션층 측에서 두께의 30%까지의 영역에 있어서의 도전층(2) 중의 도전성 필러(3)의 함유 비율을 나타내는 것이다.
도전성 필러 전유 면적률(B)은 도전층(2) 절단면의 범위 지정 영역을 쿠션층 측의 30%까지로 하는 이외는, 도전성 필러 전유 면적률(A)과 같은 방법으로 구할 수 있다 .
도전성 필러 전유 면적률(B)은, 15~40%이며, 18~37%의 범위가 바람직하고, 22~34%가 더 바람직하다. 도전성 필러 전유 면적률(B)을 15%이상으로 함으로써 차폐성을 향상하여 기판 균열을 억제할 수 있다. 한편, 도전성 필러 전유 면적률(B)을 40%이하로 함으로써, 쿠션층과의 박리 강도를 높여 쿠션층과의 밀착성을 향상시킬 수 있다.
하기 식(1)로 표시되는 상기 도전성 필러 전유 면적률(A)과 상기 도전성 필러 전유 면적률(B)의 전유 면적률차(差)는 1~31%가 바람직하고, 3~28%가 보다 바람직하고, 8~25%가 한층 더 바람직하다. 상기 범위로 함으로써 차폐성과 그라운드 접속성을 향상시키고, 기판 균열을 더 억제할 수 있다.
식(1)
전유 면적률차(%)=도전성 필러 전유 면적률(A) - 도전성 필러 전유 면적률(B)
도전성 필러 전유 면적률(A)과 도전성 필러 전유 면적률(B) 사이의 영역, 즉 나머지의 40%의 영역에 관해서는 특별히 제한은 없지만, 이들 영역의 도전성 필러 전유 면적률은 (A)와 (B)의 중간 값을 취하는 것이 바람직하다.
전자파 차폐 시트의 도전층은 도전성 필러 전유 면적률(A)이 도전성 필러 전유 면적률(B)보다도 큰 것을 특징으로 한다. 이에 의해, 그라운드 패턴으로의 접속 신뢰성이 향상한다. 한편, 쿠션층과 접하는 면은 상대적으로 바인더 성분이 많아져 쿠션층과의 밀착성이 양호해지고 전자파 차폐 시트를 반송이나 재단할 때에 층간 박리가 일어나기 어려워져 수율이 향상된다.
≪도전층의 제조 방법≫
이러한 도전층은 도 5에 나타내는 바와 같이, 쿠션층(7)과는 반대측에 도전 층(5), 쿠션층 측에 도전층(4)이 되는, 도전성 필러(3)의 함유량이 다른 적어도 2종류의 등방 도전층을 형성하고, 이들을 적층함으로써 형성할 수 있다. 각각의 등방 도전층은 바인더 수지와 도전성 필러를 함유하는 도전성 수지 조성물을 이형성 기재 상에 도공한 뒤, 건조시킴으로써 형성할 수 있고, 도전층 전체로서 등방 도전성이며, 쿠션층(7)과 반대측의 영역에서의 도전성 필러(3)의 함유량이, 쿠션층(7)측의 영역에서의 도전성 필러(3)의 함유량보다 많아져 있으면, 제한되지 않는다.
도전층(2)을, 도전층(5), 도전층(4)의 두 층으로 형성하는 경우, 도전층(2)은, 도전층(5), 도전층(4)의 순서로 적층하고, 도전층(4)은 쿠션층과 적층하므로, 도전층(5)의 도전성 필러의 함유량을 높게 설정한다. 도전층(5)의 도전성 필러의 함유량은 61~78질량%가 바람직하고, 64~76질량%가 더 바람직하다. 도전층(4)의 도전성 필러의 함유량은 51~67질량%가 바람직하고, 53~65질량%가 더 바람직하다.
그리고나서 도전층(4)과 쿠션층을 맞춰 붙여서 전자파 차폐 시트를 형성할 수 있다. 한편, 쿠션층(7) 상에 도전성 수지 조성물을 직접 도공함으로써 도전층(4)을 형성하고, 이형성 기재상의 도전층(5)과 맞춰 붙여서 형성할 수도 있다.
도전층은 공공(空孔)을 갖는 것이 바람직하다. 공공이란, 도전층을 두께 방향으로 절단한 단면 관찰에 있어서, 도전층의 내부에 갖는 공기 집합소, 혹은 복수의 기포이며, 도 15에 일례를 나타낸다. 도 15에 나타내는 바와 같이 공공(9)은 두께 방향으로 절단한 단면에 있어서 도전층의 중앙부에 존재하는 것이 바람직하다. 도전층에 공공을 갖는 것으로, 전자파 차폐 시트의 열 프레스시에, 전자부품에 의한 돌출부로의 프레스의 압력이 적당하게 완화되고 보다 균일하게 전자파 차폐층을 형성할 수 있다. 이에 따라 단차부로의 메움성이 양호해져 그라운드 접속성이 향상한다. 공공은 열 프레스 후, 전자파 차폐층 내에서 소멸해도 잔존해도 좋다.
또한, 상기 공정 외에, 바인더 수지와 도전성 필러 및 용제를 함유한 도전성 수지 조성물을 이형성 기재 상에 도공한 후, 도전성 필러를 침강시켜서 도전성 필러 농도의 농담(濃淡)을 형성한 후에 건조시킴으로써 얻을 수 있다. 도전성 필러의 침강은, 도전성 수지 조성물의 점도, 틱소성 및 침강 시간을 컨트롤함으로써 제어할 수 있다.
그러한 후에 이형성 기재 상의 도전층의 도전성 필러의 농도가 낮은 면과 쿠션층을 맞춰 붙임으로써 전자파 차폐 시트를 형성할 수 있다.
도전성 수지 조성물을 도공하는 방법으로서는, 예를 들면, 그라비아 코팅 방식, 키스 코팅 방식, 다이 코팅 방식, 립 코팅 방식, 컴마 코팅 방식, 블레이드 방식, 롤 코팅 방식, 나이프 코팅 방식, 스프레이 코팅 방식, 바 코팅 방식, 스핀코팅 방식, 딥 코팅 방식을 사용할 수 있다.
≪바인더 수지≫
도전층을 형성하는 바인더 수지에 관해서 설명한다.
바인더 수지로서는, 열경화성 수지를 이용하는 것이 바람직하다. 열경화성 수지는, 경화성 화합물 반응 타입을 사용할 수 있다. 또한, 열경화성 수지가 자기 가교해도 좋다. 열경화성 수지를 사용하는 경우, 경화성 화합물과 반응 가능한 반능성 관능기를 갖는 것이 바람직하다.
열경화성 수지의 적합한 예는, 폴리우레탄 수지, 폴리우레탄우레아 수지, 아크릴계 수지, 폴리에스테르 수지, 폴리아미드 수지, 에폭시계 수지, 폴리스티렌, 폴리카보네이트 수지, 폴리아미드이미드 수지, 폴리에스테르아미드 수지, 폴리에테르에스테르 수지, 및 폴리이미드 수지를 들 수 있다. 열경화성 수지는, 자기 가교 가능한 관능기를 가지고 있어도 좋다. 예를 들면, 리플로우시의 가혹한 조건에서 사용하는 경우의 열경화성 수지로서는, 에폭시계 수지, 에폭시에스테르계 수지, 우레탄계 수지, 우레탄우레아계 수지, 폴리카보네이트계 수지 및 폴리아미드 중 적어도 하나를 포함하는 것이 바람직하다. 또한, 가열 공정에 견딜 수 있는 범위라면, 열경화성 수지와 열가소성 수지를 병용할 수 있다.
열경화성 수지의 반응성 관능기로서는, 카르복실기, 수산기, 에폭시기 등이있다. 카르복실기를 갖는 경우, 열경화성 수지의 산가가, 3~30인 것이 바람직하다. 산가를 상기 범위로 함으로써, 에지부 균열 내성이 향상하는 효과를 얻을 수 있다. 산가의 보다 바람직한 범위는 4-20이며, 더욱 바람직한 범위는 5~10이다.
열경화성 수지의 중량 평균 분자량 Mw는, 20,000~150,000인 것이 바람직하다. 20,000이상으로 함으로써, 내(耐)스크래치성을 효과적으로 높일 수 있다. 또한, 150,000이하로 함으로써 단차 추종성이 향상하는 효과를 얻을 수 있다.
경화성 화합물은, 열경화성 수지의 반응성 관능기와 가교 가능한 관능기를 갖는다. 경화성 화합물은, 에폭시 화합물, 이소시아네이트 화합물, 폴리카르보디이 미드 화합물, 아지리딘 화합물, 산무수물기 함유 화합물, 디시안디아미드 화합물, 방향족 디아민 화합물 등의 아민 화합물, 페놀 노볼락 수지 등의 페놀 화합물, 유기 금속 화합물 등이 바람직하다. 경화성 화합물은 수지여도 좋다. 이 경우, 열경화성 수지와 경화성 화합물의 구별은, 함유량이 많은 쪽을 열경화성 수지로 하고, 함유량이 적은 쪽을 경화성 화합물로서 구별한다.
경화성 화합물의 구조, 분자량은 용도에 따라서 적절히 설계할 수 있다.
경화성 화합물은, 열경화성 수지 100질량부에 대해서 1~70질량부 포함하는 것이 바람직하고, 3~65질량부가 보다 바람직하고, 3~60질량부가 한층 더 바람직하다.
상기 에폭시 화합물은, 에폭시기를 갖고 있으면 특별히 제한은 없지만, 다 관능의 에폭시 화합물인 것이 바람직하다. 열 프레스 등에서 에폭시 화합물의 에폭시기가, 열경화성 수지의 카르복실기나 수산기와 열 가교함으로써 가교 구조를 얻을 수 있다. 에폭시 화합물로서, 상온·상압에서 액상을 나타내는 에폭시 화합물도 적합하다.
바인더 수지로서, 상기 이외에 점착 부여 수지나 열가소성 수지를 이용해도 좋다. 열가소성 수지의 적합한 예는, 폴리올레핀계 수지, 비닐계 수지, 스티렌·아크릴계 수지, 디엔계 수지, 테르펜계 수지, 석유계 수지, 셀룰로오스계 수지, 폴리아미드계 수지, 폴리우레탄계 수지, 폴리에스테르계 수지, 폴리카보네이트계 수지, 불소계 수지를 들 수 있다. 점착 부여 수지로서는, 로진계 수지, 테르펜계 수지, 지환식계 석유 수지, 및 방향족계 석유 수지 등을 예시할 수 있다. 또한, 도전성 폴리머를 이용할 수 있다. 도전성 폴리머로서는, 폴리에틸렌 디옥시티오펜, 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리아닐린을 예시할 수 있다.
≪도전성 필러≫
도전성 필러는, 금속 필러, 도전성 세라믹 필러 및 이들의 혼합물을 예시할 수 있다. 금속 필러는, 금, 은, 구리, 니켈 등의 금속 분말, 납땜 등의 합금 분말, 은 코팅 구리 분말, 금 코팅 구리 분말, 은 코팅 니켈 분말, 금 코팅 니켈 분말의 코어쉘형 필러를 예시할 수 있다. 뛰어난 도전성을 얻는 관점에서, 은을 함유한 도전성 필러가 바람직하다. 비용의 관점에서는, 은 코팅 구리 분말이 특히 바람직하다. 은 코팅 구리 분말에서의 은의 함유량은, 도전성 필러 100질량% 중, 6~20질량%가 바람직하고, 보다 바람직하게는 8~17질량%이며, 한층 더 바람직하게는 10~15질량%이다. 코어쉘형 필러의 경우, 코어부에 대한 코팅층의 피복율은, 표면 전체 100질량% 중 평균으로 60질량% 이상이 바람직하고, 70질량% 이상이 보다 바람직하며, 80질량% 이상이 더욱 바람직하다. 코어부는 비금속도 좋지만, 도전성의 관점에서는 도전성 물질이 바람직하고, 금속 필러가 보다 바람직하다.
도전성 필러의 형상은, 플레이크(비늘조각 형상) 형상이 바람직하다. 또한 플레이크 형상과 다른 형상의 도전성 필러를 병용해도 좋다. 병용하는 도전성 필러의 형상은 특별히 한정되지 않지만, 나뭇가지(덴드라이트) 형상, 섬유 형상, 바늘 형상 또는 구형상의 도전성 필러가 바람직하다. 병용하는 도전성 필러는, 단독 또는 혼합해서 사용된다. 병용하는 경우, 플레이크 형상 도전성 필러 및 나뭇가지 형상 필러의 조합, 플레이크 형상 도전성 필러, 나뭇가지 형상 도전성 필러 및 구형상 도전성 필러의 조합, 플레이크 형상 도전성 필러 및 구상 도전성 필러의 조합을 예시할 수 있다. 이들 중, 전자파 차폐층의 차폐성 및 그라운드 접속성을 높이는 관점에서, 플레이크 형상 도전성 필러 단독 또는 플레이크 형상 도전성 필러와 나뭇가지 형상 도전성 필러의 조합이 보다 바람직하다.
플레이크 형상 도전성 필러의 평균 입자 지름 D50은, 2~100μm가 바람직하고, 2~80μm가 보다 바람직하다. 더욱 바람직하게는 3~50μm이며, 특히 바람직하게는 5~20μm이다. 나뭇가지 형상 도전성 필러의 평균 입자 지름 D50의 바람직한 범위는, 2~100μm가 보다 바람직하고, 2~80μm가 보다 바람직하다. 더욱 바람직하게는 3~50μm이며, 특히 바람직하게는 5~20μm이다.
또한, 도전층을 구성하는 도전성 수지 조성물은, 바인더 수지에 더하여 도전성 필러 이외에, 착색제, 난연제, 무기첨가제, 활제, 블로킹 방지제 등을 포함하고 있어도 좋다.
착색제로서는, 예를 들면, 유기 안료, 카본 블랙, 군청, 벵갈라, 아연화, 산화티탄, 흑연을 들 수 있다. 이 중에서도 흑색계의 착색제를 포함함으로써 차폐층의 인자(印字) 시인성이 향상한다.
난연제로서는, 예를 들면, 할로겐 함유 난연제, 인함유 난연제, 질소 함유 난연제, 무기 난연제를 들 수 있다.
무기 첨가제로서는, 예를 들면, 유리 섬유, 실리카, 탈크, 세라믹을 들 수 있다.
활제로서는, 예를 들면 지방산 에스테르, 탄화수소 수지, 파라핀, 고급 지방산, 지방산 아미드, 지방족 알코올, 금속 비누, 변성 실리콘을 들 수 있다.
블로킹 방지제로서는, 예를 들면, 탄산 칼슘, 실리카, 폴리메틸실세스퀴옥산, 규산 알루미늄염을 들 수 있다.
<전자부품 탑재 기판의 제조 방법>
본 실시 형태에 따른 전자부품 탑재 기판은,
기판에 전자부품을 탑재하는 공정(a)과,
쿠션층 및 도전층의 순으로 적층되어 이루어지는 전자파 차폐 시트를, 전자부품이 탑재된 기판 상에 상기 도전층을 대향 배치하도록 재치하는 공정(b)과,
전자부품의 탑재에 의해 형성된 단차부 및 기판의 노출면에 도전층이 추종하도록, 열 프레스에 의해 접합해서 전자파 차폐층을 얻는 공정(c)과,
쿠션층을 제거하는 공정(d)에 의해 제조할 수 있다.
이하, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 방법의 일 예에 관해서 도 7 내지 도 11을 이용하여 설명한다. 다만, 이에 한정되는 것은 아니다.
「공정(a)」
공정(a)는, 기판에 전자부품을 탑재하는 공정이다.
우선, 기판(20)에 전자부품(30)을 탑재한다. 도 7은, 공정(a)에 의해 얻어지는, 본 실시 형태에 따른 전자부품 탑재 기판의 제조 공정 단계의 기판의 일례이다. 도시된 바와 같이, 기판(20) 위에 반도체 칩(미도시)을 탑재하고, 반도체 칩이 형성되어 있는 기판(20) 위를 봉지 수지에 의해 몰드 성형하고, 전자부품간의 상방에서 기판(20) 내부까지 도달하도록 몰드 수지 및 기판(20)을 다이싱 등에 의해 하프 커팅한다. 미리 하프 커팅된 기판 상에 전자부품(30)을 어레이 형태로 배치하는 방법도 좋다. 또한, 전자부품(30)이란, 도 7의 예에 있어서는 반도체 칩을 몰드 성형한 일체물을 말하고, 절연체에 의해 보호된 전자 소자 전반을 말한다. 하프 커팅은, 기판 내부까지 도달시키는 양태 외에 기판 면까지 컷팅하는 양태가 있다. 또한, 기판 전체를 이 단계에서 커팅해도 좋다. 이 경우에는, 점착 테이프가 있는 기판 상에 기판을 재치해서 위치 어긋남이 생기지 않도록 해두는 것이 바람직하다.
상기 전자부품간의 홈은, 메움성의 불균일을 제거하는 관점에서, 바둑판 형태인 것이 바람직하다. 또한, 상기 홈의 폭(a)에 대해 홈의 깊이(b)는 1~6배의 관계로 하고, 홈의 폭(a)을 50~500μm로 하는 것이 기판 균열을 해소하는 점에서 바람직하다.
몰드 성형하는 경우의 봉지 수지의 재료는 특별히 한정되지 않지만, 열경화성 수지가 통상 사용된다. 봉지 수지의 형성 방법은 특별히 한정되지 않고, 인쇄, 라미네이트, 트랜스퍼 성형, 컴프레션, 주형(注型) 등을 들 수 있다. 몰딩 성형은 임의이며, 전자부품의 탑재 방법도 임의로 변경할 수 있다.
「공정(b)」
공정(b)는, 공정(a) 후, 전자파 차폐 시트를, 전자부품이 탑재된 기판 상에 상기 도전층(2) 측이 대향 배치하도록 재치하는 공정이다.
도 8에 나타내는 바와 같이, 공정(a) 후, 전자파 차폐 시트를 전자부품(30)이 탑재된 기판(20) 상에 설치한다. 전자파 차폐 시트는 기판(20) 및 전자부품 (30)과의 접합 영역에 도전층(2) 측이 대향 배치하도록 재치한다. 적재후, 가첩부(假貼付)해도 좋다.
가첩부란, 전자부품(30)의 적어도 일부의 상면과 접촉하도록 임시 접합하는 것이며, 도전층(2)이 B스테이지에서 피착체에 고정되어 있는 상태를 말한다. 제조 설비 혹은 기판(20)의 사이즈 등에 따라서 기판(20)의 영역마다 복수의 전자파 차폐 시트를 사용하거나 전자부품(30)마다 전자파 차폐 시트를 이용해도 좋지만, 제조 공정의 단순화의 관점에서는 기판(20) 위에 탑재된 복수의 전자부품(30) 전체에 한장의 전자파 차폐 시트를 이용하는 것이 바람직하다.
「공정(c)」
공정(c)는, 공정(b) 후, 전자부품의 탑재에 의해 형성된 단차부 및 기판의 노출면에 도전층이 추종하도록, 열 프레스에 의해 접합해서 전자파 차폐층을 얻는 공정이다.
도 9에 나타내는 바와 같이, 공정(b)에 의해 얻어진 제조 기판을, 한 쌍의 프레스 기판(40) 사이에 끼워 지지하여 열 프레스한다. 도전층은, 쿠션층(7)의 용융에 의한 누름에 의해 제조 기판에 형성된 하프 다이싱 홈(25)을 따르도록 연신되고, 전자부품(30) 및 기판(20)에 추종해서 피복되어, 전자파 차폐층(1)이 형성된다. 프레스 기판(40)을 릴리스함으로써 도 10에 나타내는 바와 같은 제조 기판이 얻어진다.
열 프레스 공정의 압력은, 전자부품(30)의 내구성, 제조 설비 혹은 필요에 따라서 도전층의 피복성을 확보할 수 있는 범위에 있어서 임의로 설정할 수 있다. 압력 범위로서는 한정되지 않지만, 0.5~15.0MPa 정도가 바람직하고, 1~13.0MPa의 범위가 보다 바람직하고, 2~10.0MPa의 범위가 한층 더 바람직하다. 또한, 필요에 따라서 전자파 차폐층 상에 보호층 등을 설치해도 좋다. 가열 프레스 전후의 막 두께의 차이는, 1%이상, 20%미만의 범위가 바람직하고, 2%이상, 15%미만의 범위가 보다 바람직하다. 20%미만으로 함으로써 전자파 차폐층의 균열량을 줄일 수 있다. 1% 이상으로 함으로써 단차 추종성이 양호해진다.
열 프레스 시간은, 전자부품의 내열성, 도전층에 사용하는 바인더 수지, 및 생산 공정 등에 따라서 설정할 수 있다. 열 프레스 시간은 1분~2시간 정도의 범위가 적합하다. 또한 열 프레스 시간은, 1분~1시간 정도가 더 바람직하다. 바인더 수지로서 열경화성 수지를 사용할 경우는, 이 열 프레스에 의해 열경화성 수지의 경화가 완료하는 것이 바람직하지만, 미경화부가 잔존하는 경우는 별도 오븐이나 IR 히터 등에 의한 베이킹 공정을 마련해도 좋다. 다만, 열경화성 수지는, 유동이 가능하면 열 프레스 전에 부분적으로 경화해도 좋고, 혹은 실질적으로 경화가 완료되어 있어도 좋다.
열 프레스 장치는, 누름식 열 프레스 장치, 트랜스퍼 몰드 장치, 컴프레션 몰드 장치, 진공압공 성형 장치 등을 사용할 수 있다.
또한, 도 9에 나타내는 프레스의 방향을 의미하는 화살표는 일례로서, 상하에 한정되는 것은 아니다.
「공정(d)」
공정(d)는, 공정(c) 후, 쿠션층을 제거하는 공정이다.
이어서, 도 11에 나타내는 바와 같이 전자파 차폐층(1)보다 상층에 피복되어 있는 쿠션층(7)을 박리한다. 이에 의해, 전자부품(30)을 피복하는 전자파 차폐층(1)을 갖는 전자부품 탑재 기판(101)을 얻는다(도 1 ,2 참조).
공정(d) 후, 다이싱 블레이드 등을 이용해서, 기판(20)에서의 전자부품 탑재 기판(101)의 개별의 제품 에어리어에 대응하는 위치에서 XY방향으로 전자파 차폐층(1) 측에서 다이싱한다. 이에 의해, 전자부품(30)이 전자파 차폐층(1)으로 피복된 전자부품 탑재 기판이 얻어진다. 전자파 차폐층(1)은, 기판(20)에 형성된 그라운드 패턴(22)과 전자파 차폐층이 전기적으로 접속된 전자부품 탑재 기판이 얻어진다.
또한, 다이싱에 의한 개편화는, 공정(c)에서 얻어진 제조 기판의 기판(20)면 측에서 다이싱해도 좋다. 이 방법은, 전자파 차폐층의 버(burr)를 억제하고, 쿠션층(7)의 박리성을 향상하는 관점에서 바람직하다.
본 실시 형태에 따른 제조 방법에 의하면, 전자파 차폐 시트를 사용해서 공정(a)~공정(d)를 거쳐 전자파 차폐층(1)을 형성함으로써 전자부품(30)의 에지부에서 균열을 억제하고, 홈에 균일하게 메워넣어져 그라운드 접속 신뢰성이 높은 전자파 차폐층(1)을 갖는 전자부품 탑재 기판(101)을 제조할 수 있다. 또한, 요철이 있는 복수의 전자부품을 일괄해서 피복할 수 있어서 생산성이 우수하다. 또한, 부품의 배치 위치나 형상 등에 따르지 않고 전자파 차폐층을 형성할 수 있기 때문에 범용성이 높다. 제조 기판의 사이즈에 따라서 최적의 사이즈로 재단하는 것도 용이하다. 또한, 본 실시 형태에 따른 전자파 차폐 시트를 이용함으로써, 형상 추종성이 우수한 전자파 차폐층(1)을 갖는 전자부품 탑재 기판(101)을 제공할 수 있다.
또한, 전자파 차폐 시트를 기판의 면(面)방향으로 가압해서 압착시키고 있기 때문에, 전자부품의 천면(天面)의 전자파 차폐층의 평활성이 뛰어나다. 따라서, 제품명 혹은 로트 번호를 잉크젯 방식이나 레이저 마킹 방식으로 인쇄했을 때, 문자의 시인성이 향상한 고품질의 전자부품 탑재 기판을 제공할 수 있다. 또한, 열 프레스시의 조건을 제어함으로써 두께를 제어하기 쉬우며 박형화도 용이하고 하는 장점을 갖는다.
<<전자 기기>>
본 실시 형태에 따른 전자부품 탑재 기판은, 예를 들면, 기판(20)의 이면에 형성된 납땜 볼(24) 등을 통해서 실장 기판에 실장할 수 있어 전자 기기에 탑재할 수 있다. 예를 들어, 본 실시 형태에 따른 전자부품 탑재 기판은, PC, 태블릿 단말기, 스마트 폰, 드론 등을 비롯한 각종 전자 기기에 사용할 수 있다.
실시 예
이하, 본 발명을 실시 예에 의해 더욱 상세하게 설명하겠지만, 본 발명은 다음의 실시 예에 한정되는 것은 아니다. 또한, 실시 예 중의 「부」는 「질량부」를, 「%」는 「질량%」를 각각 표시하는 것으로 한다. 또한, 본 발명에 기재된 값은, 아래의 방법으로 구했다.
(1)시험 기판의 제작
유리 에폭시로 이루어진 기판 상에, 몰드 봉지된 전자부품을 어레이 형태로 탑재한 기판을 준비했다. 기판의 두께는 0.3mm이며, 몰드 봉지 두께, 즉 기판 상면에서 몰드 봉지재의 꼭대기면까지의 높이(부품높이) H는 0.7mm이다. 기판의 내부에는 그라운드 패턴이 형성되어 있다. 그 후, 부품끼리의 간극인 홈에 부합하게 하프 다이싱을 행해서 시험 기판을 얻었다(도 12 참조). 하프 커팅 홈 깊이는 0.8mm(기판(20)의 컷팅 홈 깊이는 0.1mm), 하프 커팅 홈 폭은 200μm로 하였다. 하프 커팅에 의해 기판 내부의 그라운드 패턴이 측면 측에서 노출된 상태가 된다.
이하, 실시 예에서 사용한 재료를 나타낸다.
도전성 필러 1 : 「은으로 이루어진 비늘조각 형태 입자, 평균입자 지름 D50=6.0μm, 두께 0.8μm」
바인더 수지 1 : 폴리우레탄계 수지, 산가 10mgKOH/g(토요켐사 제품)
바인더 수지 2 : 폴리카보네이트계 수지, 산가 5mgKOH/g(토요켐사 제품)
경화성 화합물 1 : 에폭시 수지, 「데나콜 EX830」(2관능 에폭시 수지 에폭시 당량=268g/eq) 나가세켐텍스사 제품)
경화성 화합물 2 : 에폭시 수지, 「YX8000」(수첨 비스페놀 에폭시 수지 에폭시 당량=210g/eq) 미츠비시케미컬사 제품
경화성 화합물 3 : 에폭시 수지, 「jER157S70」(비스페놀A 노볼락형 에폭시 수지 에폭시당량=208g/eq) 미츠비시케미컬사 제품
경화 촉진제 : 아지리딘 화합물, 「케미타이토 PZ-33」(니혼쇼쿠바이사 제품)
이형성 기재 : 표면에 실리콘 이형제를 코팅한 두께가 50μm인 PET 필름
쿠션층 : 3층 TPX 「CR1040」(미츠이카가쿠 토세로사 제품)
<평균 입자 지름 D50>
평균 입자 지름 D50는, 레이저 회절·산란법 입도 분포 측정 장치 LS13320(벡크만·쿨터사 제품)를 사용하여, 토네이도 드라이 파우더 샘플 모듈에서, 도전성 필러, 전파 흡수 필러, 또는 무기 필러를 측정해서 얻은 평균 입자 지름 D50의 수치이며, 입자 지름 누적 분포에서의 누적 값이 50%인 입자 지름이다. 분포는 체적 분포, 굴절률의 설정은 1.6으로 하였다. 당해 입자 지름이면 되고, 1차 입자라도 2차 입자라도 좋다.
<도전성 필러의 두께>
전자파 차폐층의 두께를 측정한 절단면 화상을, 전자 현미경으로 1,000배~50,000배 정도로 확대한 화상을 바탕으로, 다른 입자를 약 10~20개를 측정하여 그 평균값을 사용하였다.
<두께 측정>
전자파 차폐층의 두께는, 연마법에 의해 전자부품 탑재 기판의 단면을 내어 레이저 현미경으로 전자부품의 상면 영역에서의 가장 두께가 있는 개소의 막 두께를 측정했다. 다른 전자부품 탑재 기판의 단면내기의 샘플 5개에 대해서 동일하게 측정하고, 그 평균값을 두께로 하였다.
<도전성 필러 전유 면적률(A), (B)의 측정>
도 15를 예로 들어 설명한다. 우선 전자파 차폐 시트를 크로스섹션 폴리셔(일본덴시사 제품, SM-09010)를 이용하여 이온 빔 조사에 의해 절단 가공해서 전자파 차폐 시트의 두께 방향의 절단면을 형성했다. 이어서 얻어진 전자파 차폐 시트의 단면을 백금 증착하여, 전계 방출형 전자 현미경(히타치세이사쿠쇼사 제품, S-4700)을 사용해서 도 15의 확대 화상을 관찰했다. 관찰 조건은, 가속 전압:5kV, 에미션 전류:8mA, 배율:1300배로 하였다.
얻어진 확대 화상에 관해서 프리소프트의 「GIMP2.8. 18」을 사용해서 데이터를 읽어 들여, 도 15에 나타내는 바와 같이, 임계값을 자동 조정해서 도전성 필러를 흰색, 도전성 필러 이외의 성분을 검정으로 변환하였다. 그 후, 도전층의 쿠션층의 반대측에서 두께 30%까지의 영역을 범위 지정하여 히스토그램으로 흰색영역(0~254)을 선택함으로써 흰색의 픽셀 수의 퍼센테이지, 즉 도전층의 두께 30%까지의 영역의 단면적을 100%로 했을 때의 도전성 필러의 성분이 차지하는 면적률을 구했다. 그리고, 각각 다른 5 샘플을 평가하여 평균 값을 산출함으로써, 도전성 필러 전유 면적률(A)을 구했다. 도전성 필러 전유 면적률(B)도 쿠션층 측의 도전층의 단면 범위를 선택한 이외는 도전성 필러 전유 면적률(A)과 같은 방법으로 측정했다.
<산가의 측정>
공전 삼각 플라스크 중에 열경화성 수지를 약 1g 정밀하게 달아서, 톨루엔/에탄올(용량비:톨루엔/에탄올=2/1) 혼합액 50mL를 더해서 용해한다. 여기에, 페놀프탈레인 시액을 지시약으로서 더하여 30초간 유지한다. 그 후, 용액이 담홍색을 띨 때까지 0.1mol/L 알코올성 수산화 칼륨 용액으로 적정(滴定)한다. 산가는 다음 식에 의해 구하였다. 산가는 수지의 건조 상태의 수치로 하였다.
산가(mgKOH/g) = (a × F × 56.1 × 0.1) / S
S : 시료의 채취량 × (시료의 고형분/100)(g)
a : 0.1mol/L 알코올성 수산화 칼륨 용액의 적정량(mL)
F : 0.1mol/L 알코올성 수산화 칼륨 용액의 역가
<중량 평균 분자량(Mw)의 측정>
중량 평균 분자량(Mw)의 측정은 토소사 제품 GPC(겔 투과 크로마토그래피) 「HPC-8020」을 이용하였다. GPC는 용매(THF; 테트라히드로푸란)에 용해한 물질을 그 분자 사이즈의 차이에 의해 분리 정량하는 액체 크로마토그래피이다. 측정은, 컬럼으로 「LF-604」(쇼와덴코사 제품:신속분석용 GPC컬럼:6mmID×150mm 사이즈)를 직렬로 2개 접속해서 이용하고, 유량 0.6mL/min, 컬럼 온도 40℃의 조건에서 수행하고, 중량 평균 분자량(Mw)의 결정은 폴리스티렌 환산으로 행하였다.
<박리 강도의 측정>
얻어진 전자파 차폐 시트를 폭 25mm·길이 70mm로 준비하여 시료로 만들었다. 시료로부터 도전층의 이형성 기재를 떼어 도전층에 점착 테이프(25μm의 PET필름에 25μm의 아크릴계 점착제가 도포된 점착 테이프(토요켐사 제품 「LE301-25K」))를 맞춰 붙였다. 이어서, 이 적층체를 인장 시험기(시마즈제작소사 제품)를 사용해서 23℃ 50% RH의 분위기하, 박리속도 50mm/min, 박리각도 180°로, 쿠션층에서 도전층과 점착 테이프를 박리함으로써 박리 강도를 측정했다.
[실시 예 1]
바인더 수지 1(고형분) 50부와, 바인더 수지 2(고형분) 50부와, 경화성 화합물 1을 10부와, 경화성 화합물 2를 20부와, 경화성 화합물 3을 10부와, 경화 촉진제를 1부와, 도전성 필러 1을 149부를, 용기에 준비하여, 불휘발분 농도가 45질량%가 되도록 톨루엔:이소프로필알코올(질량비 2:1)의 혼합 용제를 더하여 디스퍼로 10분 교반해서 도전성 수지 조성물을 얻었다. 이 도전성 수지 조성물을 건조 두께가 25μm가 되도록 닥터블레이드를 사용해서 이형성 기재에 도공했다. 그리고, 100℃에서 2분간 건조함으로써 이형성 기재와 도전층(4)(도전층 b)이 적층된 시트 B를 얻었다.
별도, 바인더 수지 1(고형분) 50부와, 바인더 수지 2(고형분) 50부와, 경화성 화합물 1을 10부와, 경화성 화합물 2를 20부와, 경화성 화합물 3을 10부와, 경화 촉진제를 1부와, 도전성 필러 1을 376부를 용기에 준비하여, 불휘발분 농도가 45질량%가 되도록 톨루엔:이소프로필알코올(질량비 2:1)의 혼합 용제를 더하여 디스퍼로 10분 교반해서 도전성 수지 조성물을 얻었다. 이 도전성 수지 조성물을 건조 두께가 25μm가 되도록 닥터 블레이드를 사용해서 이형성 기재에 도공하였다. 그리고 100℃에서 2분간 건조함으로써 이형성 기재와 도전층(5)(도전층 a)가 적층 된 시트 A를 얻었다.
시트 B 및 시트 A를 열 롤 라미네이터에 의해 도전층(4)와 도전층(5)를 맞춰 붙였다. 이어서 시트 B의 이형성 기재를 떼어서 쿠션층의 한면에, 열 롤 라미네이터에 의해 시트 B를 맞춰 붙여서 쿠션층/도전층(4)/도전층(5)/이형성 기재의 순으로 적층해서 이루는 전자파 차폐 시트를 얻었다. 맞춰 붙인 조건은, 70℃, 3kgf/㎠로 하였다.
얻어진 전자파 차폐 시트를 10cm×10cm로 잘라 이형성 기재를 박리해서 도전층(5)을 전술한 시험 기판에 올렸다. 그 후, 전자파 차폐 시트의 쿠션층의 위쪽에서 기판면에 대해 5MPa, 160℃의 조건에서 20분 열 프레스 했다. 열 프레스 후, 냉각하여 쿠션층을 박리함으로써 전자파 차폐층이 형성된 전자부품 탑재 기판을 얻었다.
[실시 예 2~22, 비교 예 1~3]
각층의 두께와 제 물성, 각 성분과 그 배합량(질량부), 시험 기판의 전자부품의 홈 폭, 홈 깊이를, 표 1-3에 나타내는 바와 같이 변경한 이외에는, 실시 예 1과 동일하게 해서 전자부품 탑재 기판을 제작하였다. 표 1-3에 나타내는 바인더 수지 및 경화성 화합물의 배합량은 고형분 질량이다.
[실시 예 23]
시트 B 및 시트 A를 맞춰 붙인 조건을 진공중, 90℃, 3kgf/㎠으로 한 것 이외에는, 실시 예 1과 동일하게 전자파 차폐 시트를 제작하여 전자부품 탑재 기판을 얻었다.
상기 실시 예 및 비교 예에 관해서, 다음의 측정 방법 및 평가 기준에서 평가했다.
<쿠션 밀착성 평가>
얻어진 전자파 차폐 시트를 폭 10mm·길이 10mm로 잘라 시료로 만들었다. 시료 20개를 90mL 마요네즈 병(직경 45mm 높이 80mm의 원기둥형상의 뚜껑이 있는 유리 병)에 넣은 후, 뚜껑을 덮었다. 그리고 마요네즈 병을 페인트 컨디셔너에 셋팅해서 30분 교반하였다. 그 후 시료의 쿠션층과 도전층의 층간 박리를 육안으로 확인하여, 쿠션층의 밀착성을 평가했다.
+++ : 모든 시료에서 박리 없음. 매우 좋은 결과이다.
++ : 모든 시료에서 박리는 없지만, 단부에 들뜸이 발생된다. 좋은 결과이다.
+ : 박리된 시료가 5개 미만. 실용상 문제 없다.
NG : 박리된 시료가 5이상. 실용 불가.
<차폐성 평가>
얻어진 전자파 차폐 시트를 세로 50mm·가로 50mm의 크기로 준비하여 시료로 만들었다. 상기 시료를 150℃, 2MPa의 조건에서 30분간 열 압착을 행하여 경화시켰다. 이어서 도전층의 박리성 시트를 떼어 도전층의 표면 저항값을 미츠비시 카가쿠 애너리택사 제품의 「로레스타 GP」의 4탐침 프로브를 사용하여 측정하였다. 평가 기준은 다음과 같다.
+++ : 0.2[Ω/□]미만. 매우 좋은 결과이다.
++ : 0.2[Ω/□]이상, 0.6[Ω/□]미만. 좋은 결과이다.
+ : 0.6[Ω/□]이상, 1.2[Ω/□]미만. 실용상 문제 없다.
NG : 1.2[Ω/□]이상. 실용 불가.
<그라운드 접속성 평가>
얻어진 부품 탑재 기판을, 도 13의 단면도에 나타내는 저부의 그라운드 단자 a-b간의 접속 저항값을 HIOKI사 제품 RM3544와 핀형 리드 프로브를 이용해서 측정함으로써 그라운드 접속성을 평가하였다. 즉 측면 측에 노출된 그라운드 패턴에 전자파 차폐층이 어스 컨택트되어 있는지 여부를 확인하였다.
평가 기준은 아래와 같다.
+++ : 접속 저항값이 200mΩ 미만. 매우 좋은 결과이다.
++ : 접속 저항값이 200mΩ 이상, 500mΩ 미만. 좋은 결과이다.
+ : 접속 저항값이 500mΩ 이상, 1000mΩ 미만. 실용상 문제 없다.
NG : 접속 저항값이 1000mΩ 이상. 실용 불가.
<기판 균열 평가>
도 13에 나타내는 전자부품 탑재 기판의 홈부의 이면에 해당하는 부분의 균열을 레이저 현미경에 의해 관찰하여 평가했다. 관찰은 다른 홈 20개소를 평가했다. 평가 기준은 다음과 같다.
+++ : 균열 없음. 매우 좋은 결과이다.
++ : 균열의 발생 개소가 5미만. 좋은 결과이다.
+ : 균열의 발생 개소가 5이상, 10미만. 실용상 문제 없다.
NG : 균열의 발생 개소가 10이상. 실용 불가.
실시 예 및 비교 예에 따른 전자부품 탑재 기판 및 전자파 차폐 시트의 평가 결과를 표 1~3에 나타낸다.
[표 1]
Figure 112021028178250-pct00001
[표 2]
Figure 112021028178250-pct00002
[표 3]
Figure 112021028178250-pct00003
이 출원은, 2018년 10월 3일에 출원된 일본출원 제2018-188338호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 포함한다.
1; 전자파 차폐층
2; 도전층
3; 도전성 필러
4; 도전층
5; 도전층
6; 쿠션성의 부재
7; 쿠션층
8; 이형층
9; 공공(空孔)
10; 전자파 차폐 시트
20; 기판
21; 배선 또는 전극
22; 그라운드 패턴
23; 이너 비아
24; 납땜 볼
25; 하프 다이싱 홈
30; 전자부품
31; 반도체 칩
32; 봉지(封止) 수지
33; 본딩 와이어
40; 프레스 기판
101~102; 전자부품 탑재 기판

Claims (6)

  1. 기판과,
    상기 기판의 적어도 한쪽의 면에 탑재된 전자부품과,
    상기 전자부품의 탑재에 의해 형성된 단차부(段差部) 및 상기 기판의 노출면의 적어도 일부를 피복하는 전자파 차폐층을,
    구비한 전자부품 탑재 기판을 구성하는 상기 전자파 차폐층을 형성하기 위해 사용되는 전자파 차폐 시트로서,
    상기 전자파 차폐 시트는 쿠션층과 도전층을 갖는 적층체이며,
    상기 도전층은,
    바인더 수지 및 도전성 필러를 포함한 등방(等方) 도전층이며,
    두께가 8~70μm이고,
    상기 쿠션층과 반대측의 영역에서의 상기 도전성 필러의 함유량은,
    상기 쿠션층 측의 영역에 있어서의 상기 도전성 필러의 함유량보다도 많은 것을 특징으로 하는 전자파 차폐 시트.
  2. 제1항에 있어서,
    상기 도전층은, 상기 도전성 필러의 함유량이 다른 2층 이상의 등방 도전층의 적층체인 전자파 차폐 시트.
  3. 제1항에 있어서,
    상기 도전층은, 두께 방향에 대한 절단면에 있어서,
    상기 쿠션층과 반대측에서, 두께의 30%까지의 영역에 있어서의 상기 도전성 필러의 도전성 필러 전유(專有) 면적률(A)이 25~55%이며,
    상기 쿠션층 측에서, 두께의 30%까지의 영역에 있어서의 상기 도전성 필러의 도전성 필러 전유 면적률(B)이 15~40%이며,
    또, 상기 도전성 필러 전유 면적률(A)이 상기 도전성 필러 전유 면적률(B)보다도 큰 전자파 차폐 시트.
  4. 제3항에 있어서,
    하기 식(1)로 나타내어지는 상기 도전성 필러 전유 면적률(A)과 상기 도전성 필러 전유 면적률(B)의 전유 면적률차(差)가 1~31%인, 전자파 차폐시트:
    식(1)
    전유 면적률차(%)=도전성 필러 전유 면적률(A)-도전성 필러 전유 면적률(B)
  5. 제1항에 있어서,
    상기 도전층은, 공공(空孔)을 갖는 전자파 차폐 시트.
  6. 기판과,
    상기 기판의 적어도 한쪽의 면에 탑재된 전자부품과,
    제1항 내지 제5항 중 어느 한 항에 기재된 전자파 차폐 시트에 의해 형성되는 전자파 차폐층을 갖고,
    상기 전자파 차폐층이, 상기 전자부품의 탑재에 의해 형성된 단차부 및 상기 기판의 노출면의 적어도 일부를 피복해서 이루어지는, 전자부품 탑재 기판.
KR1020217007272A 2018-10-03 2019-10-01 전자파 차폐 시트 및 전자부품 탑재 기판 KR102477543B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-188338 2018-10-03
JP2018188338A JP6497477B1 (ja) 2018-10-03 2018-10-03 電磁波シールドシート、および電子部品搭載基板
PCT/JP2019/038726 WO2020071356A1 (ja) 2018-10-03 2019-10-01 電磁波シールドシート、および電子部品搭載基板

Publications (2)

Publication Number Publication Date
KR20210066802A KR20210066802A (ko) 2021-06-07
KR102477543B1 true KR102477543B1 (ko) 2022-12-15

Family

ID=66092593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007272A KR102477543B1 (ko) 2018-10-03 2019-10-01 전자파 차폐 시트 및 전자부품 탑재 기판

Country Status (6)

Country Link
US (1) US11172599B2 (ko)
JP (1) JP6497477B1 (ko)
KR (1) KR102477543B1 (ko)
CN (1) CN112772011B (ko)
TW (1) TWI802757B (ko)
WO (1) WO2020071356A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7236326B2 (ja) * 2019-05-30 2023-03-09 東洋紡株式会社 電子部品の封止体、及び電子部品の封止体の製造方法
KR102447684B1 (ko) * 2019-06-27 2022-09-27 주식회사 노바텍 단독 자석 부품을 포함하는 회로기판 및 smt 장비를 이용한 자석 장착 방법
KR20220005922A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129498A (ja) 2017-02-10 2018-08-16 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258513A (ja) * 1985-09-06 1987-03-14 住友ベークライト株式会社 導電性複合プラスチツクフイルム
JPH01258496A (ja) * 1988-04-08 1989-10-16 Kawasaki Heavy Ind Ltd 電波吸収体
US6936763B2 (en) * 2002-06-28 2005-08-30 Freescale Semiconductor, Inc. Magnetic shielding for electronic circuits which include magnetic materials
JP2006307209A (ja) * 2005-03-31 2006-11-09 Nitta Ind Corp シート体、積層体、シート体が装着された製品およびシート体の製造方法
JP5182863B2 (ja) * 2008-02-08 2013-04-17 公益財団法人新産業創造研究機構 電波吸収体とその製造方法
JP5712095B2 (ja) * 2011-09-16 2015-05-07 藤森工業株式会社 Ｆｐｃ用電磁波シールド材
JP6225437B2 (ja) * 2012-08-16 2017-11-08 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
KR102224971B1 (ko) * 2012-11-30 2021-03-08 린텍 가부시키가이샤 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법
WO2014137151A1 (ko) * 2013-03-05 2014-09-12 주식회사 아모센스 자기장 및 전자파 차폐용 복합시트 및 이를 구비하는 안테나 모듈
WO2015083491A1 (ja) * 2013-12-03 2015-06-11 東洋インキＳｃホールディングス株式会社 電子素子およびシート材
WO2015129546A1 (ja) * 2014-02-25 2015-09-03 住友ベークライト株式会社 電磁波シールドフィルム、フレキシブルプリント基板、電子部品搭載基板、及び電子部品の被覆方法
CN106465568B (zh) * 2014-06-02 2019-01-01 大自达电线股份有限公司 导电性接合膜、印刷布线板及电子设备
JP6184025B2 (ja) * 2014-09-04 2017-08-23 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きフレキシブルプリント配線板の製造方法
JP5861790B1 (ja) * 2015-02-25 2016-02-16 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、電磁波シールド性配線回路基板および電子機器
JP5854248B1 (ja) * 2015-05-27 2016-02-09 東洋インキＳｃホールディングス株式会社 導電性接着剤、ならびにそれを用いた導電性接着シートおよび電磁波シールドシート
JP2017045946A (ja) * 2015-08-28 2017-03-02 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品搭載基板
KR101884052B1 (ko) 2015-12-21 2018-07-31 주식회사 두산 전자파 차폐 필름 및 이의 제조방법
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP2017228598A (ja) * 2016-06-20 2017-12-28 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品搭載基板
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
US10388611B2 (en) * 2017-03-13 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming magnetic field shielding with ferromagnetic material
KR102197471B1 (ko) * 2017-12-18 2021-01-04 주식회사 잉크테크 전자파 차폐필름, 인쇄회로기판 제조방법 및 전자파 차폐필름 제조방법
JP6504302B1 (ja) * 2018-06-12 2019-04-24 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、部品搭載基板、および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129498A (ja) 2017-02-10 2018-08-16 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器

Also Published As

Publication number Publication date
US20210251111A1 (en) 2021-08-12
US11172599B2 (en) 2021-11-09
TW202031117A (zh) 2020-08-16
CN112772011A (zh) 2021-05-07
JP2020057711A (ja) 2020-04-09
JP6497477B1 (ja) 2019-04-10
TWI802757B (zh) 2023-05-21
KR20210066802A (ko) 2021-06-07
WO2020071356A1 (ja) 2020-04-09
CN112772011B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
KR102477543B1 (ko) 전자파 차폐 시트 및 전자부품 탑재 기판
TWI807011B (zh) 電磁波屏蔽片
JP6388064B2 (ja) 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器
KR20090069315A (ko) 복합형 반도체 장치용 스페이서 시트, 그것을 이용한 반도체 패키지 및 복합형 반도체 장치의 제조 방법, 및 복합형 반도체 장치
CN105407693B (zh) 电磁波屏蔽膜及带有其的挠性印刷配线板的制造方法
JP6468389B1 (ja) 積層体、部品搭載基板、および部品搭載基板の製造方法
WO2020129985A1 (ja) 電子部品搭載基板および電子機器
JP2018006536A (ja) 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器
JP6607331B1 (ja) 電子部品搭載基板および電子機器
JP6690752B1 (ja) 電子部品搭載基板および電子機器
JP6183568B1 (ja) 部品搭載基板の製造方法
JP2020057759A (ja) 電磁波シールドシート、および電子部品搭載基板
TW201841559A (zh) 構件搭載基板、構件搭載基板的製造方法、積層體、電磁波遮蔽板以及電子機器
JP2022040177A (ja) 電子部品搭載基板および電子機器
JP7099365B2 (ja) 電磁波シールドシート、部品搭載基板、および電子機器
JP6451801B1 (ja) 電磁波シールド電子機器の製造方法、および前記電磁波シールド電子機器の製造方法に用いられる電磁波シールドフィルム
JP2018129495A (ja) 部品搭載基板の製造方法
JP7347184B2 (ja) 電子部品搭載基板、及びこれを用いた電子機器
JP2021086912A (ja) 電子部品搭載基板および電子機器
CN105379431A (zh) 电子部件以及电子部件的制造方法
JP2020169278A (ja) 加工用粘着テープ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right