CN221080016U - 集成电路封装产品 - Google Patents

Abstract

本申请提出一种集成电路封装产品。所述集成电路封装产品包括基板、塑封体以及屏蔽层。所述基板包括阶梯结构。所述阶梯结构包括第一侧表面、阶梯面和第二侧表面。所述阶梯面连接于所述第一侧表面和所述第二侧表面之间。所述塑封体覆盖所述基板上方并与所述第一侧表面相邻。所述屏蔽层覆盖所述塑封体、所述第一侧表面和所述阶梯面。所述屏蔽层和所述基板中的接地引脚电性连接。

Description

集成电路封装产品

技术领域

本申请是有关于一种半导体领域，详细来说，是有关于一种集成电路封装产品。

背景技术

现有技术中，当集成电路产品完成封装后需要在产品外部通过溅镀或涂镀方式设置一层接地金属屏蔽层以屏蔽电磁干扰。然而目前的工艺多半是将单颗的集成电路产品以人工的方式放置粘贴在胶带上，并对集成电路产品进行溅镀或涂镀金属来形成接地金属屏蔽层。然而，此种做法将大量消耗胶带的使用，造成成本上升，并且以人工的方式放置产品的效率低下。另外，在溅镀或涂镀金属时，金属容易溢镀到基板下表面，进而增加电路短路的风险。另外，当溅镀或涂镀完成后将产品从胶带上取下时，部分金属屏蔽层容易断裂并粘贴在基板下表面造成电路短路的风险。

实用新型内容

有鉴于此，本申请提出一种集成电路封装产品来解决上述问题。

依据本申请的一实施例，提出一种集成电路封装产品。所述集成电路封装产品包括基板、塑封体以及屏蔽层。所述基板包括阶梯结构。所述阶梯结构包括第一侧表面、阶梯面和第二侧表面。所述阶梯面连接于所述第一侧表面和所述第二侧表面之间。所述塑封体覆盖所述基板上方并与所述第一侧表面相邻。所述屏蔽层覆盖所述塑封体、所述第一侧表面和所述阶梯面。所述屏蔽层和所述基板中的接地引脚电性连接。

依据本申请的一实施例，所述接地引脚的第一导电层从所述第一侧表面向内延伸。

依据本申请的一实施例，所述屏蔽层连接所述接地引脚的第一导电层。

依据本申请的一实施例，所述接地引脚的第二导电层暴露于所述第二侧表面。

依据本申请的一实施例，所述接地引脚的第三导电层暴露于所述基板的下表面。

本申请提出的集成电路封装产品，通过先将基板切割一半以在切割槽的侧壁中暴露接地引脚的至少一层导电层，使得后续进行溅镀屏蔽层时，屏蔽层能够涂布于切割槽的侧壁以与接地引脚进行电性连接来实现屏蔽层的接地，进而实现接地屏蔽层的工艺。与先前技术相比，此种工艺避免了耗材(如胶带)的使用，降低了成本，同时避免了产品从胶带撕下时，会有部分金属屏蔽层断裂并粘贴在基板下表面造成电路短路的风险。另外，此种工艺也避免了溅镀或涂镀屏蔽层时，金属屏蔽层通过基板和胶带间的空隙溢镀到基板下表面，进而增加电路短路的风险。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1A至图1F演示依据本申请一实施例的集成电路封装产品的封装流程图。

图2演示依据本申请一实施例的集成电路封装方法的流程步骤图。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

图1A至图1F演示依据本申请一实施例的集成电路封装产品100的封装流程图。如图1A所示，提供一个经封装的基板10。在某些实施例中，基板10上设置有多个集成电路产品，例如图中相连的集成电路产品X1和集成电路产品X2。在集成电路产品X1和集成电路产品X2之间设置有切割线T1，以便后续执行切割作业将集成电路产品X1和集成电路产品X2分离成单颗产品。在某些实施例中，塑封体11将设置于基板10之上的电子元器件(例如但不限于芯片12和13)封装于其中。在某些实施例中，塑封体11可以是一种环氧树脂。

在某些实施例中，基板10包括集成电路产品X1和集成电路产品X2的接地引脚14，其中接地引脚14可以但不限于和基板10之上的电子元器件(例如但不限于芯片12和13)电性连接。在某些实施例中，接地引脚14由上至下可以包括第一导电层141、第二导电层142以及第三导电层143。

如图1B所示，通过切割工具K1沿集成电路产品X1和集成电路产品X2之间的切割线T1进行切割作业。当切割工具K1切割基板10到一半时，具体地，切割到接地引脚14时，停止切割作业。在图1B的实施例中，切割工具K1切割到接地引脚14的第一导电层141的水平位置时停止切割作业。然而，在其他实施例中，也可以在切割到接地引脚14的第二导电层142的水平位置时停止切割作业。

如图1C所示，停止切割作业后，集成电路产品X1和集成电路产品X2之间形成切割槽C1，其中切割槽C1的侧壁暴露接地引脚14。在图1B的步骤中，切割工具K1切割到接地引脚14的第一导电层141的水平位置时停止切割作业，因此，切割槽C1的侧壁暴露接地引脚14的第一导电层141。若是在图1B的步骤中，切割工具K1切割到接地引脚14的第二导电层142的水平位置时停止切割作业，则切割槽C1的侧壁暴露接地引脚14的第一导电层141和第二导电层141。

在本申请中，并不限定切割工具K1(即切割槽C1)的宽度，只要切割槽C1的足以暴露接地引脚14(第一导电层141或第二导电层142)即可。在某些实施例中，切割工具K1(即切割槽C1)的宽度大于0.25毫米，优选地，切割工具K1(即切割槽C1)的宽度是0.3毫米。

如图1D所示，在经切割的基板10上设置屏蔽层15，其中屏蔽层15覆盖塑封体11的表面以及切割槽C1的侧壁和底部。换言之，屏蔽层15覆盖暴露于切割槽C1的侧壁的接地引脚14，进而与接地引脚14形成电性连接。在某些实施例中，可以通过溅镀或涂镀的方式在经切割的基板10上设置屏蔽层15。在某些实施例中，屏蔽层15可以包括三层涂层，其中内涂层作为附着层，中间层可以是屏蔽电磁干扰的铜层，外涂层作为防止铜层氧化的保护层。

在某些实施例中，屏蔽层15位于塑封体11的表面的部分的厚度大于位于切割槽C1的侧壁的部分的厚度。在某些实施例中，屏蔽层15的内涂层在塑封体11的表面上的厚度大于0.02微米，在切割槽C1的侧壁的厚度大于0.01微米。在某些实施例中，屏蔽层15的中间层在塑封体11的表面上的厚度大于2微米，在切割槽C1的侧壁的厚度大于0.5微米。在某些实施例中，屏蔽层15的外涂层在塑封体11的表面上的厚度大于0.2微米，在切割槽C1的侧壁的厚度大于0.05微米。

如图1E所示，通过切割工具K2继续在切割槽C1中沿切割线T1进行切割，以分割集成电路产品X1和集成电路产品X2。在某些实施例中，为了避免破坏屏蔽层15在切割槽C1的侧壁的部分，切割工具K2的宽度小于切割工具K1的宽度。在某些实施例中，切割工具K2的宽度小于0.2毫米。

最后，如图1F所示，切割完后得到多个分割的集成电路封装产品100。由于切割工具K2的宽度小于切割工具K1的宽度，因此，集成电路封装产品100的基板10会呈现阶梯结构，其中阶梯结构包括第一侧表面S1、阶梯面S2和第二侧表面S3。第一侧表面S1是与塑封体11相邻并垂直延伸的表面，阶梯面S2是连接于第一侧表面S1和第二侧表面S3之间并水平延伸的表面，第二侧表面S3是与基板10的下表面S4相邻并垂直延伸的表面。

由于图1B实施例中切割工具K1切割到第一导电层141即停止切割作业，因此，第一导电层141的一端会暴露在第一侧表面S1外并向内延伸，同时，屏蔽层15覆盖第一导电层141的一端并与第一导电层141连接。若切割工具K1切割到第二导电层142才停止切割作业，则第一导电层141和第二导电层142的一端都会暴露在第一侧表面S1外并向内延伸，如此一来，屏蔽层15会同时覆盖第一导电层141和第二导电层142的一端并与第一导电层141和第二导电层142连接。

在某些实施例中，切割工具K1切割到第一导电层141即停止切割作业，后续使用切割工具K2进行切割以将集成电路产品X1和集成电路产品X2分割后，第二导电层142的一端会暴露于第二侧表面S3外。然而，此并非本申请的一限制，在其他实施例中，可以对第二导电层142的布局进行设计，使得后续使用切割工具K2进行切割以将集成电路产品X1和集成电路产品X2分割后，第二导电层142的一端不会暴露于第二侧表面S3外，避免第二导电层142因为没有被屏蔽层15覆盖而增加短路或氧化的风险。

在某些实施例中，阶梯面S2的宽度是切割工具K2的宽度和切割工具K1的宽度的差值的一半。在某些实施例中，第三导电层143暴露于基板10的下表面S4之外以与电路进行连接。

本申请提出的集成电路封装产品100通过先将基板10切割一半以在切割槽C1的侧壁中暴露接地引脚14的至少一层导电层，使得后续进行溅镀/涂镀屏蔽层15时，屏蔽层15能够涂布于切割槽C1的侧壁以与接地引脚14进行电性连接，来实现屏蔽层15的接地，进而实现接地屏蔽层的工艺。与先前技术相比，此种工艺避免了耗材(如胶带)的使用，降低了成本，同时避免了产品从胶带撕下时，会有部分金属屏蔽层断裂并粘贴在基板下表面造成电路短路的风险。另外，此种工艺也避免了溅镀或涂镀屏蔽层时，金属屏蔽层通过基板和胶带间的空隙溢镀到基板下表面，进而增加电路短路的风险。

需说明的是，本申请并不限定接地引脚14在基板10内的导电层数，换言之，接地引脚14可以包括多于或少于三层的导电层。本领域技术人员应能理解，只要在切割工具K1进行完切割作业后，接地引脚14中至少有一层导电层暴露于切割槽C1的侧壁，以便后续溅镀或涂镀屏蔽层15时，屏蔽层15能与接地引脚14电性连接即可。

图2演示依据本申请一实施例的集成电路封装方法2的流程步骤图。倘若大致上可以得到相同的结果，本申请并不限定完全依照图2所示的步骤流程执行。在某些实施例中，集成电路封装方法2可以大致归纳如下：

步骤21：沿经封装的基板上的两个集成电路产品之间的切割线进行切割作业；

步骤22：切割到位于基板中的两个集成电路产品的接地引脚时停止切割作业；

步骤23：在经切割的基板上设置覆盖接地引脚的屏蔽层；以及

步骤24：切割设置有所述屏蔽层的所述基板以分离所述两个集成电路产品。

在某些实施例中，步骤22可以切割到接地引脚的第一层导电层或第二层导电层的水平位置时停止所述切割作业。在某些实施例中，步骤23可以对经切割的基板进行溅镀或涂镀以在切割槽中形成覆盖接地引脚的屏蔽层。本领域技术人员在阅读完图1A至图1F的实施例后，应能轻易理解集成电路封装方法2的实施方法，因此，关于集成电路封装方法2详细说明在此省略。

如本文中所使用，术语“近似地”、“基本上”、“基本”及“约”用于描述并考虑小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用，术语“约”大体上意味着在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定，否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面，例如，沿着同一平面定位的在10μm内、5μm内、1μm内或0.5μm内。当参考“基本上”相同的数值或特性时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。

如本文中所使用，术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“基本上”或“约”相同。举例来说，“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。

举例来说，如果两个表面之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么两个表面可以被认为是共面的或基本上共面的。如果表面相对于平面在表面上的任何两个点之间的位移等于或小于5μm、等于或小于2μm、等于或小于1μm或等于或小于0.5μm，那么可以认为表面是平面的或基本上平面的。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

如本文中所使用，为易于描述可在本文中使用空间相对术语例如“下面”、“下方”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等描述如图中所说明的一个组件或特征与另一组件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。应理解，当一组件被称为“连接到”或“耦合到”另一组件时，其可直接连接或耦合到所述另一组件，或可存在中间组件。

前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。这些等效构造不脱离本公开的精神和范围并且可在不脱离本公开的精神和范围的情况下作出不同变化、替代和改变。

Claims (5)

1.一种集成电路封装产品，其特征在于，包括：

基板，包括阶梯结构，所述阶梯结构包括第一侧表面、阶梯面和第二侧表面，所述阶梯面连接于所述第一侧表面和所述第二侧表面之间；

塑封体，覆盖所述基板上方并与所述第一侧表面相邻；以及

屏蔽层，覆盖所述塑封体、所述第一侧表面和所述阶梯面；

其中所述屏蔽层和所述基板中的接地引脚电性连接。

2.根据权利要求1所述的集成电路封装产品，其特征在于，所述接地引脚的第一导电层从所述第一侧表面向内延伸。

3.根据权利要求2所述的集成电路封装产品，其特征在于，所述屏蔽层连接所述接地引脚的第一导电层。

4.根据权利要求3所述的集成电路封装产品，其特征在于，所述接地引脚的第二导电层暴露于所述第二侧表面。

5.根据权利要求3所述的集成电路封装产品，其特征在于，所述接地引脚的第三导电层暴露于所述基板的下表面。