CN110730573A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN110730573A
CN110730573A CN201810787130.2A CN201810787130A CN110730573A CN 110730573 A CN110730573 A CN 110730573A CN 201810787130 A CN201810787130 A CN 201810787130A CN 110730573 A CN110730573 A CN 110730573A
Authority
CN
China
Prior art keywords
circuit board
insulating substrate
hole
layer
metal conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810787130.2A
Other languages
English (en)
Inventor
孙奇
吕政明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianding (wuxi) Electronics Co Ltd
Original Assignee
Jianding (wuxi) Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jianding (wuxi) Electronics Co Ltd filed Critical Jianding (wuxi) Electronics Co Ltd
Priority to CN202310567500.2A priority Critical patent/CN116471764A/zh
Priority to CN201810787130.2A priority patent/CN110730573A/zh
Publication of CN110730573A publication Critical patent/CN110730573A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种电路板及其制造方法，该电路板包括线路板及绝缘基板。线路板具有位于相反侧的第一表面及第二表面、且包含设置于第一表面上的第一线路层。其中，第一线路层包含有多个第一金属导体，并且多个第一金属导体之间分别形成有多个第一间隙。绝缘基板设置于线路板的第一表面的一侧，并且绝缘基板具有预留穿孔。其中，绝缘基板的预留穿孔与线路板包围地形成有孔穴(Cavity)，并且多个第一金属导体的至少部分第一金属导体曝露于所述孔穴，而多个第一间隙的至少部分第一间隙在空间上连通于所述孔穴。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法，尤其涉及一种具有孔穴的电路板及其制造方法。
背景技术
目前电路板的制造工艺已越来越成熟，且其所制备出来的电路板能应用在各式各样的终端电子产品上。但是，传统的电路板在构造上仍存在一些限制。更详细地说，由于传统的电路板的外表面为大致位于同一水平面上的平面，其空间利用效率较差，因此不能满足某些特殊产品的规格需求，从而降低了产品的竞争力。
于是，本发明人认为上述缺陷可改善，特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明的目的在于提供一电路板及其制造方法，能有效改善现有的电路板及其制造方法所存在的缺陷
本发明公开一种电路板的制造方法，包括：提供一线路板；其中，所述线路板具有位于相反侧的一第一表面及一第二表面，并且所述线路板包含有设置于所述第一表面上的一第一线路层；其中，所述第一线路层包含有多个第一金属导体，并且多个所述第一金属导体之间分别形成有多个第一间隙；提供一绝缘基板；其中，所述绝缘基板具有一预留穿孔；以及将所述绝缘基板设置于所述线路板的所述第一表面的一侧，以使得所述绝缘基板的所述预留穿孔与所述线路板包围地形成有一孔穴(Cavity)；中，多个所述第一金属导体的至少部分所述第一金属导体是曝露于所述孔穴，并且多个所述第一间隙的至少部分所述第一间隙在空间上连通于所述孔穴。
本发明另公开一种电路板，包括：一线路板，具有位于相反侧的一第一表面及一第二表面、且包含有设置于所述第一表面上的一第一线路层；其中，所述第一线路层包含有多个第一金属导体，并且多个所述第一金属导体之间分别形成有多个第一间隙；以及一绝缘基板，设置于所述线路板的所述第一表面的一侧，并且所述绝缘基板具有一预留穿孔；其中，所述绝缘基板的所述预留穿孔与所述线路板包围地形成有一孔穴(Cavity)，并且多个所述第一金属导体的至少部分所述第一金属导体是曝露于所述孔穴，而多个所述第一间隙的至少部分所述第一间隙在空间上连通于所述孔穴。
综上所述，本发明所公开的电路板及其制造方法能通过多个第一金属导体的至少部分第一金属导体曝露于所述孔穴、及多个第一间隙的至少部分第一间隙在空间上连通于所述孔穴，以使得所述孔穴的底部存在有第一金属导体(如：金属垫或金属线路)及第一间隙。由此，所述电路板的空间利用效率能被大幅地提升，并且所述电路板能用以满足客户对于某些特殊产品的规格需求，从而提升了所述电路板的附加价值。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例电路板的制造方法的流程图；
图2为本发明实施例电路板的制造方法的步骤S101的示意图；
图3为本发明实施例电路板的制造方法的步骤S102的示意图；
图4为本发明实施例电路板的制造方法的步骤S103的示意图；
图5为本发明实施例的电路板具有非对称结构设计的示意图；
图6为本发明实施例的电路板具有对称结构设计的示意图；
图7为图4的区域VII的局部放大图；
图8为图7的一变化实施例(一)的示意图；
图9为图7的一变化实施例(二)的示意图。
符号说明
1000：电路板
100：线路板
101：第一表面
102：第二表面
1：第一线路层
11：第一金属导体
12：第一间隙
2：第二线路层
21：第二金属导体
22：第二间隙
3：板结构
4：绝缘层
5：内层线路层
6：通孔
61：传导层
200、200’：绝缘基板
201、201’：预留穿孔
300、300’：贴合层
301、301’：预留贯孔
400、400’：保护层
C、C’：孔穴
C1：孔壁
具体实施方式
请参阅图1至图9，为本发明的实施例，需先说明的是，本实施例对应附图所提及的相关数量与外型，仅用来具体地说明本发明的实施方式，以便于了解本发明的内容，而非用来局限本发明的保护范围。
[电路板的制造方法]
如图1，本实施例公开一种电路板的制造方法。所述电路板的制造方法包含步骤S101、步骤S102、及步骤S103。必须说明的是，本实施例所载之各步骤的顺序与实际的操作方式可视需求而调整，并不限于本实施例所载。
如图1及图2，步骤S101为提供一线路板100。所述线路板100具有位于相反侧的一第一表面101及一第二表面102，并且所述线路板100包含有设置于第一表面101上的一第一线路层1、及设置于第二表面102上的一第二线路层2。其中，所述第一线路层1包含有多个第一金属导体11，并且多个所述第一金属导体11之间分别形成有多个第一间隙12；也就是说，每个所述第一金属导体11与其相邻的第一金属导体11之间各自形成有所述第一间隙12。所述第二线路层2包含有多个第二金属导体21，并且多个所述第二金属导体21之间分别形成有多个第二间隙22；也就是说，每个所述第二金属导体21与其相邻的第二金属导体21之间各自形成有所述第二间隙22。其中，所述第一线路层1的多个第一金属导体11可以例如是选自金属垫(Pad)及金属线路(Pattern)的至少其中之一，并且所述第二线路层2的多个第二金属导体21也可以例如是选自金属垫及金属线路的至少其中之一。在本实施例中，所述第一线路层1及第二线路层2分别为线路板100的两个外层线路层、且是分别通过一外层影像转印步骤所形成。
需额外说明的是，上文中针对各元件或结构所描述的「第一」及「第二」，如：第一表面101、第二表面102、第一线路层1、第二线路层2…等)，只是为了方便说明及方便区分不同的元件或结构，但是并没有用于限制各元件或结构的设置顺序或上下位置关系的意涵。举例来说，本实施例虽然是以所述第一表面101为线路板100的上表面、且第二表面102为线路板100的下表面为例作说明，但于实际应用时，所述第一表面101也可以为线路板100的下表面、而所述第二表面102也可以为线路板100的上表面，本发明并不予以限制。
请继续参阅图2，在本实施例中，所述线路板100为一具有四层线路层的多层线路板。更详细地说，所述线路板100进一步包含有位于第一线路层1及第二线路层2之间的一个板结构3、两个绝缘层4、及两个内层线路层5。其中，两个所述绝缘层4是分别位于板结构3的两侧、且远离所述板结构3的两个所述绝缘层4的两个表面分别为所述第一表面101及所述第二表面102。其中，两个所述内层线路层5是分别设置于所述板结构3的位于相反侧的两个表面上、且分别被两个所述绝缘层4所覆盖。进一步地说，所述线路板100进一步具有贯穿于第一表面101及第二表面102的至少一通孔6。在本实施例中，至少一所述通孔6的数量为两个，但本发明不以此为限。其中，每个所述通孔6的内壁都镀设有一传导层61，并且每个所述传导层61能用以电连接线路板100的第一线路层1、第二线路层2、及不同内层线路层5。其中，多个所述第一金属导体11的至少其中一个第一金属导体11(较佳为金属垫)是设置于至少一所述通孔6的位于第一表面101的位置处、被至少一所述通孔6贯穿、且电连接于所述传导层61；多个所述第二金属导体21的至少其中一个第二金属导体21(较佳为金属垫)是设置于至少一所述通孔6的位于第二表面102的位置处、被至少一所述通孔6贯穿、且电连接于所述传导层61。
需额外说明的是，本实施例虽然是以所述线路板100为具有四层线路层的多层线路板为例作说明，但于实际应用时，所述线路板100也可以为具有两层线路层的双层线路板(图未绘示)，或者所述线路板100也可以为具有六层线路层以上的多层线路板(图未绘示)，本发明并不予以限制。
如图1及图3，步骤S102为提供一绝缘基板200及一贴合层300。更详细地说，所述绝缘基板200具有一预留穿孔201，并且所述贴合层具有一预留贯孔301。其中，所述贴合层300的预留贯孔301的形状是对应于绝缘基板200的预留穿孔201的形状；并且所述贴合层300的预留贯孔301的形状较佳地是相同于绝缘基板200的预留穿孔201的形状。在本实施例中，所述绝缘基板200的材质可以例如是环氧玻璃布层压板、环氧树脂板、玻璃纤维板、或其它性质类似的绝缘基板；并且所述贴合层300的材质可以例如是环氧树脂粘着剂或其它性质类似的粘着剂，本发明并不予以限制。进一步地说，所述绝缘基板200的预留穿孔201及所述贴合层300的预留贯孔301可以例如是通过铣床成型、冲压成型、或镭射成型的方式所形成。由此，所述绝缘基板200的孔壁(图未标号)是分别垂直于绝缘基板200的上表面及下表面(图未标号)，并且所述贴合层300的孔壁(图未标号)也是分别垂直于贴合层300的上表面及下表面(图未标号)。
如图1、图3及图4，步骤S103为将所述绝缘基板200及贴合层300依序地设置于线路板100的第一表面101的一侧(如图3的第一表面101的上侧)，并且对所述绝缘基板200、贴合层300、及线路板100实施一压合处理步骤(如图4)，以使得所述绝缘基板200的预留穿孔201及贴合层300的预留贯孔301与所述线路板100包围地形成有一孔穴C(Cavity)。其中，所述线路板100的多个第一金属导体11的至少部分第一金属导体11是曝露于所述孔穴C，并且所述线路板100的多个所述第一间隙12的至少部分第一间隙12在空间上连通于所述孔穴C。另，多个所述第一金属导体11的至少另一部分第一金属导体11及多个所述第一间隙12的至少另一部分第一间隙12是被绝缘基板200的不具有预留穿孔201的部分所覆盖。
更详细地说，所述线路板100的第一表面101的至少局部能通过连通于所述孔穴C的第一间隙12而曝露于所述孔穴C；并且所述线路板100的至少一所述通孔6在空间上也连通于所述孔穴C，但本发明不以此为限。
在本实施例中，所述压合处理步骤包含：将所述贴合层300设置于绝缘基板200及线路板100之间；将所述贴合层300的预留贯孔301对齐于绝缘基板200的预留穿孔201；以及将所述绝缘基板200、贴合层300、及线路板100进行压合(如：热压合)，以使得所述绝缘基板200通过贴合层300固定于所述线路板100上、且使得所述绝缘基板200的预留穿孔201及贴合层300的预留贯孔301与所述线路板100包围地形成有所述孔穴C(Cavity)。
需说明的是，本实施例虽然是以所述绝缘基板200通过贴合层300固定于所述线路板100上为例作说明，但于实际应用时，所述绝缘基板200也可以例如是通过绝缘基板200的底部具有粘着特性的一粘着面而固定于线路板100上(图未绘示)，在此以情况下，所述贴合层300并非用以实施本发明的必要的构件。
值得一提的是，由于本实施例的贴合层300的预留贯孔301的形状是对应于绝缘基板200的预留穿孔201的形状、且所述预留贯孔301是对齐于预留穿孔201，因此所述孔穴C在形成后，其孔壁C1是大致垂直于线路板100的第一表面101(如图7)。也就是说，在本实施例中，所述孔穴C的孔壁为一大致呈垂直状的孔壁，但本发明不以此为限。
进一步地说，如图7，在本实施例中，所述孔穴C的孔壁C1的底缘是落在其中一个所述第一金属导体11的上表面，但本发明不以此为限。举例来说，如图8，在本发明的一变化实施例中，所述孔穴C的孔壁C1的底缘是切齐于其中一个所述第一金属导体11的侧壁；或者如图9，在本发明的另一变化实施例中，所述孔穴C的孔壁C1的底缘是落在线路板100的第一表面101、且未接触于所述第一金属导体11。
值得一提的是，由于传统的电路板的外表面为大致位于同一水平面上的平面，其空间利用效率较差，因此不能满足某些特殊产品的规格需求，从而降低了产品的竞争力。
相对于上述缺失，本发明实施例所公开的电路板的制造方法能通过多个第一金属导体11的至少部分第一金属导体11曝露于所述孔穴C、及多个第一间隙12的至少部分第一间隙12在空间上连通于所述孔穴C，以使得所述孔穴C的底部存在有第一金属导体11(如：金属垫或金属线路)及第一间隙12。由此，被制备出来的电路板1000的空间利用效率能被大幅地提升，并且所述电路板1000能用以满足客户对于某些特殊产品的规格需求，从而提升了所述电路板1000的附加价值。再者，本发明实施例所公开的电路板的制造方法还具备流程简单及成本低廉的优点，因此具有高的市场竞争优势。
进一步地说，由于所述孔穴C能连通于外界环境，因此所述电路板的制造方法能进一步依据产品的设计需求地对曝露于所述孔穴C的第一金属导体11实施一表面处理作业。其中，所述表面处理作业可以例如是防焊(绿漆)表面处理作业、喷砂表面处理作业、刷磨表面处理作业、微蚀表面处理作业、喷锡表面处理作业、化金表面处理作业、化银表面处理作业、化锡表面处理作业、镀金手指表面处理作业、或有机保焊膜表面处理作业，本发明并不予以限制。
如图5及图6，在完成上述步骤S101至步骤S103后，所述电路板的制造方法还能对线路板100的第二线路层2继续进行加工，以使得所述电路板1000具有一非对称的结构设计(电路板1000的一侧具有孔穴C、另一侧具有保护层400)或一对称的结构设计(电路板1000的两侧都具有孔穴C、C’)。
如图5，在本发明的一实施例中，为了使所述电路板1000具有非对称的结构设计，所述电路板的制造方法进一步包括：形成一保护层400(如：防焊层、绿漆层)于第二线路层2上，以使得所述第二线路层2的多个第二金属导体21至少部分地被保护层400所覆盖、且使得多个所述第二间隙22至少部分地被保护层400所填充。
如图6，在本发明的另一实施例中，为了使所述电路板1000’具有对称的结构设计，所述电路板的制造方法进一步包括：提供另一绝缘基板200’及另一贴合层300’；其中，另一所述绝缘基板200’具有一预留穿孔201’，并且另一所述贴合层300’具有一预留贯孔301’；以及将另一所述绝缘基板200’及另一所述贴合层300’依序地设置于线路板100的第二表面102的一侧(如图6的第二表面102的下侧)，以使得另一所述绝缘基板200’的预留穿孔201’及另一所述贴合层300’的预留贯孔301’与线路板100包围地形成有另一孔穴C’(Cavity)。其中，多个所述第二金属导体21的至少部分第二金属导体21是曝露于另一所述孔穴C’，并且多个所述第二间隙22的至少部分第二间隙22在空间上连通于另一所述孔穴C’。
[电路板]
以上为本实施例的电路板的制造方法的说明，而以下接着说明本实施例的电路板的具体构造。必须说明的是，虽然本实施例的电路板是通过上述电路板的制造方法所制成，但本发明不受限于此。也就是说，本发明的电路板也可以是通过其它的电路板的制造方法所制成。
本实施例另公开一种电路板。所述电路板包含一线路板100及一绝缘基板200。以下将分别说明本实施例电路板的各个元件具体构造，而后再适时说明电路板的各个元件间的连接关系。需先说明的是，为了便于理解本实施例，所以图式仅呈现电路板的局部构造，以便于清楚地呈现电路板的各个元件构造与连接关系。
如图4，所述线路板100具有位于相反侧的一第一表面101及一第二表面102、且包含有设置于所述第一表面101上的一第一线路层1。其中，所述第一线路层1包含有多个第一金属导体11，并且多个所述第一金属导体11之间分别形成有多个第一间隙12。所述绝缘基板200设置于线路板100的第一表面101的一侧，并且所述绝缘基板200具有一预留穿孔201。其中，所述绝缘基板200的预留穿孔201与线路板100包围地形成有一孔穴C(Cavity)，并且多个所述第一金属导体11的至少部分第一金属导体11是曝露于所述孔穴C，而多个所述第一间隙12的至少部分第一间隙12在空间上连通于所述孔穴C。
[本发明实施例的技术功效]
综上所述，本发明实施例所公开的电路板及其制造方法能通过多个第一金属导体11的至少部分第一金属导体11曝露于所述孔穴C、及多个第一间隙12的至少部分第一间隙12在空间上连通于所述孔穴C，以使得所述孔穴C的底部存在有第一金属导体11(如：金属垫或金属线路)及第一间隙12。由此，所述电路板1000的空间利用效率能被大幅地提升，并且所述电路板1000能用以满足客户对于某些特殊产品的规格需求，从而提升了所述电路板1000的附加价值。
以上所述仅为本发明的优选可行实施例，并非用来局限本发明的保护范围，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的权利要求的保护范围。

Claims (10)

1.一种电路板的制造方法，其特征在于，包括：
提供一线路板；其中，所述线路板具有位于相反侧的第一表面及第二表面，并且所述线路板包含有设置于所述第一表面上的第一线路层；其中，所述第一线路层包含有多个第一金属导体，并且多个所述第一金属导体之间分别形成有多个第一间隙；
提供一绝缘基板；其中，所述绝缘基板具有预留穿孔；以及
将所述绝缘基板设置于所述线路板的所述第一表面的一侧，以使得所述绝缘基板的所述预留穿孔与所述线路板包围地形成有孔穴；其中，多个所述第一金属导体的至少部分所述第一金属导体是曝露于所述孔穴，并且多个所述第一间隙的至少部分所述第一间隙在空间上连通于所述孔穴。
2.如权利要求1所述的电路板的制造方法，其中，多个所述第一金属导体是选自金属垫及金属线路的至少其中之一。
3.如权利要求1所述的电路板的制造方法，其中，所述绝缘基板的孔壁是分别垂直于所述绝缘基板的上表面及下表面。
4.如权利要求1所述的电路板的制造方法，其中，所述线路板具有贯穿于所述第一表面及所述第二表面的至少一通孔，并且至少一所述通孔在空间上连通于所述孔穴；其中，多个所述第一金属导体的至少其中一个所述第一金属导体是设置于至少一所述通孔的位于所述第一表面的位置上、并且被至少一所述通孔贯穿。
5.如权利要求1所述的电路板的制造方法，其进一步包括：对曝露于所述孔穴的所述第一金属导体实施一表面处理作业；其中，所述表面处理作业为防焊表面处理作业、喷砂表面处理作业、刷磨表面处理作业、微蚀表面处理作业、喷锡表面处理作业、化金表面处理作业、化银表面处理作业、化锡表面处理作业、镀金手指表面处理作业、及有机保焊膜表面处理作业的至少其中之一。
6.如权利要求1所述的电路板的制造方法，其中，在将所述绝缘基板设置于所述线路板的所述第一线路层上之前，所述电路板的制造方法进一步包括：提供一贴合层；其中，所述贴合层具有预留贯孔，并且所述贴合层的所述预留贯孔的形状是对应于所述绝缘基板的所述预留穿孔的形状。
7.如权利要求6所述的电路板的制造方法，其中，在将所述绝缘基板设置于所述线路板的所述第一线路层上之后，所述电路板的制造方法进一步包括：实施一压合处理步骤，并且所述压合处理步骤包含：将所述贴合层设置于所述绝缘基板及所述线路板之间；将所述贴合层的所述预留贯孔对齐于所述绝缘基板的所述预留穿孔；以及将所述绝缘基板、所述贴合层、及所述线路板进行压合，以使得所述绝缘基板通过所述贴合层固定于所述线路板上。
8.如权利要求1所述的电路板的制造方法，其中，所述线路板进一步包含有设置于所述第二表面上的一第二线路层，并且所述第二线路层包含有多个第二金属导体，并且多个所述第二金属导体之间分别形成有多个第二间隙；其中，所述电路板的制造方法进一步包括：形成一保护层于所述第二线路层上，以使得所述第二线路层的多个所述第二金属导体至少部分地被所述保护层所覆盖、且使得多个所述第二间隙至少部分地被所述保护层所填充。
9.如权利要求1所述的电路板的制造方法，其中，所述线路板进一步包含有设置于所述第二表面上的一第二线路层，并且所述第二线路层包含有多个第二金属导体，并且多个所述第二金属导体之间分别形成有多个第二间隙；其中，所述电路板的制造方法进一步包括：
提供另一绝缘基板；其中，另一所述绝缘基板具有一预留穿孔；以及
将另一所述绝缘基板设置于所述线路板的所述第二表面的一侧，以使得另一所述绝缘基板的所述预留穿孔与所述线路板包围地形成有另一孔穴；其中，多个所述第二金属导体的至少部分所述第二金属导体是曝露于另一所述孔穴，并且多个所述第二间隙的至少部分所述第二间隙在空间上连通于另一所述孔穴。
10.一种电路板，其特征在于，包括：
线路板，具有位于相反侧的一第一表面及一第二表面、且包含有设置于所述第一表面上的一第一线路层；其中，所述第一线路层包含有多个第一金属导体，并且多个所述第一金属导体之间分别形成有多个第一间隙；以及
绝缘基板，设置于所述线路板的所述第一表面的一侧，并且所述绝缘基板具有一预留穿孔；
其中，所述绝缘基板的所述预留穿孔与所述线路板包围地形成有孔穴，并且多个所述第一金属导体的至少部分所述第一金属导体是曝露于所述孔穴，而多个所述第一间隙的至少部分所述第一间隙在空间上连通于所述孔穴。
CN201810787130.2A 2018-07-16 2018-07-16 电路板及其制造方法 Pending CN110730573A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310567500.2A CN116471764A (zh) 2018-07-16 2018-07-16 电路板及其制造方法
CN201810787130.2A CN110730573A (zh) 2018-07-16 2018-07-16 电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810787130.2A CN110730573A (zh) 2018-07-16 2018-07-16 电路板及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310567500.2A Division CN116471764A (zh) 2018-07-16 2018-07-16 电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN110730573A true CN110730573A (zh) 2020-01-24

Family

ID=69217642

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810787130.2A Pending CN110730573A (zh) 2018-07-16 2018-07-16 电路板及其制造方法
CN202310567500.2A Pending CN116471764A (zh) 2018-07-16 2018-07-16 电路板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310567500.2A Pending CN116471764A (zh) 2018-07-16 2018-07-16 电路板及其制造方法

Country Status (1)

Country Link
CN (2) CN110730573A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318040A (ja) * 2006-05-29 2007-12-06 Fujikura Ltd 配線基板
CN103582325A (zh) * 2012-07-31 2014-02-12 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104349570A (zh) * 2013-08-07 2015-02-11 富葵精密组件(深圳)有限公司 软硬结合电路板及制作方法
CN104602448A (zh) * 2013-10-30 2015-05-06 富葵精密组件(深圳)有限公司 可挠式电路板及其制作方法
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318040A (ja) * 2006-05-29 2007-12-06 Fujikura Ltd 配線基板
CN103582325A (zh) * 2012-07-31 2014-02-12 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104349570A (zh) * 2013-08-07 2015-02-11 富葵精密组件(深圳)有限公司 软硬结合电路板及制作方法
CN104602448A (zh) * 2013-10-30 2015-05-06 富葵精密组件(深圳)有限公司 可挠式电路板及其制作方法
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法

Also Published As

Publication number Publication date
CN116471764A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN103167727B (zh) 电路板及其制造方法
CN101937899B (zh) 半导体封装结构及封装工艺
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
JP2008047917A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20170257946A1 (en) Method for fabricating ceramic insulator for electronic packaging
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
CN101534610A (zh) 埋入式电容元件电路板及其制造方法
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
CN105304580A (zh) 半导体装置及其制造方法
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法
CN102244972A (zh) 电路板及其应用
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
CN106503690B (zh) 分层式指纹识别模组
CN110730573A (zh) 电路板及其制造方法
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
CN105789161A (zh) 封装结构及其制法
CN111933623A (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN110278659B (zh) 复合电路板及其制造方法
TWI685288B (zh) 電路板及其製造方法
US9693453B2 (en) Wiring board
US8416576B2 (en) Integrated circuit card
US8590144B2 (en) Method of manufacturing printed circuit board
CN2922382Y (zh) 一种表面安装的印制电路板电路模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200124

RJ01 Rejection of invention patent application after publication