JPS59150458A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS59150458A
JPS59150458A JP58016387A JP1638783A JPS59150458A JP S59150458 A JPS59150458 A JP S59150458A JP 58016387 A JP58016387 A JP 58016387A JP 1638783 A JP1638783 A JP 1638783A JP S59150458 A JPS59150458 A JP S59150458A
Authority
JP
Japan
Prior art keywords
mold
resin
lead frame
lead
bur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58016387A
Other languages
English (en)
Inventor
Masamichi Shindo
進藤 政道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58016387A priority Critical patent/JPS59150458A/ja
Publication of JPS59150458A publication Critical patent/JPS59150458A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は樹脂モールド制止型半導体装置に使用される
リードフレームに関するものである。
〔発明の技術的背景とその問題点〕
樹脂モールド型のパッケージは多くの半導体装置に広く
使用されている。これらの樹脂モールド型の・!ッケー
ジの形式過程の桓略は次のようなものである。すなわち
第1図に示すように、金属板を打ち抜いて形成されたリ
ードフレーム1ノの素子基台部(ベッド)11a−ヒに
所定の半導体素子10を載閉しビンディングワイヤ12
を用いてワイヤボンディングを行なった後、キャビティ
(中空)を有する千−ルド金型の下金型13a上にこの
リードフレーム旦を設置スる。そして、この下金型13
a上に上金型13bを重ね、内部のキャビティにモール
ド樹脂14を注入した後、この樹脂14を硬化させ金型
から増り出して適宜仕上げを行ない形成する。
このような樹脂モールド装置では、リードフレーム11
とこのリードフレーム11を挟む上下の金型13g+1
3bとの間に存在する寸法公差に起因するすき間からキ
ャビティ中に注入した樹脂が漏れる現象が起き、リード
フレームが引き出される伺近で樹脂ノRッケージ面に硬
化した樹脂漏れ部いわゆるパリが形成される。このため
、モールド樹脂が硬化し、樹脂封止ノぞツケージが形成
された後に、液体ホーニング、ドライホーニング、砥石
研削などの各種手法により樹脂パリのパリ取り工程が施
される。しかし、このようなパリ取り工程によっても不
要な樹脂パリを完全に除去することは困難であり、また
、過度のパリ取り工程は樹脂・ぐッケージから露出し7
たアウターリードいわゆる足を不都合に曲げたり装置表
面を荒らしたりする不具合を引き起こし、歩留りの悪化
を招いていた。
このような不要なパリの発生を防止するため、従来にお
いてリードフレームのタイバーを利用したパリ防止対策
が提案されている。これは第2図に示すリードフレーム
旦において、複数のリードIlbを連結するタイバー1
1cを樹脂流れ防止に利用するもので、このタイバー1
1cを上金型と下金型との嵌合ライン付近に設けて樹脂
漏れをこのタイバー11cによって阻止するようにした
ものである。なお、第2図において破線15にモールド
樹脂被四部を示す〇このようなダイパー11cを利用し
た樹脂流れ防IL法では、タイバー11cを樹脂刊■ト
、パッケージの極く近傍に設けることができればパリの
形成を防ぐ効果は太きい。しかi〜、実際は(ηj脂封
止・やッケージを形成後このタイバー11cを切り落と
しリード11bをそ力、それ独立させなければlcらず
、樹脂制止パッケージの極〈近傍にタイバー110を設
けることはタイバー11cの切り落とし作業を困難にす
るため、好ましくない6通常、このタイバー11c(d
、パッケージの本来の外表面より約1si程度外側にな
るように設けられるがこのようにパッケージの外表面か
ら1叫程度も離れた位置にタイバー11aを設けたもの
でに[パリ発生を充分に抑えることができず、モールド
樹脂の硬化後に何らかの方法でパリを除去する必要があ
る。
このようなタイバー11cを用いたパリ防1ト策の他に
、上下のモールド金型のかみ合う部分に、樹脂)やッケ
ーノの外に引き出されるアウターリードが丁度はブリ込
むような彫り込みを設け、樹脂が流れ出にくくするいわ
ゆるパリ止めコマ方式の対策がなさ力、でいる。第3図
はこのようなパリ止めコマ方式の改善がなされたモール
ド金型の一部を示す図で、3oがリードフレームに取9
着けられた素子の封止されるキャビティで31がハリ止
めコマであり、このパリ止めコマ31間の溝部32にリ
ードフレームのアウターリード部がはめられる。
しかしながらこのようなパリ止めコマ方式も金型とリー
ドフレームの寸法公差、熱膨張係数差”J (7J) 
A カラ金型とリードフレームのアウターリード部との
間には片側o()6〜c月咽程度の間1免が生じること
が避けられず、この間隙から樹脂が外部力向に流れる場
合があり、バリ発生を完全には防止できなかった。
〔発明の目的〕
この発明は上記のような点に3.みてなされたもので、
パリの発生率を著しく低減することのできるリードフレ
ーム、を提供し、製布工数の簡、 素化と歩留りの向上
に寄カせしめようとすみものである。
〔発明の概要〕
すなわちこの発明に係るリードフレームでは、リードフ
レームにおけるアウターリードの樹脂封止型/lッケー
ジの近傍に樹脂封止型・やッケージの金型のパリ止めコ
マの壁に接する突起を設けるようにしたものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき説明する
。第4図はこの発明によるリードフレームの形状を示す
図で、41がリード717−ム41aは素子基台部(ベ
ッド)、41bはリード、41cはタイバーであり、破
線15がモールド樹脂により被覆される部位である。そ
してリード41bのうち、この破線15内の部位がイン
ナーリードでありこの破線15より外の部位がアウター
リードとなる。
ここでこの図に示すようにリードフレームaをアウター
リード上の破線15の近傍に突起部42を有する形状に
打ち抜き形成する。
このようなリードフレームLLを第3図で示したような
パリ止めコマを有する金型にはめ込fP。
第5図にば金型にはめ込オわた状態のリードフレーム4
ノを拡大しで示す。ここに示すように上記リード41b
は金型に設けられたパリ止り〕コマ31間の溝、?2に
はめ込オれるが、リード41bに設けられた突起部42
が上記溝部32を塞ぐため、モールド樹脂がキャビティ
30から溝部32を通じて外部に漏れない。ここでこの
場合、上記突起部42は、突起部42が完全に金型の壁
と接するように、金型との寸法公差や熱膨張係数差等を
見込んだ長さに設定する。
また、金型へこのリードフレーム4ノldめ込むには1
ず、下金型上の所定の位置にリードフレーム具を載置し
、上から上金型を降ろして、リードフレーム4ノの突起
部42が上金型の圧力で下金型の溝部32に完全に接し
てはまシ込むようにする。すなわち突起部42の先端は
パリ止めコマ31に接するかもしくは極くわずかにつぶ
れ、溝部32の間隙を塞ぐ。
また、突起部42は、第4図および第5図に示すような
ものに限らず、三角形状あるいは半円状等、他の形状の
ものでも良い。
なお、突起部42の形状は金型との接触面が広すぎる場
合や突起部42の長さが長すぎる場合には、金型の溝部
32にリードがは壕りにくくなり金型を閉じる際にリー
ドの変形を引き起こす恐わがある。
〔発明の効果〕
以上のようにこの発明によればリードフレームにおける
アウターリード部のノ9ッケージ近傍に突起部を設け、
突起部の設けられたリード部の幅が金型に設けられたパ
リ止めコマ間の幅と略同寸あるいはパリ止めコマ間の幅
よシも極ぐわずかに広くなるようにすることにより、金
型のキャビテrからのモールド樹脂の流出を防ぐことが
でき、樹脂封止型パッケージにおけるパリが発生せず、
製造工程の簡素化と歩pbのITiJ上に寄与できるリ
ードフレームを提供できる。
【図面の簡単な説明】
第1図は樹脂モールド型ノ9ッケージを説明する断面図
、第2図は従来のリードフレームを示す平面図、第3図
は金型を示す斜ネ見図、第4図をMS?、明する平面図
である。 30・・・ギヤピティー、1.? l・・・パリ止めコ
マ、32・・・溝部、41・・・リードフレーム、41
a・・・素子基台部、41b・・・リード、41c・・
・タイバー、42・・・突起部。 出願人代理人  弁理士 鈴 江 武 な第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型半導体装置の樹脂封止部内に収納されるべき
    インナーリード部と上記樹脂封止部内部の外側に露出す
    るアウターリード部とから成るリードフレームにおいて
    、上記インナーリード部とアウターリード部との境界線
    近傍のアウターリード部側面にモールド金型とリードと
    の間隙を閉塞するための突起部が設けられでいることを
    特徴とするリードフレーム。
JP58016387A 1983-02-03 1983-02-03 リ−ドフレ−ム Pending JPS59150458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58016387A JPS59150458A (ja) 1983-02-03 1983-02-03 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58016387A JPS59150458A (ja) 1983-02-03 1983-02-03 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS59150458A true JPS59150458A (ja) 1984-08-28

Family

ID=11914847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016387A Pending JPS59150458A (ja) 1983-02-03 1983-02-03 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59150458A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093709A (en) * 1989-11-28 1992-03-03 Hyundai Electronics Industries Co., Ltd. Lead frame having a diagonally terminating side rail end
US5137479A (en) * 1990-03-15 1992-08-11 Nippon Steel Corporation Lead structure for packaging semiconductor chip
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
JP2009012650A (ja) * 2007-07-05 2009-01-22 Toyota Motor Corp ショルダーアンカーレール構造
EP2549531A1 (en) * 2011-07-21 2013-01-23 Nxp B.V. Lead frame for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US5093709A (en) * 1989-11-28 1992-03-03 Hyundai Electronics Industries Co., Ltd. Lead frame having a diagonally terminating side rail end
US5137479A (en) * 1990-03-15 1992-08-11 Nippon Steel Corporation Lead structure for packaging semiconductor chip
JP2009012650A (ja) * 2007-07-05 2009-01-22 Toyota Motor Corp ショルダーアンカーレール構造
EP2549531A1 (en) * 2011-07-21 2013-01-23 Nxp B.V. Lead frame for semiconductor device

Similar Documents

Publication Publication Date Title
US5422314A (en) Lead frame and production method for producing semiconductor device using the lead frame
JPS59150458A (ja) リ−ドフレ−ム
US4490902A (en) Lead frame for molded integrated circuit package
JPH09115936A (ja) 半導体装置の樹脂封止用金型
JP2001047473A (ja) 集積化半導体装置のプラスチックパッケージ用偏り端部型
JPS60180126A (ja) 半導体装置の製造方法
CA1201819A (en) Electronic device method using a leadframe with an integral mold vent means
JP2580740B2 (ja) リードフレーム
JPH09307046A (ja) 金型及び該金型を用いたタイバ−切断方法
JPH01201945A (ja) リードフレーム
JPS59150459A (ja) リ−ドフレ−ム
JPS62156844A (ja) リ−ドフレ−ム
JP2866816B2 (ja) リードフレーム
JP2838948B2 (ja) リードフレーム
JPS6232622A (ja) 半導体装置用樹脂封止金型
JPH06216178A (ja) 樹脂封止半導体装置用モールド金型
JPH0621127A (ja) 樹脂モールドic用封入金型
JPH06254909A (ja) 半導体装置及びこれを製造する樹脂モールド金型
JPS6223094Y2 (ja)
JPS61289637A (ja) 封止金型装置
JP4442210B2 (ja) 半導体パッケージの製造方法
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JPH06188279A (ja) モールド装置
JPH01318257A (ja) 樹脂封止型電子部品用リードフレーム
JPH07221246A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム、及びそれを用いた樹脂封止型半導体装置の製造方法