JP2001047473A - 集積化半導体装置のプラスチックパッケージ用偏り端部型 - Google Patents

集積化半導体装置のプラスチックパッケージ用偏り端部型

Info

Publication number
JP2001047473A
JP2001047473A JP2000236792A JP2000236792A JP2001047473A JP 2001047473 A JP2001047473 A JP 2001047473A JP 2000236792 A JP2000236792 A JP 2000236792A JP 2000236792 A JP2000236792 A JP 2000236792A JP 2001047473 A JP2001047473 A JP 2001047473A
Authority
JP
Japan
Prior art keywords
mold
resin
slit
cavity
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000236792A
Other languages
English (en)
Inventor
Renato Poinelli
ポイネッリ レナート
Mauro Mazzola
マッツォーラ マウロ
Roberto Brioschi
ブリオッキ ロベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2001047473A publication Critical patent/JP2001047473A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のプラスチックパッケージ用の型
のキャビティ内へ樹脂を完全に充填することが可能な構
造を有する型を提供する。 【解決手段】 半導体装置のプラスチックパッケージ用
の型が上側半割りと下側半割りとから構成されており、
該型の上側半割りの樹脂の注入側に沿っての内部キャビ
ティを画定する内側端部が型の下側端部の対応する内側
端部に関して内側へ偏って位置されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路のプラス
チックパッケージ技術に関するものである。
【０００２】
【従来の技術】小型化は、半導体チップ即ちダイの組立
用金属フレームの所謂「ダムバー」上でモールド即ち型
（金型ともいう）の２つの半割りが閉塞する期間中に射
出成形によって封止用樹脂内に通常パッケージ化される
集積化された装置の寸法を一般的に減少させることを余
儀なくさせている。
【０００３】統合された組立技術に従って、ダイを打ち
抜き加工した金属フレームの下降され減少された中央島
状部上にボンディングさせ、その場合に該ダイの上側表
面が該フレームの周辺部分と同一面状となるようにし、
そこで打ち抜き加工によって複数個のリードがパターン
形成される。次いで、従来の熱音波技術によって、ダイ
の上側に画定されている金属パッドを金属フレームの夫
々のリードへ接続させるためのワイヤを溶接する。
【０００４】組立処理が完了すると、ダイを担持するフ
レームをモールド即ち型の２つの半割りの間に配置させ
且つ該型の１つの側部に沿って画定されているインレッ
トチャンネルを介して型のキャビティ内へ樹脂を注入す
る。
【０００５】型のキャビティ内への樹脂を注入するイン
レットチャンネルに対応して、金属フレームはスリット
を有しており、それは、典型的に、その上部に半導体ダ
イがボンディングされるフレームの押し下げられた中央
島状部の隆起された端部と、型の２つの半割りがその上
で閉じられるパターン形成した金属フレームの周辺部の
ダムバーとの間に位置している。樹脂は型の下側半割り
内に画定されているインレット口を介して注入され且つ
該スリットを介して流れ、該型の上側キャビティも充填
し、該ダイ及び接続用のワイヤを封止する。
【０００６】金属フレームの押し下げられた中央島状部
の底部と該型の下側半割りとの間のギャップは比較的小
さいものであるから、型内へ注入された樹脂は型キャビ
ティの上側部分内に画定されている比較的充分な大きさ
の空間を優先的に充填する傾向となる。このことは金属
フレームの押し下げられた中央パッド即ち島状部の下側
の制限された空間の充填は不完全即ち部分的なものとさ
せる場合がある。
【０００７】この問題は、プラスチック樹脂が型のキャ
ビティの上側部分へ向かって流れる通路を確定している
金属フレームの中央パッドの端部を上方へ屈曲させるこ
とによって樹脂の流れを妨害し且つその一部を型の下側
部分へ向かって指向させる「スポイラー」バッフル（邪
魔板）を構成することによって解消することが可能であ
る。このことは、半導体ダイを同一面状に支持している
金属フレームの押し下げられた中央パッド下側の型の下
側の制限された空間も完全に充填することを促進し、こ
のような幾何学的な構成は接続用ワイヤの溶接を簡単化
させるために基本的なことである。
【０００８】寸法がスケールダウン即ち縮小されるに従
い、図１乃至３に示したようなこのような構成は半導体
ダイを支持する金属フレームの押し下げられた中央パッ
ド下側の益々制限された空間を完全に充填することを確
保することが不充分なものとなる。従って、型の上側キ
ャビティに向かって樹脂が流れるスリットを部分的に制
限するような形状とした特別のインサート又は突起を樹
脂のインレットにおいて型の上側半割りに設けることが
考えられる。実際には、このような突起用インサートは
樹脂が流れるスリットの幅を減少させる。このような公
知の解決方法を図４乃至６に示してある。このような型
のキャビティの完全なる充填を促進するための公知の解
決方法は欠点を有している。
【０００９】何故ならば、最早、型は打ち抜き加工した
金属フレームの連続した周辺部のダムバー上で完全に閉
塞するものではなく、樹脂が型内へ入る型の側部に沿っ
て閉塞するものであり、即ち型の２つの半割りの直接的
な当接によって閉塞が行われる。型の機械的な精度にも
拘わらず、型の密封状態が不完全であるために樹脂の
「バリ」が発生することが殆ど不可避的である。この問
題は、打ち抜き加工した金属フレームの厚さが不可避的
に一貫性のないものであることによって助長される。
【００１０】型締めが不完全であるために樹脂のバリが
発生すること及びパッケージングプロセスのその後の仕
上げステップ期間中に発生する蓋然性のあるバリの破損
によって樹脂の粒子が飛散し、それがデリケートな自動
装置に蓄積して障害を発生する可能性がある。更に、こ
のような型の設計及び加工の重要性が増加し且つ全体的
にコストを増加させる可能性があることが容易に理解さ
れる。
【００１１】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した半導体装置のプラスチックパッケ
ージ用の型を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、型の下
側半割りの対向する側部の端部に関して樹脂の注入側に
沿って型の上側半割りの端部を適切な距離だけ内側へ変
位させることによって樹脂のインレットゾーンに対応し
て画定される樹脂流れスリットの幅を減少させており、
意図的に半導体装置を樹脂封止するパッケージの基本的
に１つの側部を画定する型の２つの半割りの不整合を発
生させる。即ち、本発明によれば、型の上側半割りの内
側端部は該型の下側半割りの共同する対向した側部の内
側端部よりもより内側の位置に位置する。
【００１３】その結果、打ち抜き加工した組立金属フレ
ームの周辺部ダムバー上を連続的に型で封止した状態を
維持しながら、それを介して樹脂が型のキャビティの上
側部分に向かって流れるスリットの幅を効果的に制限し
ている。本発明のモールド即ち型は、樹脂のバリが発生
することを防止する上で極めて効果的なものであり且つ
型のキャビティの全ての空の空間を完全に充填すること
を確保する上でも極めて効果的であり、且つ、特に、組
立金属フレームの押し下げた中央パッドの下側の狭い空
間を完全に充填する上で極めて効果的なものであること
が判明した。
【００１４】
【発明の実施の形態】図７乃至９を参照すると、金属フ
レーム３の押し下げられた中央パッド２上に組み付けら
れており、ダイ１の表面上の金属パッド上及び打ち抜き
加工したフレーム３内に画定されている夫々の金属リー
ド上への接続用ワイヤ（不図示）を溶接した後に、半導
体ダイ１を型内に閉じ込める。型の上側半割り４及び下
側半割り５がキャビティ６を画定しており、該キャビテ
ィの寸法はダイ１、金属フレーム３のインナー部分、及
び接続用ワイヤを封止用樹脂内にパッケージ化するのに
適切な寸法を有している。
【００１５】理解されるように、金属フレーム３の通常
の構成に従って、型のキャビティ内に樹脂を注入するイ
ンレットチャンネル６が形成されている型（典型的に、
型の下側半割り５）によって画定されるキャビティの側
部に沿って、フレームの押し下げられた中央パッド２の
金属本体と金属フレーム３の隣接する周辺区域との間に
通路即ちスリット７が設けられており、従って樹脂は上
方へ流れて型の上側キャビティを充填しダイ１及び組立
フレーム３のリードに対する接続用ワイヤを封止するこ
とが可能である。
【００１６】従来、樹脂の流れ通路即ちスリット７を画
定する上で共同する金属フレーム２の中央パッドの端部
８は上方へ屈曲されて偏向板即ちスポイラーを形成し、
樹脂の流れを邪魔し且つその一部をフレームの中央パッ
ドに下側へ向かって下方へ流れるように指向付けし、金
属フレームの押し下げられた中央パッドの底部と型の下
側半割りとの間の制限された空間を完全に充填させるこ
とを意図している。
【００１７】本発明によれば、型の下側半割り５の対応
する内側端部１０に関して、樹脂のインレットチャンネ
ルが設けられている側部に沿って型の上側半割り４の内
側端部９を内側へ前進させることによって充分に広い上
側キャビティに向かう樹脂の優先的な流れ方向を制限す
るために樹脂が型の上側部分に向かって流れるスリット
７の幅を減少させている。即ち、型の２つの半割りの２
つの対向する側部の内側端部をオフセット即ち一方を他
方に対して偏って位置させている。実施例においては、
型の上側半割り４の端部は型の下側半割り５の端部より
も一層内側へ前進した位置に位置している。このような
「不連続性」は何等不所望な効果を発生することなしに
結果的に得られるパッケージの樹脂本体上に残存する。
【００１８】特別の突起即ち歯１１がそれを介して樹脂
が型のキャビティの上側部分へ向かって流れる通路７の
幅の必要とされる減少を決定しており、型の下側半割り
の共同する表面と当接することによって樹脂の注入チャ
ンネル周りの型を封止する上で共同する図４乃至６に示
した従来技術に従って構成された型の場合に発生するこ
ととは異なり、図７乃至９の本発明の型の構成の場合に
は、型の密封即ち型締めは打ち抜き加工した金属フレー
ム３の連続的な周辺部のダムバー上において発生する。
【００１９】勿論、型の物質、封止用樹脂のタイプ及び
レオロジー特性、及び組立金属フレームを構成する物質
は業界において一般的に使用されるものと同一のものと
することが可能である。図示例では「シングルインライ
ン」パッケージの場合について説明したが、樹脂が注入
される側部に沿っての型の２つの半割りの一方が他方に
対して偏らされた端部の形態及び樹脂がそれを介して流
れ型のキャビティの上側部分を充填することを可能とす
るための金属フレームのスリット７は、「シングルイン
ライン」パッケージ以外のパッケージ用のその他の多数
のタイプの型においても効果的に使用することが可能で
ある。
【００２０】型の上側半割りのキャビティを画定する端
部は、樹脂が注入される側部の全体又はその一部に沿っ
て、型の下側半割り内に画定されているインレットチャ
ンネルを介して注入された樹脂が流れ且つ型のキャビテ
ィの上側空間を充填する組立金属フレーム内に画定され
ているスリットの幅の所定の割合だけ内側へオフセット
即ち偏った位置に位置されている。
【００２１】図示例においては、金属フレームにおける
屈曲によってパターン形成されているスリットの実効幅
は０．７５ｍｍであり且つ型の上側半割りの端部を内側
へ前進させることによって発生される制限はスリットの
幅の５３％であり、約０．４０ｍｍである。
【００２２】一般的に、且つ特定のレオロジー及び幾何
学的パラメータに依存して、型の下側半割りの対向する
端部と相対的な型の上側半割りの端部の内側へのオフセ
ット即ち偏りは、金属フレームにおいて画定されるスリ
ットの幅の２０％と７０％との範囲とすることが可能で
ある。
【００２３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 半導体装置のプラスチックパッケージ用に使
用される従来の型の概略断面図。
【図２】 図１における一部の拡大概略図。
【図３】 図１におけるリードフレームを示した概略平
面図。
【図４】 型の上側キャビティに向かっての樹脂の流れ
を抑制する構成を有する従来の型を示した概略断面図。
【図５】 図４の一部の拡大概略図。
【図６】 図４におけるリードフレームを示した概略平
面図。
【図７】 本発明の１実施例に基づく型を示した概略断
面図。
【図８】 図７の一部を示した拡大概略図。
【図９】 図７におけるリードフレームを示した概略平
面図。
【符号の説明】
１ 半導体ダイ ２ 中央パッド ３ 金属リードフレーム ４ 上側半割り ５ 下側半割り ６ キャビティ ７ スリット ９ 上側半割りの内側端部 １０ 下側半割りの内側端部 １１ 突起
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マウロ マッツォーラ イタリア国， 24040 カルベンツァーノ, ビア ギルランデッティ 13 (72)発明者 ロベルト ブリオッキ イタリア国， 20099 セスト サン ジ オバッニ， ビアレ マレッリ 79

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積化半導体装置のプラスチックパッケ
    ージ用の型であって、半導体ダイの打ち抜き加工した組
    立体金属フレームの周辺部のダムバー上で閉塞する２つ
    の半割りから構成されており、前記ダイはパターン形成
    したフレームの周辺部部分の面に関して押し下げられて
    いるフレームの中央パッド上に支持されており、前記中
    央パッドは、少なくとも樹脂の注入ゾーンに沿って、前
    記周辺部分と前記中央パッドとの間にスリットを画定し
    ており、前記スリットを介してインレットチャンネルを
    介して注入された樹脂が流れて前記型のキャビティの上
    側部分を充填し、前記流れスリットを画定している前記
    中央パッドの端部は上方へ屈曲されて前記樹脂の流れを
    妨害し且つ前記樹脂の一部を前記型の下側半割りと前記
    フレームの押し下げられている中央パッドの底部との間
    の比較的幅狭の空間に向けて指向させるスポイラーを形
    成しており、前記型の上側半割りは樹脂の注入側に沿っ
    て内部キャビティを画定しており前記型の下側半割りの
    対向する内側端部に関して内側に偏らされており且つ前
    記スポイラーと共同して前記流れスリットの開口を制限
    する内側端部を有していることを特徴とする型。
  2. 【請求項２】 請求項１において、前記型の上側半割り
    の内側端部の内側への偏りは前記流れスリットの幅の２
    ０％と７０％との間であることを特徴とする型。
JP2000236792A 1999-08-04 2000-08-04 集積化半導体装置のプラスチックパッケージ用偏り端部型 Pending JP2001047473A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99830508A EP1075022A1 (en) 1999-08-04 1999-08-04 Offset edges mold for plastic packaging of integrated semiconductor devices
EP99830508.0 1999-08-04

Publications (1)

Publication Number Publication Date
JP2001047473A true JP2001047473A (ja) 2001-02-20

Family

ID=8243542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236792A Pending JP2001047473A (ja) 1999-08-04 2000-08-04 集積化半導体装置のプラスチックパッケージ用偏り端部型

Country Status (3)

Country Link
US (1) US6592352B1 (ja)
EP (1) EP1075022A1 (ja)
JP (1) JP2001047473A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252615B2 (en) * 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
WO2014038316A1 (ja) * 2012-09-05 2014-03-13 昭和電工株式会社 固体電解コンデンサの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2001167640A (ja) * 1999-12-09 2001-06-22 Yazaki Corp 被覆電線の端末接続部およびその防水処理装置
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
CA2350747C (en) 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
DE10242947B8 (de) * 2002-09-16 2009-06-18 Odelo Led Gmbh Verfahren zum Herstellen von LED-Körpern mit Hilfe einer Querschnittsverengung und Vorrichtung zur Durchführung des Herstellungsverfahrens
US8029720B2 (en) * 2005-11-25 2011-10-04 Dai-Ichi Seiko Co., Ltd. Resin sealing apparatus and resin sealing method
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
JPS63169054A (ja) * 1987-01-06 1988-07-13 Nec Corp 樹脂封止型半導体装置のリ−ドフレ−ム
JP2581113B2 (ja) * 1987-11-25 1997-02-12 三菱電機株式会社 半導体装置のモールド方法および装置
JPH01268159A (ja) * 1988-04-20 1989-10-25 Nec Corp 樹脂封止半導体装置及び成型用金型
IT1243465B (it) * 1990-07-31 1994-06-15 Sgs Thomson Microelectronics Elemento di supporto per una piastra di silicio da utilizzarsi come componente in circuiti elettrici ed elettronici, avente un buon isolamento termico ed elettrico
NL9100857A (nl) * 1991-05-16 1992-12-16 Asm Fico Tooling Stelsel voor het omhullen van een leadframe met chips.
TW199235B (en) * 1991-05-27 1993-02-01 Hitachi Seisakusyo Kk Method to enclose semiconductor devices in resin and semiconductor apparatuses
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
US5275546A (en) * 1991-12-30 1994-01-04 Fierkens Richard H J Plastic encapsulation apparatus for an integrated circuit lead frame and method therefor
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JP2927660B2 (ja) * 1993-01-25 1999-07-28 シャープ株式会社 樹脂封止型半導体装置の製造方法
JPH06302745A (ja) * 1993-04-15 1994-10-28 Sony Corp 半導体チップの樹脂封止構造
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法
US5728600A (en) * 1994-11-15 1998-03-17 Vlt Corporation Circuit encapsulation process
KR0151828B1 (ko) * 1995-07-25 1998-12-01 김광호 패키지 성형장치
EP0782184A1 (en) * 1995-12-29 1997-07-02 STMicroelectronics S.r.l. Heat dissipating and supporting structure for a package
US5793613A (en) * 1995-12-29 1998-08-11 Sgs-Thomson Microelectronics S.R.1. Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
IT1319406B1 (it) * 2000-04-28 2003-10-10 St Microelectronics Srl Involucro protettivo per il contenimento di un circuito integrato susemiconduttore.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252615B2 (en) * 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
US8772916B2 (en) 2006-12-22 2014-07-08 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
WO2014038316A1 (ja) * 2012-09-05 2014-03-13 昭和電工株式会社 固体電解コンデンサの製造方法
JPWO2014038316A1 (ja) * 2012-09-05 2016-08-08 昭和電工株式会社 固体電解コンデンサの製造方法
US9431179B2 (en) 2012-09-05 2016-08-30 Showa Denko K.K. Solid electrolytic capacitor manufacturing method

Also Published As

Publication number Publication date
US6592352B1 (en) 2003-07-15
EP1075022A1 (en) 2001-02-07

Similar Documents

Publication Publication Date Title
US5635220A (en) Molding die for sealing semiconductor device with reduced resin burrs
JP2001047473A (ja) 集積化半導体装置のプラスチックパッケージ用偏り端部型
JPH09115936A (ja) 半導体装置の樹脂封止用金型
US6305921B1 (en) Saw tooth mold
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JPS59150458A (ja) リ−ドフレ−ム
JP2004103823A (ja) 半導体装置の製造方法
IE56790B1 (en) Electronic device method using a leadframe with an integral mold vent means
JP2556250B2 (ja) 半導体装置
JPH09307046A (ja) 金型及び該金型を用いたタイバ−切断方法
KR100298688B1 (ko) 반도체패키지제조용몰드금형의에어벤트구조
JP2855787B2 (ja) 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法
JPH11317484A (ja) リードフレーム及びそれを用いたパッケージ方法
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JPH06216178A (ja) 樹脂封止半導体装置用モールド金型
JPH04326529A (ja) 樹脂封止方法
JPH01318257A (ja) 樹脂封止型電子部品用リードフレーム
KR960006429B1 (ko) 반도체 장치의 패키지 몰딩방법
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JP2810343B2 (ja) 光半導体装置の樹脂封止方法
JPH0714965A (ja) 半導体装置用リードフレーム
JP2004042407A (ja) 半導体装置の樹脂封止用成形金型
JPH06254909A (ja) 半導体装置及びこれを製造する樹脂モールド金型
JPH05129353A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050208