KR960006429B1 - 반도체 장치의 패키지 몰딩방법 - Google Patents

반도체 장치의 패키지 몰딩방법 Download PDF

Info

Publication number
KR960006429B1
KR960006429B1 KR1019900023053A KR900023053A KR960006429B1 KR 960006429 B1 KR960006429 B1 KR 960006429B1 KR 1019900023053 A KR1019900023053 A KR 1019900023053A KR 900023053 A KR900023053 A KR 900023053A KR 960006429 B1 KR960006429 B1 KR 960006429B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
cavity
package
wire
molding compound
Prior art date
Application number
KR1019900023053A
Other languages
English (en)
Other versions
KR920013647A (ko
Inventor
김영수
신상철
김구성
권희준
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019900023053A priority Critical patent/KR960006429B1/ko
Publication of KR920013647A publication Critical patent/KR920013647A/ko
Application granted granted Critical
Publication of KR960006429B1 publication Critical patent/KR960006429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

내용 없음.

Description

반도체 장치의 패키지 몰딩방법
제1도 내지 제4도의 (a),(b)는 종래의 패키지 몰딩방법을 나타낸 도면.
제5도는 종래의 패키지 몰딩방법에 의해 발생한 불량 상태도,
제6도 및 제7도는 이 발명에 따른 패키지 몰딩방법을 나타낸 도면이다.
이 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 장치의 제조공정중, 리드 프레임의 패드에 칩을 본딩하고, 상기 칩과 리드를 와이어 본딩한 다음 칩 보호를 위한 패키지 몰딩방법에 관한 것이다.
일반적으로 패키지 몰딩 타입의 반도체 장치는 제1도에서와 같이, 리드(1)를 와이어(2)로 본딩한 다음 콤파운드로 몰딩하여 칩(3)을 보호하게 된다. 이와같은 반도체 장치는 사용분야가 급속히 늘어나고, 더 많은 정보를 짧은 시간내에 처리하기 위해 반도체 장치의 다기능 및 고집적화에 이르게 되었다.
따라서 반도체 장치의 다기능화 및 고집적화를 이루기 위해 동일한 반도체 패키지에 더 많은 리드(1)를형성하여야 하며, 이를 위해서는 다이패드(4)와 리드(l) 끝단과의 거리가 충분히 확보 되어야 하므로 자연히 리드(1)의 수가 적은 패키지에 비해 와이어 본딩 길이가 길어질 수 밖에 없었다.
이와같은 반도체 장치는 제2도에서와 같이 몰드 프레스의 상,하 플레이트(도시않음)에 고정시킨 상,하의 몰드다이(5)로써 콤파운드를 넣고 햄으로 압력을 가하여 몰딩 콤파운드를 몰드다이의 구석 구석으로 밀어넣어 패키지를 성형하게 된다. 상기 몰드다이(5)에는 나란히 배열 형성된 다수의 몰드캐비티(MoldCavity)(7)흠이 파져 있고, 이 각각의 캐비티(7) 한쪽 끝에는 이 캐비티(7)로 몰딩 콤파운드가 녹아 흘러들어갈 수 있는 게이트(Gate)(8)가 형성되어 있으며, 이 게이트(8)들은 러너(Runner)라 불리우는 길다란 통로로 각각 연결되고, 이 러너(9)는 몰드 중앙에 램포트(6)로 연결되어 몰딩 콤파운드가 램포트(6)를 통해 각각의 캐비티(7)로 흘러들어갈 수 있도록 한 것이다.
그러나 종래의 패키지 몰딩방법에서는 제3도 및 제4도의 (a),(b)에서와 같이 램포트(6)에서 러너(9)를 통하여 캐비티(7)내로 흘러들어가는 통로, 즉 게이트(8)의 주입방향이 화살표(제3도 참조)로 나타낸 바와같이 아래에서 위로 주입되고, 주입위치는 캐비티(7) 일측의 가장자리 또는 중앙부에서 몰딩 콤파운드가 주입되도록 된 것이기 때문에 게이트(8)로 주입된 콤파운드가 화살표(제4도의 (a) 및 (b)참조)의 진행 방향으로 주입되면서 채워지게 된다. 따라서 제5도에서와 같이, 리드(1)와 칩(3)을 연결한 와이어(2)의 길이방향에대하여 수직방향으로 압력을 가하게 되므로 미세 금속선으로 된 와이어(2)가 휘어져 각 접속점이 단락되거나 인접 와이어(2)간에 접속되는 불량이 발생하게 되었던 것이고, 리드 수가 많은 반도체 장치는 와이어의 길이가 길어지게 되므로 더욱더 불량율이 커지게 되는 문제점이 있었으며, 몰딩 콤파운드의 주입 위치가 일측 중앙부위에 형성된 경우에는 불완전 몰딩의 우려도 있는 것이었다.
이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 리드와 칩을 연결하는 와이어에 압력을 가하지 않는 방향으로 몰딩 콤파운드를 주입함으로써 와이어의 휘어짐에 따른 단락 및 주변 와이어간의 접촉으로 인한 쇼트를 방지하여 패키지 몰딩시의 불량을 방지할 수 있는 반도체 장치의 패기지 몰딩방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 이 발명의 특징은, 몰딩 콤파운드를 몰드다이의 램포트에서 러너를통하여 캐비티내로 흘러들어 가게 하여 패키지 몸체를 형성하도록 하는 반도체 장치의 패키지 몰딩방법에 있어서, 상기 러너에서 캐비티로 통하는 게이트의 위치를 상측 또는 하측 캐비티의 중앙부에 형성하여 몰딩 콤파운드가 리드와 칩을 연결하는 와이어의 길이방향이 대하여 평행한 방향으로 주입되거나 다이패드의 밑면과 수평방향으로 주입되도록 하여 패키지 몸체를 형성하는 반도체 장치의 패키지 몰딩방법에 있다.
이하, 이 발명에 따른 반도체 장치의 패키지 몰딩방법에 대한 하나의 실시예를 첨부도면을 참조하여 상세히 설명한다.
제6도 및 제7도는 이 발명에 따른 패키지 몰딩방법을 나타낸 것으로, 몰딩 콤파운드를 몰드다이의 램포트에서 러너를 통하여 캐비티(17a),(17b)내로 주입하기 위한 통로, 즉 게이트(18)가 상측 캐비티(17)의 중앙부에 형성된다. 따라서 와이어 본딩된 리드 프레임을 상기 몰드다이의 상,하측 캐비티(17a),(17b) 사이에 넣고, 몰드다이의 램포트에 몰딩 콤파운드을 넣은 다음 램으로 압력을 가하여 눌러주면, 상기 몰딩 콤파운드가 러너를 통해 각 캐비티(17a),(17b)내로 흘러들어 가게되고, 제6도에서와 같이, 러너에서 캐비티(l7a),(17b)로 몰딩 콤파운드가 주입되는 게이트(18)의 위치가 상측의 캐비티(17a) 중앙부에 형성되어 있기때문에 화살표 방향으로 몰딩 콤파운드가 유입되어 캐비티(17a),(17b)내를 채우게 된다. 이때, 제7도에서와같이, 상측의 캐비티(17a) 중앙부에서 주입된 몰딩 콤파운드는 리드(11)와 칩(l3)을 연결한 와이어(12)의 길이방향으로 주입되므로 와이어(l2)가 휘어져 주변 와이어(12)와 접촉되는 것에 의해 발생하는 불량을 방지할 수 있게 된다.
또한 이 발명은 캐비티(17a)의 상측 중앙부위와 대응된 위치인 하측 캐비티(17b)의 중앙부에 게이트를 형성시킬 수도 있고, 이 경우 상측 캐비티(17a)의 중앙부에 게이트를 형성한 방법과 동일한 작용을 할수 있게 됨은 자명한 사실이다. 또한, 상측 또는 하측의 캐비티(17b)에 게이트를 2개 형성함으로써 상술한 바와같이 이 발명에 따른 작용을 할수 있게 됨과 동시에 게이트가 1개 형성되어 있을 때보다 몰딩시간을 단축시킬 수 있게 되는 이점이 있는 것이다.
이상에서와 같이 이 발명에 따른 반도체 장치의 패키지 몰딩방법에 의하면, 몰드다이의 캐비티내로 몰딩콤파운드가 주입되게 하는 게이트가 캐비티의 상측 또는 하측 중앙부에 형성되게 하여, 몰딩 콤파운드가 리드와 칩에 본딩된 와이어의 길이방향으로 주입되게 함으로써 몰딩 콤파운드의 주입시 와이어에 압력을 가하지 않게 되므로, 와이어가 휘어지거나 주번와이어와 접촉되는 쇼트가 발생하는 것이 방지되고, 또한 와이어가 끊어지지 않게 되며. 몰딩 콤파운드가 아래로부터 위로 차 오르게 되므로 불완전 몰딩의 문제를 해결할 수 있게 되는 것이다.

Claims (1)

  1. 몰딩 콤파운드를 몰드다이의 램포트에서 러너를 통하여 캐비티내로 흘러 들어가게 하여 패키지 몸체를 형성하도록 하는 반도체 장치의 패키지 몰딩방법에 있어서, 상기 러너에서 캐비티로 통하는 게이트의 위치를 상측 또는 하측 캐비티의 중앙부에 형성하여 몰딩 콤파운드가 리드와 칩을 연결하는 와이어의 길이방향에 대하여 평행한 방향으로 주입되거나 다이패드의 밑면과 수평방향으로 주입되도록 하여 패키지 몸체를 형성함을 특징으로 하는 반도체 장치의 패키지 몰딩방법.
KR1019900023053A 1990-12-31 1990-12-31 반도체 장치의 패키지 몰딩방법 KR960006429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900023053A KR960006429B1 (ko) 1990-12-31 1990-12-31 반도체 장치의 패키지 몰딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900023053A KR960006429B1 (ko) 1990-12-31 1990-12-31 반도체 장치의 패키지 몰딩방법

Publications (2)

Publication Number Publication Date
KR920013647A KR920013647A (ko) 1992-07-29
KR960006429B1 true KR960006429B1 (ko) 1996-05-15

Family

ID=19309383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900023053A KR960006429B1 (ko) 1990-12-31 1990-12-31 반도체 장치의 패키지 몰딩방법

Country Status (1)

Country Link
KR (1) KR960006429B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
KR920013647A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US4641418A (en) Molding process for semiconductor devices and lead frame structure therefor
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US5422314A (en) Lead frame and production method for producing semiconductor device using the lead frame
KR960006429B1 (ko) 반도체 장치의 패키지 몰딩방법
JPH1022309A (ja) 半導体素子の樹脂封止金型
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
JPH06232195A (ja) 半導体装置の製造方法およびリードフレーム
JP2598988B2 (ja) 電子部品の樹脂封止成形方法
JPH0342495B2 (ko)
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
JPH04133453A (ja) 半導体装置用リードフレーム
JP2778332B2 (ja) 半導体装置の製造方法
JP3609821B1 (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
KR0163553B1 (ko) 플라스틱 패캐지의 몰드게이트 배치방법
JP2925375B2 (ja) 電子部品におけるモールド部の成形方法
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
JPH06302745A (ja) 半導体チップの樹脂封止構造
JPH09260410A (ja) 樹脂封止型半導体装置の製造方法及び製造装置
JPH0726088Y2 (ja) トランスファー成形用金型
JPH0714965A (ja) 半導体装置用リードフレーム
JPH0697217A (ja) ガイドリング付半導体パッケージ成形用金型及び方法
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이
JPH08330343A (ja) 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee