JPH04290257A - プリント回路板上に搭載するための半導体装置 - Google Patents

プリント回路板上に搭載するための半導体装置

Info

Publication number
JPH04290257A
JPH04290257A JP3337816A JP33781691A JPH04290257A JP H04290257 A JPH04290257 A JP H04290257A JP 3337816 A JP3337816 A JP 3337816A JP 33781691 A JP33781691 A JP 33781691A JP H04290257 A JPH04290257 A JP H04290257A
Authority
JP
Japan
Prior art keywords
leads
lead
plastic
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3337816A
Other languages
English (en)
Inventor
Mark R Schneider
マーク　アール　シュナイダー
Michael J Steidl
マイケル　ジェイ　スティードル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH04290257A publication Critical patent/JPH04290257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置のパッケ
ージングに関し、特にＤＩＰ（デュアルインラインパッ
ケージ；ｄｕａｌ　ｉｎ−ｌｉｎｅ　ｐａｃｋａｇｅ）
、ＰＱＦＰ（プラスチッククォードフラットパック；ｐ
ｌａｓｔｉｃ　ｑｕａｄ　ｆｌａｔ　ｐａｃｋ）および
ＰＬＣＣ（プラスチックリーデットチップキャリヤ；ｐ
ｌａｓｔｉｃ　ｌｅａｄｅｄ　ｃｈｉｐ　ｃａｒｒｉｅ
ｒ　）などのタイプの半導体装置パッケージに関するも
のである。
【０００２】
【従来の技術】現在のプラスチックパッケージング技術
は、半導体ダイ（半導体チップ）の周囲にプラスチック
“ボディ”を成形することを含む。成形に先立ち、半導
体ダイは、複数のリードを有するリードフレームに取付
けられる。この複数のリードは、最終的には、半導体装
置をプリント回路板上の導電部の如き外部回路に接続す
るために、パッケージから突出する。従来から、ＤＩＰ
、ＰＱＦＰ、およびＰＬＣＣを含む種々のタイプのプラ
スチックパッケージが知られている。
【０００３】図１および図２に、従来の典型的なプラス
チックパッケージされた半導体装置１００を示す。半導
体チップ（半導体ダイ）１０２は、例えば多数のボンド
ワイヤ１０４によって、対応する数のリード１０６の内
側端部に接続される。半導体チップをリードの内側端部
に接続する技術としては、そのほかの技術も知られてい
る。プラスチックボディ１０８は、種々の成形技術のう
ちのいずれかによって、半導体チップ１０２およびリー
ド１０６の内側端部を囲むように成形される。リード１
０６における、ボディ１０８の外部へ露出する外側部分
は、（鎖線Ｃで示す位置で）下方へ折曲げられ、さらに
（鎖線Ｄで示す位置で）外方へ折曲げられて、一般に“
ガルウィング”（かもめの翼）と称される形状になされ
る。各リード１０６は、その幅（ｗ）が千分の６インチ
（約０．２ｍｍ）のオーダーとされ、その隣り合うリー
ド１０６間の間隔（ｓ）は典型的には、千分の１０イン
チ（約０．２５ｍｍ）のオーダーとされている。
【０００４】この発明では、リードの“ピッチ”すなわ
ち隣り合うリードの中心間距離が０．５ｍｍ以下の場合
に特に重要となる。このようなリードの中心間距離は、
隣り合うリードの間の間隔（ｓ）が０．２５ｍｍ以下の
場合に相当する。
【０００５】図２には、多数のリード１０６を有するリ
ードフォーム（リードフレーム）１２０を示す。このリ
ードフレーム１０６は、千分の数インチ（すなわち０．
００４〜０．００６インチ）のオーダーの厚み（ｔ）を
有する導電箔から作られる。リード１０６の材料として
は、典型的には銅もしくは“４２合金”が用いられる。 図示されるように、リード１０６の外側端部は、リード
フレーム１２０の外側角環状部分１２２に続いている。 最終的には、この外側角環状部分１２２から、完成した
（パッケージングされた）装置が鎖線Ａに示す位置で切
取られる。図２における特別の注釈として、鎖線Ｂで示
す位置（ボディ１０８の外縁に最近接するかまたはその
外縁位置）において、隣り合うリード１０６間が“ダム
バー”１２４によってブリッジされていることがある。 このダムバー１２４は、リード１０６を形成する導電材
料によって作られており、したがってその厚みもリード
１０６と同じである。ダムバー１２４は、各リードの内
側端部の整列状態を維持するに役立つが、このほか典型
的には箔によって作られるダイ取付けパッド（図示せず
）が適用されてこれも同じ役割を果たす。より重要なこ
とには、ダムバー１２４は、成形プロセスでは微妙な問
題がある。
【０００６】成形工程においては、リードフレーム１２
０（これは半導体チップ１０２に取付けられている）は
、金型（図示せず）の貝殻状の２つの半型（上型および
下型）の間に挟まれる。半導体チップ１０２およびリー
ド１０６の内側端部は金型内（その金型のキャビティ内
）に位置させられ、金型内にプラスチックが充填される
。リード１０６は金型の上型および下型の間にギャップ
をもたらすが、各リード１０６の間からボディ１０８の
外側へプラスチックが飛び出すことをダムバー１２４が
阻止する。半導体チップがプラスチックボディ内にパッ
ケージされた後には、ダムバー１２４は切取られ、リー
ド１０６の外側端部の間に飛び出して残っているプラス
チックは“デジャンキング”工程で除去される。
【０００７】
【発明が解決しようとする課題】半導体装置におけるリ
ードの数が増加すれば、リードは薄くかつ細くなる傾向
を有する（各リードの間の間隔は実操業上の条件によっ
てその最小値が制限される。）。したがって半導体装置
の取扱い上において、各リードを整列状態に保つこと、
とりわけ各リードが同一平面上に位置しかつ互いに平行
であるように（そしてゆがみがないように）維持するこ
とが困難となる。さらに、各リードは、より脆弱となる
から、半導体装置が搭載されるプリント回路板上の配線
パターンの各導電部に対して各リードが正しく対応する
ように、各リードを整列状に保つことが困難となる。
【０００８】したがってこの発明は、より堅固で強いリ
ードを有する、プラスチックパッケージされた半導体装
置を提供することを目的とする。
【０００９】またこの発明の目的は、より堅固でかつ強
いリードを有する、プラスチックパッケージされた半導
体装置を形成する技術を提供するにある。
【００１０】さらにこの発明は、プリント回路板上の配
線パターンに対して整列状態を維持することが容易なリ
ードを有する、プラスチックパッケージされた半導体装
置を提供することを目的とする。
【００１１】さらにこの発明は、プリント回路板上の配
線パターンに対して整列状態を維持することが容易なリ
ードを有する、プラスチックパッケージされた半導体装
置を形成する技術を提供することを目的とする。
【００１２】さらにこの発明の他の目的は、プリント回
路板上の配線パターンの各導電部に対して、プラスチッ
クパッケージされた半導体装置の各リードを容易に整列
状態に維持することができるような、プラスチックパッ
ケージされた半導体装置とプリント回路板との配置関係
についての位置決め技術を提供するにある。
【００１３】
【課題を解決するための手段】前述のような目的を達成
するため、この発明の、プリント回路板上に搭載するた
めの半導体装置は、基本的には、請求項１で規定してい
るように、半導体チップと；内側端部および外側端部を
有する複数の導電リードと；前記半導体チップを前記リ
ードの内側端部に接続するための手段と；前記半導体チ
ップおよびリードの内側端部を囲むように形成されたプ
ラスチックボディと；前記リードの外側端部を、互いに
整列状に維持するための手段とを有してなり；リードの
外側端部を互いに整列状に維持するための前記手段が、
隣り合う各リード間のプラスチック製のウェッブからな
り、そのウェッブは、前記プラスツチックボディと連続
一体に作られるとともに、そのプラスチックボディから
各リードの間をそのリードの外側端部へ向けて延出され
ていることを特徴としている。
【００１４】また請求項２の発明の、プリント回路板上
に搭載するための半導体装置は、半導体チップと；内側
端部および外側端部を有する複数の半導体リードと；前
記半導体チップを前記リードの内側端部に接続するため
の手段と；前記半導体チップとリードの内側端部とを囲
むように形成されたプラスチックボディと；前記リード
の外側端部を、互いに整列状に維持するための手段とを
有してなり；リードの外側端部を互いに整列状に維持す
るための前記手段が、隣り合う各リード間のプラスチッ
ク製のウェッブからなり；さらに、プリント回路板上の
配線パターンからなる導電部に対してリードの外側端部
を整列状に維持するための手段を有し；リードの外側端
部をプリント回路上の配線パターンからなる導電部に対
して整列状に維持するための前記手段が、前記各ウェッ
ブに形成された突起からなり、その突起は、前記プラス
チックボディおよびウェッブと同じプラスチック材料か
らなることを特徴としている。
【００１５】さらに請求項３の発明の、プリント回路板
上に搭載するための半導体装置は、半導体チップと；内
側端部および外側端部を有する複数の導電リードと；前
記半導体チップを前記リードの内側端部へ接続するため
の手段と；前記半導体チップおよびリードの内側端部を
囲むように形成されたプラスチックボディと；前記リー
ドの外側端部を、互いに整列状に維持するための手段と
；プリント回路板上の配線パターンからなる導電部に対
してリードの外側端部を整列状に維持するための手段と
を有してなり；リードの外側端部をプリント回路上の配
線パターンからなる導電部に対して整列状に維持するた
めの前記手段が、隣り合う各リード外側端部の間に形成
された突起からなることを特徴としている。
【００１６】そしてまた請求項４の発明の、プリント回
路板上に搭載するための半導体装置は、半導体チップと
；内側端部および外側端部を有する複数の導電リードと
；前記半導体チップを前記リードの内側端部に接続する
ための手段と；前記半導体チップおよびリードの内側端
部を囲むように形成されたプラスチックボディと；前記
リードの外側端部を、互いに整列状に維持するための手
段と；前記リードの外側端部を、プリント回路板上の配
線パターンからなる導電部に対して整列状に維持するた
めの手段とを有してなり；前記プリント回路板に複数の
凹部が形成されており、かつその各凹部は、前記配線パ
ターンの隣り合う各導電部の間に位置しており、；さら
に、プリント回路板上の配線パターンからなる導電部に
対してリードの外側端部を整列状に維持するための前記
手段が、各リードの外側端部の間に形成された突起から
なり、各突起は、プリント回路板に形成された前記複数
の凹部のうちの対応するものに適合するような寸法およ
び形状に作られていることを特徴としている。
【００１７】一方請求項５の発明および請求項６の発明
は、プラスチックパッケージされた半導体装置のリード
の端部にウェッブを形成する方法についてのものである
。そのうち請求項５の発明の方法は、半導体チップを複
数のリードに接続する工程と；リードの外側端部がボデ
ィの外部へ延出するように、前記半導体チップを囲むプ
ラスチックボディを成形する工程とを有し；ボディを成
形する工程において、ボディを形成するプラスチック材
料が、隣り合う各リード間でボディの外側へ飛び出るよ
うにし、これによりボディの外部の隣り合う各リード間
にボディと一体となるウェッブを形成し；さらに各ウェ
ッブの外側端部に、プリント回路板の対応する凹部に適
合するような寸法・形状を有する突起を形成することを
特徴とするものである。
【００１８】また請求項６の発明の方法は、半導体チッ
プを複数のリードに接続する工程と；リードの外側端部
がボディの外側へ延出するように、前記半導体チップを
囲むプラスチックボディを成形する工程とを有し；ボデ
ィを成形する工程において、ボディを形成するプラスチ
ック材料が、隣り合う各リード間でボディの外側へ飛び
出るようにし、これによりボディの外部の隣り合う各リ
ード間にボディと一体となるウェッブを形成し；さらに
各ウェッブの外側の部分がリードの外側端部の間をブリ
ッジするつなぎ部材として残るように、各ウェッブの内
側の部分を切り取ることを特徴とするものである。
【００１９】さらに請求項７の発明は、プラスチックパ
ッケージされた半導体装置とプリント回路板との間の整
列位置決め方法についてのものであり、この請求項７の
発明は、隣り合う各リードの外側端部の間にプラスチッ
クからなるウェッブを備えた、プラスチックパッケージ
された半導体装置を形成することと；前記各ウェッブに
整列用の突起を形成することと；プリント回路板に、前
記各突起に対応する凹部を形成することと；プリント回
路板上に、前記突起が前記凹部に適合するように半導体
装置を搭載すること；とからなることを特徴とするもの
である。
【００２０】
【作用】この発明においては、プラスチックパッケージ
された半導体装置は、成形されたプラスチックボディと
、それから延出する複数のリードとを有している。ボデ
ィを成形する際においては、プラスチックは隣り合うリ
ード間でボディの外側へ飛び出て、各リードの間にウェ
ッブを形成する。このウェッブは、リードを補強して、
各リードが平坦性、平行性を保つように整列状態に維持
する機能を果たす。なおこれらのウェッブは、リードが
折曲げられる領域では切取られても良く、その場合には
、ウェッブはリードの先端部間にのみタイバー（つなぎ
部材）として残る。さらに、そのウェッブにおけるリー
ドの先端近くの位置には、プリント回路板に対向する側
に突起（バンプ）が形成され、その突起は、各リードを
プリント回路板上の配線パターンの各導電部（各リード
を接続するべき部分）に対して正しく対応するように整
列させる機能を果たす。具体的には、その突起は、それ
を受けるべくその突起に対応する凹部が形成されている
プリント回路板に適合して半導体装置を位置決めする役
割を果たす。
【００２１】この発明のプラスチックパッケージされた
半導体装置は、プリント回路板以外の媒体にも搭載でき
るが、その媒体は、プリント回路板の配線パターンの如
く接続されるべき部分を有する媒体でなければならない
。
【００２２】
【実施例】図１および図２には、従来技術によるプラス
チックパッケージされた半導体装置１００が示されるが
、これについては既に説明した。このようなパッケージ
を形成する技術すなわち、リードフレームに半導体ダイ
（半導体チップ）を搭載し、半導体チップおよびリード
の内側部分を囲むようにプラスチックボディを成形し、
リードフレームを切離し、そして各リードの間の余分な
プラスチックの突出部分を“デジャンキング”（除去）
する技術は良く知られている。
【００２３】図３、図４および図５には、この発明によ
るプラスチックパッケージされた半導体装置２００を、
その製造過程の種々の段階で示す。図３において、半導
体装置２００は、ボディ２０２（図１におけるボディ１
０８に対応する）と、複数のリード２０４（図１におけ
るリード１０６に対応する）とを有している。従来技術
と同様に、リード２０４は、千分の数インチのオーダー
の厚さ（ｔ）を有する導電箔によって作られ、リード２
０４それ自体は千分の６インチのオーダーの幅（ｗ）を
有している。隣り合うリード２０４間の間隔（ｓ）は千
分の１５インチのオーダーである。このようにして、隣
り合うリード２０４の間の隙間に空間２０６が形成され
る。図示はしないが、図１および図２に関して説明した
ように、半導体チップがリード２０４の内側端部に取付
けられる。
【００２４】図３、図４に示されるように、リード２０
４は従来技術と同様にリードフレーム２１０の外側環状
部分２０８に連続している。図３、図４で明らかなよう
に、ダムバー（図２のダムバー１２４）は存在しない。 したがって空間２０６は、隣り合うリード２０４と、ボ
ディ２０２の外側縁部（鎖線“Ｂ”で示す）と、角環状
部分２０８とによって画定される。
【００２５】この発明によれば、ボディ２０２を成形す
るために用いられるプラスチック成形材料は隣り合うリ
ード２０４の間の隙間に飛び出て（滲み出て）、空間２
０６を実質的に完全に埋める。これによって導電リード
２０４の隣り合う各１対の間にプラスチック“ウェッブ
”２２０が形成される。各ウェッブ２２０はリード２０
４の厚み（ｔ）と実質的に等しい厚みを有し、かつ隣り
合うリード２０４の間の間隔（ｓ）と実質的に等しい幅
を有する。最終的には、角環状部分２０８は切取られる
（図２について説明したと同様に鎖線Ａに沿って）。 その後半導体装置２００を取り扱うにあたっては、リー
ドの間の隙間のプラスチックウェッブ２２０は、リード
を保持しかつリードの平坦性および平行性（および歪み
のなさ）を維持するに役立つ。
【００２６】実際上の価値はないが、リードフレーム２
１０には、初期においてはダムバーが形成されていても
良い。しかしながら空間２０６にプラスチック成形材料
が流れ込むことを妨げないように、成形に先立ってダム
バーは切取られている必要がある。
【００２７】図に示すような、対称な側にそれぞれ複数
の導電リードが並んでいるＤＩＰ半導体装置の例では、
半導体装置の各々の側にｎ本のリードとｎ−１個のウェ
ッブが存在する。その他のプラスチックパッケージされ
た半導体装置でも同様な原則が適用される。図４および
図５に詳細に示されるように、各ウェップ２２０には、
そのウェッブの外側部分に下方（これらの図における下
方）へ突出する“バンプ”（突起）２２２が形成されて
いる。これらの突起２２２は、成形工程中（図６に関し
て後に説明する）において、各リード２０４の中間でか
つリード２０４の外側端部近くの位置に形成される。
【００２８】図５に示されるように、各リード２０４は
、その最も先端の部分をプリント回路板（図７参照）の
上の配線パターンなどに取り付けるため、その先端部分
がボディ２０２と平行でかつボディ２０２よりも下側の
位置で外側へ延出するように、最終的にはガルウィング
（かもめの翼）形状に成形される。
【００２９】以上の説明では、ウェッブ２２０は、隣り
合うリードの各対の間のすべての空間２０６に形成され
ている。しかしながら、ウェッブ２２０は隣り合うリー
ドの各対のうち、少なくとも最も外側（終端側）に位置
するリード対の間（半導体装置２００のコーナー部分に
相当する位置）に形成されていれば良い。
【００３０】さらにリードをガルウィング形状に成形す
る際において、ウェッブ２２０のうち本来重要なのは突
起２２２が形成されている先端部分である。最終的には
、ウェッブ２２０の内側部分は切取られても良い。
【００３１】図には示していないが、以上の変形例とし
て、プラスチック材料は突起２２２の反対側においてリ
ードを越えて流れても良い。
【００３２】図６には、プラスチックボディ２０２とプ
ラスチックウェッブ２２０および突起２２２を成形する
ために用いられる金型３００の下型３０２を示す。この
下型３０２には突起２２２を形成するための複数の凹部
３０４が存在する。リード２０４の位置を鎖線で示して
いる。好ましい成形方法は高圧のトランスファー成形で
ある。金型の上型と下型の間には、リードによってギャ
ップが形成される。従来技術では、ダムバーが金型中に
プラスチック成形材料を閉じ込めておく機能を果たして
いた。この発明では、プラスチック成形材料がリードの
間からボディの外側へ滲み出てウェッブ２２０を形成す
ることが許容（促進）される。それよりも過剰なプラス
チック材料の滲出は外側角環状部分２０８（図３参照）
によって制限される。
【００３３】図７には、プリント回路板４００に搭載さ
れるべきこの発明による完成された半導体装置２００を
示す。プリント回路板には、リード２０４の形状（リー
ド２０４の外側端部の形状）に対応する（符合する）よ
うな配線パターンの導電部４０２が形成されている。さ
らにプリント回路板には、突起２２２に対応するように
間隔をおいて配列された複数の凹部４０６が形成されて
いる。これらの凹部はプリント回路板を貫通する単純な
孔であっても良い。プラスチックパッケージされた半導
体装置２００がプリント回路板４００に搭載される際に
は、リード２０４の外側端部は導電部４０２上に位置し
、突起２２２は凹部４０６に位置する。突起２２２は半
導体装置２００をプリント回路板４００に搭載する際に
位置決め部材として機能し、プリント回路板４００に対
して半導体装置２００を正しい位置に維持すること、特
に導電部４０６に対しリード２０４を正しい位置に維持
することに寄与する。これは、半導体装置と回路基板を
組立てるに際して極めて有利となる。また各リードの間
のウェッブが取扱い上の支持機能を有することは明らか
である。
【００３４】リード（すなわち符号２０４）が導電部（
符号４０２）上に載置される場合には、リードは導電部
に例えばリフロー処理等によって半田付けされる。導電
部がリードの外縁を囲むようなパターンで形成されてい
る場合には、リードはワイヤーボンド等の手段により導
電部に接続される。
【００３５】図７に示すように、ウェッブ２２０の内側
端部、特にリードが折曲げられる領域（折曲げ位置を鎖
線ＣおよびＤによって示す）の部分は除去（デジャンキ
ング）しても良く、この場合にはウェッブ２２０は、リ
ード２０４の先端部間をブリッジするプラスチック“タ
イバー”（つなぎ部材）２２０ａの部分のみが残される
。これらのつなぎ部材、すなわち“狭められたウェッブ
”２２０ａの長さ（リードに沿った方向の長さ）は千分
の１０から２０インチのオーダーであれば良い。
【００３６】
【発明の効果】この発明の半導体装置によれば、ボディ
から延出するリード間に形成されているウェッブが、リ
ードを補強する役割を果たし、そのためリード部分が堅
固となり、その平坦性、平行性を確実に維持して、半導
体装置の取扱いを容易にすることができる。またそのウ
ェッブによってリードが正しく整列状態に維持されると
ころから、プリント回路板上に半導体装置を搭載するに
あたって、プリント回路板上の配線パターンの各導電部
（リードを接続すべき部分）に対してリードを正しい位
置に保つことが容易となる。
【００３７】さらに、特にリードの先端近くの位置にお
いてウェッブに突起を形成した場合、その突起がリード
をプリント回路板上の配線パターンの導電部に対して位
置決めさせる機能を果たすから、プリント回路板上に半
導体装置を搭載しかつリードをプリント回路板上の導電
部に接続するにあたって、リードの位置を容易かつ正確
に導電部の位置に合致させることができる。
【００３８】したがってこの発明によれば、半導体装置
の取扱いが容易となるとともに、プリント回路板上への
半導体装置の搭載、接続作業を従来よりも格段に簡単か
つ容易に行なうことが可能となる。
【図面の簡単な説明】
【図１】従来技術によって完成されたプラスチックパッ
ケージ半導体装置の斜視図である。
【図２】図１に示される半導体装置を、その製造過程に
おける中間段階で示す部分省略平面図であってリードフ
レームが示されている。
【図３】この発明のプラスチックパッケージ半導体装置
について、その製造過程における中間段階で示す平面図
である。
【図４】図３の半導体装置を図３中のＸ−Ｘ線の位置で
示す断面図である。
【図５】この発明によって完成されたプラスチックパッ
ケージ半導体装置を図３のＹ−Ｙ線に相当する位置で示
す正面図である。
【図６】この発明においてプラスチックパッケージ半導
体装置を成形するための金型の下型を示す斜視図である
。
【図７】この発明により完成された半導体装置をプリン
ト回路板上に搭載する状況を示す拡大斜視図である。
【符号の説明】
１０２　　半導体チップ ２００　　半導体装置 ２０２　　プラスチックボディ ２０４　　リード ２２０　　ウェッブ ２２０ａ　　つなぎ部材 ２２２　　突起 ４００　　プリント回路板 ４０２　　導電部 ４０６　　凹部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップと；内側端部および外側
    端部を有する複数の導電リードと；前記半導体チップを
    前記リードの内側端部に接続するための手段と；前記半
    導体チップおよびリードの内側端部を囲むように形成さ
    れたプラスチックボディと；前記リードの外側端部を、
    互いに整列状に維持するための手段とを有してなり；リ
    ードの外側端部を互いに整列状に維持するための前記手
    段が、隣り合う各リード間のプラスチック製のウェッブ
    からなり、そのウェッブは、前記プラスツチックボディ
    と連続一体に作られるとともに、そのプラスチックボデ
    ィから各リードの間をそのリードの外側端部へ向けて延
    出されていることを特徴とする、プリント回路板上に搭
    載するための半導体装置。
  2. 【請求項２】　　半導体チップと；内側端部および外側
    端部を有する複数の半導体リードと；前記半導体チップ
    を前記リードの内側端部に接続するための手段と；前記
    半導体チップとリードの内側端部とを囲むように形成さ
    れたプラスチックボディと；前記リードの外側端部を、
    互いに整列状に維持するための手段とを有してなり；リ
    ードの外側端部を互いに整列状に維持するための前記手
    段が、隣り合う各リード間のプラスチック製のウェッブ
    からなり；さらに、プリント回路板上の配線パターンか
    らなる導電部に対してリードの外側端部を整列状に維持
    するための手段を有し；リードの外側端部をプリント回
    路上の配線パターンからなる導電部に対して整列状に維
    持するための前記手段が、前記各ウェッブに形成された
    突起からなり、その突起は、前記プラスチックボディお
    よびウェッブと同じプラスチック材料からなることを特
    徴とする、プリント回路板上に搭載するための半導体装
    置。
  3. 【請求項３】　　半導体チップと；内側端部および外側
    端部を有する複数の導電リードと；前記半導体チップを
    前記リードの内側端部へ接続するための手段と；前記半
    導体チップおよびリードの内側端部を囲むように形成さ
    れたプラスチックボディと；前記リードの外側端部を、
    互いに整列状に維持するための手段と；プリント回路板
    上の配線パターンからなる導電部に対してリードの外側
    端部を整列状に維持するための手段とを有してなり；リ
    ードの外側端部をプリント回路上の配線パターンからな
    る導電部に対して整列状に維持するための前記手段が、
    隣り合う各リード外側端部の間に形成された突起からな
    ることを特徴とする、プリント回路板上に搭載するため
    の半導体装置。
  4. 【請求項４】　　半導体チップと；内側端部および外側
    端部を有する複数の導電リードと；前記半導体チップを
    前記リードの内側端部に接続するための手段と；前記半
    導体チップおよびリードの内側端部を囲むように形成さ
    れたプラスチックボディと；前記リードの外側端部を、
    互いに整列状に維持するための手段と；前記リードの外
    側端部を、プリント回路板上の配線パターンからなる導
    電部に対して整列状に維持するための手段とを有してな
    り；前記プリント回路板に複数の凹部が形成されており
    、かつその各凹部は、前記配線パターンの隣り合う各導
    電部の間に位置しており、；さらに、プリント回路板上
    の配線パターンからなる導電部に対してリードの外側端
    部を整列状に維持するための前記手段が、各リードの外
    側端部の間に形成された突起からなり、各突起は、プリ
    ント回路板に形成された前記複数の凹部のうちの対応す
    るものに適合するような寸法および形状に作られている
    ことを特徴とする、プリント回路板上に搭載するための
    半導体装置。
  5. 【請求項５】　　半導体チップを複数のリードに接続す
    る工程と；リードの外側端部がボディの外部へ延出する
    ように、前記半導体チップを囲むプラスチックボディを
    成形する工程とを有し；ボディを成形する工程において
    、ボディを形成するプラスチック材料が、隣り合う各リ
    ード間でボディの外側へ飛び出るようにし、これにより
    ボディの外部の隣り合う各リード間にボディと一体とな
    るウェッブを形成し；さらに各ウェッブの外側端部に、
    プリント回路板の対応する凹部に適合するような寸法・
    形状を有する突起を形成することを特徴とする、プラス
    チックパッケージされた半導体装置のリードの端部にウ
    ェッブを形成する方法。
  6. 【請求項６】　　半導体チップを複数のリードに接続す
    る工程と；リードの外側端部がボディの外側へ延出する
    ように、前記半導体チップを囲むプラスチックボディを
    成形する工程とを有し；ボディを成形する工程において
    、ボディを形成するプラスチック材料が、隣り合う各リ
    ード間でボディの外側へ飛び出るようにし、これにより
    ボディの外部の隣り合う各リード間にボディと一体とな
    るウェッブを形成し；さらに各ウェッブの外側の部分が
    リードの外側端部の間をブリッジするつなぎ部材として
    残るように、各ウェッブの内側の部分を切り取ることを
    特徴とする、プラスチックパッケージされた半導体装置
    のリードの端部にウェッブを形成する方法。
  7. 【請求項７】　　隣り合う各リードの外側端部の間にプ
    ラスチックからなるウェッブを備えた、プラスチックパ
    ッケージされた半導体装置を形成することと；前記各ウ
    ェッブに整列用の突起を形成することと；プリント回路
    板に、前記各突起に対応する凹部を形成することと；プ
    リント回路板上に、前記突起が前記凹部に適合するよう
    に半導体装置を搭載すること；とからなることを特徴と
    する、プラスチックパッケージされた半導体装置とプリ
    ント回路板との間の整列位置決め方法。
JP3337816A 1990-11-27 1991-11-27 プリント回路板上に搭載するための半導体装置 Pending JPH04290257A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/619,108 US5051813A (en) 1989-12-19 1990-11-27 Plastic-packaged semiconductor device having lead support and alignment structure
US07/619108 1990-11-27

Publications (1)

Publication Number Publication Date
JPH04290257A true JPH04290257A (ja) 1992-10-14

Family

ID=24480488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3337816A Pending JPH04290257A (ja) 1990-11-27 1991-11-27 プリント回路板上に搭載するための半導体装置

Country Status (5)

Country Link
US (1) US5051813A (ja)
EP (1) EP0488091B1 (ja)
JP (1) JPH04290257A (ja)
DE (1) DE69127799T2 (ja)
ES (1) ES2109931T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559365A (en) * 1993-12-28 1996-09-24 Nec Corporation Semiconductor device including a plurality of leads each having two end portions extending downward and upward

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
US5201664A (en) * 1992-02-12 1993-04-13 Amp Incorporated Alignment member for use with surface mount contacts
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
US5557066A (en) * 1993-04-30 1996-09-17 Lsi Logic Corporation Molding compounds having a controlled thermal coefficient of expansion, and their uses in packaging electronic devices
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5670429A (en) * 1993-06-30 1997-09-23 Rohm Co. Ltd. Process of conveying an encapsulated electronic component by engaging an integral resin projection
KR0157905B1 (ko) * 1995-10-19 1998-12-01 문정환 반도체 장치
US5784260A (en) * 1996-05-29 1998-07-21 International Business Machines Corporation Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate
US6198172B1 (en) * 1997-02-20 2001-03-06 Micron Technology, Inc. Semiconductor chip package
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
JP2000150725A (ja) * 1998-11-05 2000-05-30 Sony Corp 半導体装置およびその製造方法
US6991960B2 (en) 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
DE102011088335A1 (de) 2011-12-13 2013-06-13 Robert Bosch Gmbh Steuergerät für ein Kraftfahrzeug

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
US3716764A (en) * 1963-12-16 1973-02-13 Texas Instruments Inc Process for encapsulating electronic components in plastic
JPS6298759A (ja) * 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
JPS63136550A (ja) * 1986-11-27 1988-06-08 Toshiba Corp 半導体装置
JP2522287B2 (ja) * 1987-02-23 1996-08-07 ソニー株式会社 半導体装置
JPH01106390A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd メモリーカートリッジ
JPH01241196A (ja) * 1988-03-23 1989-09-26 Nec Corp 集積回路およびその搭載基板
JPH0779148B2 (ja) * 1988-11-29 1995-08-23 太陽誘電株式会社 Ｑｆｐ型混成集積回路のリード付け方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559365A (en) * 1993-12-28 1996-09-24 Nec Corporation Semiconductor device including a plurality of leads each having two end portions extending downward and upward

Also Published As

Publication number Publication date
US5051813A (en) 1991-09-24
DE69127799T2 (de) 1998-03-12
EP0488091B1 (en) 1997-10-01
EP0488091A3 (en) 1993-06-09
EP0488091A2 (en) 1992-06-03
ES2109931T3 (es) 1998-02-01
DE69127799D1 (de) 1997-11-06

Similar Documents

Publication Publication Date Title
JPH04290257A (ja) プリント回路板上に搭載するための半導体装置
JP2875139B2 (ja) 半導体装置の製造方法
JP3862410B2 (ja) 半導体装置の製造方法及びその構造
US20140054759A1 (en) Method of manufacturing semiconductor device
US5137479A (en) Lead structure for packaging semiconductor chip
US5104827A (en) Method of making a plastic-packaged semiconductor device having lead support and alignment structure
JP4031005B2 (ja) 半導体装置の製造方法
JPS63283147A (ja) 半導体装置
JP2546431B2 (ja) フィルムキャリアテープ
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
KR960003854B1 (ko) 반도체 장치 제조방법
JP2008300717A (ja) モールドパッケージ
JPH0637241A (ja) 半導体装置およびその製造方法
JP3224224B2 (ja) 半導体装置の製造方法
JPH05211187A (ja) Ｉｃパッケージ用のモールド金型
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2548196Y2 (ja) 電子部品用リードフレームの構造
JPH0256959A (ja) 表面実装型樹脂封止半導体装置用リードフレーム
JPH0456334A (ja) Ｔａｂテープ
JPH0590473A (ja) 半導体装置
JPH04162466A (ja) 半導体装置用リードフレーム
KR20010068510A (ko) 쿼드 플랫 패키지용 리드 프레임
JPH01119045A (ja) リードフレーム
KR19980039729A (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991026