JP2016146455A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】異なる種類の半導体装置を安価、かつ、容易にパッケージングする半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ５０は、第１面Ｆ１−１０と、第１面の反対側にある第２面Ｆ２−１０とを有する金属部１０の第１面Ｆ１−１０上に搭載され、金属部１０（チップ搭載部）と電気的に接続されている。端子部８０は、金属部１０の第２面Ｆ２−１０に接触する第３面Ｆ３−８０と、第３面Ｆ３−８０と反対側にある第４面Ｆ４−８０と、第３面Ｆ３−８０と第４面Ｆ４−８０との間にある側面Ｆ８０Ｓとを有する。樹脂７０は、金属部１０の第２面Ｆ２−１０および端子部８０の側面Ｆ８０Ｓ上に設ける。
【選択図】図３

Description

本発明による実施形態は、半導体装置およびその製造方法に関する。

ＬＧＡ(Land Grid Array)等の半導体パッケージは、その表面または裏面に電極を有する場合がある。半導体パッケージの表面または裏面に電極端子を設けるために、従来、リードフレームの電極部分を突出させ、その電極部分を封止樹脂から露出させていた。このように電極部分を封止樹脂から露出させるために、半導体パッケージのリードフレームは、フラットではなく、予め電極部分を突出させるようにハーフエッチングされていた。

リードフレームのハーフエッチング構造は、半導体装置のパッケージの仕様に基づいて異なる。従って、リードフレームの構造は、半導体パッケージの種類ごとに相違させる必要があり、共通化できない。例えば、電極端子の形状、大きさまたは位置が異なる複数種類の半導体パッケージを製造する場合に、半導体パッケージの種類ごとに異なるリードフレームを用いる必要がある。この場合、異なる種類の半導体装置をパッケージングする度にリードフレームを交換しなければならず、半導体装置のパッケージング工程にかかる時間が長くなってしまう。

また、ハーフエッチング構造を有するリードフレームは、プレス加工の他、マスクを用いたエッチング加工が必要となるため、フラットなリードフレーム（フラットフレーム構造を有するリードフレーム）に比べて高価である。従って、ハーフエッチング構造を有するリードフレームを半導体パッケージの種類毎に準備することは、半導体装置のコストの上昇に繋がる。また、リードフレームの形状が異なると、半導体チップのマウント工程およびワイヤボンディング工程において処理条件を変更する必要もある。

特開２０１２−１８９４１７号公報（米国特許公報第２０１２／２０８３２４号明細書）

異なる種類の半導体装置を安価かつ容易にパッケージングすることができる半導体装置およびその製造方法を提供する。

本実施形態による半導体装置は、第１面と、該第１面の反対側にある第２面とを有する金属部を備える。半導体チップは、金属部の第１面上に搭載され金属部と電気的に接続されている。端子部は、金属部の第２面に接触する第３面と、第３面と反対側にある第４面と、第３面と第４面との間にある側面とを有する。樹脂は、金属部の第２面および端子部の側面上に設けられている。

本実施形態による半導体装置に使用されるリードフレーム１の構成の一例を示す図およびリードフレーム１の枠Ｃに含まれるリードパターン２の一例を示す図。 破線枠３内のリードフレーム１の平面図および破線枠３内のリードフレーム１の側面図。 個別化された半導体パッケージ１００の構成の一例を示す図。 本実施形態による半導体パッケージ１００の製造方法の一例を示す断面図。 金型２００の一部を示す図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

図１（Ａ）は、本実施形態による半導体装置に使用されるリードフレーム１の構成の一例を示す図である。図１（Ｂ）は、リードフレーム１の枠Ｃに含まれるリードパターン２の一例を示す図である。リードフレーム１は、図１（Ｂ）に示すリードパターン２を繰り返し有している。図１（Ｂ）のリードパターン２は、破線枠３で示す領域を１単位としており、破線枠３内のリードフレーム１が１つの半導体装置をパッケージングするために用いられる。

リードフレーム１には、例えば、銅、ニッケルメッキされた銅、銀メッキされた銅、金メッキされた銅、銅合金、または、アルミニウム等の低抵抗かつ熱伝導率の高い金属が用いられている。リードフレーム１は、このよう金属板をプレス加工することによって形成される。

図２（Ａ）は、破線枠３内のリードフレーム１の平面図である。図２（Ｂ）は、破線枠３内のリードフレーム１の側面図である。リードフレーム１は、チップ搭載部（ベッド部）１０と、電極接続部（ポスト部）２０と、第１吊りリード３０と、第２吊りリード４０とを備えている。

チップ搭載部１０は、その表面上に半導体チップ５０（図３（Ｅ）参照）を搭載するベット部として用いられる。電極接続部２０は、チップ搭載部１０と離間しており、半導体チップの上部電極（例えば、ソース電極）と電気的に接続されるポスト部として用いられる。金属部としてのチップ搭載部１０および電極接続部２０は、図２（Ｂ）に示すように平坦である。チップ搭載部１０は、第１面Ｆ１＿１０と、該第１面Ｆ１＿１０の反対側にある第２面Ｆ２＿１０とを有する。電極接続部２０は、第１面Ｆ１＿２０と、該第１面Ｆ１＿２０の反対側にある第２面Ｆ２＿２０とを有する。第１面Ｆ１＿１０、Ｆ１＿２０および第２面Ｆ２＿１０、Ｆ２＿２０は、いずれも平坦であり、電極部８０、９０（図３（Ｄ）参照）の形成領域もほぼ平面状である。

第１吊りリード３０および第２吊りリード４０は、破線枠３に隣接する他の単位（他の半導体パッケージ）のチップ搭載部１０および電極接続部２０に接続されている。これにより、複数の半導体パッケージは、リードフレーム１から切り離されるまで、第１吊りリード３０および第２吊りリード４０によって同一リードフレーム１に接続されている。

図２（Ａ）の破線枠４は、リードフレーム１が樹脂によって封止される領域を示す。破線枠４の外部の第１吊りリード３０および第２吊りリード４０は、半導体パッケージをリードフレーム１から切り離すときに、ダイシングブレードによって除去される。これにより、複数の半導体パッケージがそれぞれ切り離され、個別化される。

図３（Ａ）は、個別化された半導体パッケージ１００の構成の一例を示す平面図である。尚、図３（Ａ）では、便宜的に樹脂７０の内部構成を示している。図３（Ｂ）は、半導体パッケージ１００の側面図であり、図３（Ｃ）は、半導体パッケージ１００の正面図であり、図３（Ｄ）は、半導体パッケージ１００の底面図である。さらに、図３（Ｅ）は、図３（Ａ）のＥ−Ｅ線に沿った断面図である。

半導体装置としての半導体パッケージ１００は、チップ搭載部(ベット部)１０と、電極接続部（ポスト部）２０と、半導体チップ５０と、金属ワイヤ６０と、樹脂７０と、第１端子部８０と、第２端子部９０とを備えている。

半導体チップ５０は、半導体基板上に任意の半導体素子を備えている。例えば、半導体チップ５０は、その表面および裏面に半導体素子の電極をそれぞれ有する。図３（Ｅ）に示すように、半導体チップ５０は、チップ搭載部１０上に配置されており、半田（図示せず）によって固定されている。半導体チップ５０は、第１金属部分としてのチップ搭載部１０の第１面Ｆ１＿１０上に搭載されており、半導体チップ５０の裏面電極（第１電極）５１はチップ搭載部１０と電気的に接続されている。半導体チップ５０の表面電極（第２電極）５２は、金属ワイヤ６０を介して第２金属部分としての電極接続部２０に電気的に接続されている。半導体チップ５０の裏面電極５１と表面電極５２とが互いに短絡しないように、電極接続部２０は、チップ搭載部１０と離間し、かつ、樹脂７０によって電気的に絶縁されている。

金属ワイヤ６０は、半導体チップ５０の表面電極５２上および電極接続部２０上にボンディングされており、表面電極５２と電極接続部２０との間を電気的に接続している。

樹脂７０は、半導体チップ５０、チップ搭載部１０および電極接続部２０の周囲を封止するように設けられている。樹脂７０は、チップ搭載部１０の第２面Ｆ２＿１０に第１窪み７１を有し、電極接続部２０の第２面Ｆ２＿２０に窪み７２を有する。第１窪み７１は、チップ搭載部１０の一部を露出させる。第２窪み７２は、電極接続部２０の一部を露出させる。即ち、第１および第２窪み７１、７２の部分には、樹脂７０が設けられていない。

第１端子部８０は、第１窪み７１内に充填されており、チップ搭載部１０の露出部を被覆している。第１端子部８０は、チップ搭載部１０の第２面Ｆ２＿１０に接触する第３面Ｆ３＿８０と、該第３面Ｆ３＿８０の反対側にある第４面Ｆ４＿８０と、第３面Ｆ３＿８０と第４面Ｆ４＿８０との間にある側面Ｆ８０Ｓとを有する。第１端子部８０は、第３面Ｆ３＿８０において、チップ搭載部１０の第２面Ｆ２＿１０に電気的に接続されており、チップ搭載部１０を介して半導体チップ５０の裏面電極５１に電気的に接続される。これにより、ユーザは、外部から第１端子部８０を用いて半導体チップ５０の裏面電極５１に電力を供給することができる。第１端子部８０は、図３（Ｄ）に示すように、第４面Ｆ４＿８０において半導体パッケージ１００の底面から露出され、チップ搭載部１０の第２面Ｆ２＿１０の平面サイズに応じた大きさに設計される。第１端子部８０の材料は、チップ搭載部１０および電極接続部２０の材料とは異なる材料であり、例えば、メッキ等の導電性金属でよい。

第２端子部９０は、第２窪み７２内に充填されており、電極接続部２０の露出部を被覆している。第２端子部９０は、電極接続部２０の第２面Ｆ２＿２０に接触する第３面Ｆ３＿９０と、該第３面Ｆ３＿９０の反対側にある第４面Ｆ４＿９０と、第３面Ｆ３＿９０と第４面Ｆ４＿９０との間にある側面Ｆ９０Ｓとを有する。第２端子部９０は、第３面Ｆ３＿９０において、電極接続部２０の第２面Ｆ２＿２０に電気的に接続されており、電極接続部２０および金属ワイヤ６０を介して半導体チップ５０の表面電極５２に電気的に接続される。これにより、ユーザは、外部から第２端子部９０を用いて半導体チップ５０の表面電極５２に電力を供給することができる。第２端子部９０は、図３（Ｄ）に示すように、第４面Ｆ４＿９０において半導体パッケージ１００の底面から露出され、電極接続部２０の第２面Ｆ２＿２０の平面サイズに応じた大きさに設計される。第２端子部９０の材料は、チップ搭載部１０および電極接続部２０の材料とは異なる材料であり、例えば、メッキ等の導電性金属でよい。

また、図３（Ｅ）に示すように、第１端子部８０は第１窪み７１に充填され、第１端子部８０の第４面Ｆ４＿８０は樹脂７０の表面Ｆ７０とほぼ面一となっている。第２端子部９０は第２窪み７２に充填され、第２端子部９０の第４面Ｆ４＿９０は樹脂７０の表面Ｆ７０とほぼ面一となっている。即ち、樹脂７０は、チップ搭載部１０の第２面Ｆ２＿１０および第１端子部８０の側面Ｆ８０Ｓ上に設けられ、並びに、電極接続部２０の第２面Ｆ２＿２０および第２端子部の側面Ｆ９０Ｓ上に設けられている。一方、樹脂７０は、第１端子部８０の第４面Ｆ４＿８０および第２端子部９０の第４面Ｆ４＿９０には設けられていない。このように、本実施形態による半導体パッケージ１００は、例えば、ＬＧＡ(Land Grid Array)型パッケージである。尚、外部と端子部８０、９０との電気的な接続を容易にするために、第４面Ｆ４＿８０、Ｆ４＿９０は、樹脂７０の表面Ｆ７０から幾分せり出していてもよい。あるいは、外部と端子部８０、９０との不要な短絡を抑制するために、第４面Ｆ４＿８０、Ｆ４＿９０は、樹脂７０の表面Ｆ７０より幾分窪んでいてもよい。また、半導体パッケージ１００は、ＬＧＡ型パッケージに限定されず、他の種類のパッケージでもよい。

図３（Ｂ）および図３（Ｃ）に示すチップ搭載部１０および電極接続部２０は、ダイシングによって半導体パッケージ１００が個別化されるときに、樹脂７０から露出されるチップ搭載部１０および電極接続部２０の切断面である。

本実施形態による半導体パッケージ１００は、第１面（Ｆ１＿１０、Ｆ１＿２０）および第２面（Ｆ２＿１０、Ｆ２＿２０）ともに略平坦なリードフレーム１を有する。即ち、半導体パッケージ１００を構成するリードフレーム１は、ハーフエッチング構造を有さず、フラットフレーム構造を有する。端子部８０、９０は、樹脂７０に設けられた窪み７１、７２にメッキ等の金属を充填することによって形成される。従って、本実施形態による半導体パッケージ１００のリードフレーム１は、プレス加工で形成され、ハーフエッチング加工を必要としない。これにより、リードフレーム１は、製造コストを低減させることができる。

次に、本実施形態による半導体パッケージ１００の製造方法を説明する。

図４（Ａ）〜図４（Ｃ）は、本実施形態による半導体パッケージ１００の製造方法の一例を示す断面図である。尚、図４（Ａ）〜図４（Ｃ）は、１つの半導体チップ１に対応する断面を示す。第１吊りリード３０および第２吊りリード４０によって接続されたリードフレーム１内の他の部分については図示を省略している。

まず、図４（Ａ）に示すように、フラットフレーム構造を有するリードフレーム１を準備する。チップ搭載部１０は、第１面Ｆ１＿１０および該第１面Ｆ１＿１０と反対側の第２面Ｆ２＿１０を有する。電極接続部２０は、第１面Ｆ１＿２０および該第１面Ｆ１＿２０と反対側の第２面Ｆ２＿２０を有する。第１面Ｆ１＿１０、Ｆ１＿２０および第２面Ｆ２＿１０、Ｆ２＿２０は、いずれも平坦である。

次に、図４（Ｂ）に示すように、チップ搭載部１０の第１面Ｆ１＿１０上に半田（図示せず）を供給し、半導体チップ５０を半田上に載せる。これにより、半導体チップ５０は、チップ搭載部１０の第１面Ｆ１＿１０上に固定される。また、半導体チップ５０の裏面電極５１は、リードフレーム１のチップ搭載部１０に電気的に接続される。

次に、図４（Ｂ）に示すように、金属ワイヤ６０を半導体チップ２０の表面電極５２と電極接続部２０の第１面Ｆ１＿２０との間にボンディングする。これにより、表面電極５２が電極接続部２０に電気的に接続される。

次に、図４（Ｃ）に示すように、半導体チップ５０、チップ搭載部１０、電極接続部２０および金属ワイヤ６０の周囲を樹脂７０で封止する。このとき、樹脂封止工程において用いられる金型は、チップ搭載部１０の第２面Ｆ２＿１０および電極接続部２０の第２面Ｆ２＿２０に対向する面に突出部を有する。図５は、金型２００の一部を示す図である。図５の金型２００の面Ｆ２００は、チップ搭載部１０の第２面Ｆ２＿１０および電極接続部２０の第２面Ｆ２＿２０に対向する面であり、突出部Ｐ７１、Ｐ７２を有する。突出部Ｐ７１は、各半導体チップ２０の第１窪み７１に対応するように設けられている。突出部Ｐ７２は、各半導体チップ２０の第２窪み７２に対応するように設けられている。

樹脂封止工程において、突出部Ｐ７１、Ｐ７２は、それぞれチップ搭載部１０の第２面Ｆ２＿１０および電極接続部２０の第２面Ｆ２＿２０に接触している。これにより、樹脂７０は、突出部Ｐ７１とチップ搭載部１０との間並びに突出部Ｐ７２と電極接続部２０との間に入り込まない。一方、樹脂７０は、突出部Ｐ７１、Ｐ７２の周囲に充填される。これにより、図４（Ｃ）に示す第１および第２窪み７１、７２がチップ搭載部１０の第２面Ｆ２＿１０および電極接続部２０の第２面Ｆ２＿２０に形成され、第１および第２窪み７１、７２以外の第２面Ｆ２＿１０のＦ２＿２０の領域は樹脂７０で被覆される。チップ搭載部１０の第２面Ｆ２＿１０および電極接続部２０の第２面Ｆ２＿２０の一部は、第１および第２窪み７１、７２において露出されている。

次に、露出されたチップ搭載部１０および露出された電極接続部２０にメッキを形成する。これにより、チップ搭載部１０のよび電極接続部２０の露出部がメッキで被覆され、第１および第２窪み７１、７２内にメッキが充填される。これにより、第１および第２端子部８０、９０が第１および第２窪み７１、７２内にそれぞれ形成される。尚、上述の通り、第１および第２端子部８０、９０の第４面Ｆ４＿８０、Ｆ４＿９０は、樹脂７０の表面とほぼ面一になるように第１および第２窪み７１、７２内に充填されてもよい。

その後、ダイシング工程において、半導体パッケージは１００が個別化される。これにより、図３（Ａ）〜図３（Ｅ）に示す半導体チップ１００が完成する。

本実施形態によれば、リードフレーム１は、フラットフレーム構造を有する。端子部８０、９０は、樹脂７０に設けられた窪み７１、７２にメッキ等の金属を充填することによって形成される。従って、本実施形態によるリードフレーム１は、ハーフエッチング加工を必要としないので、製造コストを低減させることができる。

また、本実施形態によれば、リードフレーム１は、端子部８０、９０の形状や大きさが異なる他の種類の半導体パッケージにも適用することができる。この場合、樹脂封止工程で用いられる金型２００を変更して、窪み７０、７１の形状、大きさまたは位置を変更すればよい。端子部８０、９０は、窪み７１、７２に充填されるので、端子部８０、９０の形状、大きさおよび位置は、窪み７０、７１の形状、大きさおよび位置に従って自己整合的に決定される。このように、本実施形態によるリードフレーム１は、端子部８０、９０の形状、大きさおよび位置が異なる他の種類の半導体パッケージにも共通に適用することができる。これにより、本実施形態によるリードフレーム１は、比較的多くの種類の半導体パッケージに共通に用いることができる。

尚、リードフレーム１を端子部８０、９０の形状、大きさおよび位置が異なる他の種類の半導体パッケージに適用する場合、金型２００を変更する必要がある。しかし、金型２００は、同一種類の半導体パッケージの形成に共通に用いられる。従って、金型２００の変更は、リードフレーム１の変更に比べて比較的容易であり、かつ、コストも低廉で済む。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１・・・リードフレーム、２・・・リードパターン、１０・・・チップ搭載部、２０・・・電極接続部、３０・・・第１吊りリード、４０・・・第２吊りリード、１００・・・半導体パッケージ、５０・・・半導体チップ、６０・・・金属ワイヤ、７０・・・樹脂、７１・・・第１窪み、７２・・・第２窪み、８０・・・第１端子部、９０・・・第２端子部

Claims (8)

1. 第１面と、該第１面の反対側にある第２面とを有する金属部と、
   前記金属部の前記第１面上に搭載され前記金属部に電気的に接続された半導体チップと、
   前記金属部の前記第２面に接触する第３面と、該第３面の反対側にある第４面と、前記第３面と前記第４面との間にある側面とを有する端子部と、
   前記金属部の前記第２面および前記端子部の前記側面上に設けられた樹脂と、
   を備えた半導体装置。
2. 前記金属部は、前記半導体チップを搭載し該半導体チップの第１電極に電気的に接続される第１金属部分と、該第１金属部分から絶縁され前記半導体チップの第２電極に電気的に接続された第２金属部分とを含み、
   前記端子部は、前記第１金属部分の第２面に接触する第１端子部と、前記第２金属部分の第２面に接触する第２端子部とを含み、
   前記樹脂は、前記第１金属部分の前記第２面および前記第１端子部の側面上に設けられ、並びに、前記第２金属部分の前記第２面および前記第２端子部の側面上に設けられている、請求項１に記載の半導体装置。
3. 前記端子部の前記第４面は、前記樹脂の表面とほぼ面一である、請求項１に記載の半導体装置。
4. 前記第１端子部の第４面は、前記樹脂の表面とほぼ面一であり、
   前記第２端子部の第４面は、前記樹脂の表面とほぼ面一である、請求項２に記載の半導体装置。
5. 前記端子部の材料は、前記金属部の材料と異なる、請求項１から請求項４のいずれか一項に記載の半導体装置。
6. 前記端子部の第４面上には、前記樹脂が設けられていない、請求項１から請求項５のいずれか一項に記載の半導体装置。
7. 前記金属部の第１面および第２面は、略平坦である、請求項１から請求項６のいずれか一項に記載の半導体装置。
8. 第１面と、該第１面の反対側にある第２面とを有する金属部の該第１面上に半導体チップを搭載し、
   前記第２面において前記金属部の一部を露出させる窪みを形成するように樹脂を形成し、
   前記金属部の前記第２面に電気的に接続された端子部を前記窪み内に形成することを具備する半導体装置の製造方法。

Images