TW201405723A - 引線框、半導體封裝以及該等裝置之製造方法 - Google Patents

引線框、半導體封裝以及該等裝置之製造方法 Download PDF

Info

Publication number
TW201405723A
TW201405723A TW102112628A TW102112628A TW201405723A TW 201405723 A TW201405723 A TW 201405723A TW 102112628 A TW102112628 A TW 102112628A TW 102112628 A TW102112628 A TW 102112628A TW 201405723 A TW201405723 A TW 201405723A
Authority
TW
Taiwan
Prior art keywords
lead frame
terminal portion
terminal
semiconductor package
cover
Prior art date
Application number
TW102112628A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201405723A publication Critical patent/TW201405723A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體封裝，包含：一引線框，具有一晶片安裝部分和一終端部分、一半導體晶片，安裝在該晶片安裝部分並連接到該終端部分、一貫穿溝槽，由該半導體晶片一側之一表面貫穿該終端部分到該終端部分厚度方向的另一表面、一蓋子部分，覆蓋該半導體晶片一側之該貫穿溝槽的末端部分；且一樹脂部分，密封該半導體晶片，其中該終端部分之另一表面以及面向該半導體封裝外側之該□端部分之一側表面以一電鍍膜塗佈。

Description

引線框、半導體封裝以及該等裝置之製造方法
在此討論的實施例是關於引線框、半導體封裝以及該等裝置之製造方法。
例如，在無引線小外形封裝(SON)或無引線方形扁平封裝(QFN)的無鉛半導體封裝中，用來連接基板或諸多同類的外部連接終端，暴露在切割或切粒晶元形成半導體封裝時出現的底面或側面上。一般在切粒晶元成為半導體封裝之前形成電鍍膜。因此，在半導體封裝暴露的外部連接終端之底面形成電鍍膜。然而，在半導體封裝暴露的外部連接終端之側面不會形成電鍍膜。
因此，當使用銲錫在基板或諸多同類上安裝半導體封裝，外部連接終端之側面幾乎沒有貢獻銲錫的濕法或連接，但主要貢獻銲錫的濕法或連接是外部連接終端之底面。結果在半導體封裝和基板之間形成的銲錫數量很少。因此，由半導體封裝之熱膨脹係數及基板之熱膨脹係數之間的差異所產生的應力，會造成半導體封裝之間的連接可靠度衰退。
增進連接可靠度的對策，是在外部連接終端形成 通孔。例如，銲錫材料或如金或銀的導體材料填充通孔內部，去防止使用樹脂密封時，樹脂在通孔內部凸起。在此例中，切片成半導體封裝後，填充通孔內部的導體材料如同部分外部連接終端，暴露在半導體封裝側面，因此如美國早期公開專利公報號2011-0108965所揭露，去試著改良連接可靠度。
當用金或銀填充通孔，這樣的半導體封裝和一般使用電鍍膜的半導體封裝相比，會有製造費用增加的問題，因為如金或銀的材料費用較高。所以，一般使用低成本的銲錫材料去填充通孔內部。然而，銲錫材料傾向氧化。在包含樹脂密封製程的半導體晶片安裝過程中，半導體晶片表面容易氧化。因此，安裝在基板上的半導體封裝無法保證足夠的連接可靠度。
根據上述幾點提供實施例。本實施例提供引線框、半導體封裝以及該等裝置之製造方法，可改良安裝在引線框或基板上之半導體封裝的連接可靠度。
根據實施例的形態，一半導體封裝包含：一引線框，具有一晶片安裝部分及一終端部分；一半導體晶片，安裝在該晶片安裝部分且連接到該終端部分；一貫穿溝槽，由該半導體晶片之一側表面貫穿該終端部分到該終端部分厚度方向之另一表面；一蓋子部分，覆蓋該半導體晶片一側之該貫穿溝槽末端；以及一樹脂部分，密封該半導體晶片，其中該終端部分之另一表面以及面向該半導體封裝外側之該终端部分之一側表面以一電鍍膜塗佈。
根據公開資訊，為改良安裝在基板上之引線框的連接可靠度，提供引線框、半導體封裝以及該等裝置之製造方法。
10‧‧‧半導體封裝
10A‧‧‧半導體封裝
10C‧‧‧半導體封裝
20‧‧‧引線框
21‧‧‧晶片安裝部分(晶粒墊)
21a‧‧‧晶片安裝部分21下表面
22‧‧‧終端部分(引線)
22a‧‧‧終端部分22下表面
22x‧‧‧貫穿溝槽
30‧‧‧電鍍膜
30A‧‧‧電鍍膜
30B‧‧‧電鍍膜
40‧‧‧蓋子部分
40B‧‧‧蓋子部分
40C‧‧‧蓋子部分
50‧‧‧連結部分
60‧‧‧半導體晶片
70‧‧‧金屬線(焊線)
80‧‧‧樹脂部分
80a‧‧‧樹脂部分80的側面
80x‧‧‧溝槽部分
100‧‧‧配線基板
110‧‧‧墊子
150‧‧‧凹面部分
200‧‧‧引線框
210‧‧‧面積
(210)‧‧‧面積
220‧‧‧面積
(220)‧‧‧面積
220x‧‧‧通孔
220y‧‧‧通孔
220z‧‧‧通孔
(230)‧‧‧面積
400‧‧‧蓋子部分
400B‧‧‧蓋子部分
400C‧‧‧蓋子部分
C‧‧‧個別封裝面積
D‧‧‧預定面積
E‧‧‧切割線
F1‧‧‧切割線
F2‧‧‧切割線
W1‧‧‧切割線E的寬度
W2‧‧‧橋接部分寬度
圖1A及圖1B描述第一實施例的半導體封裝；圖2描述在終端部分形成的凹面部分；圖3A及圖3B是描述第一實施例之半導體封裝的製程示範圖。
圖4A及圖4B是描述第一實施例半導體封裝的製程示範圖。
圖5A及圖5B是描述第一實施例半導體封裝的製程示範圖；圖6A及圖6B是第二實施例半導體封裝的示範圖；圖7A及圖7B是描述第二實施例半導體封裝的製程示範圖；圖8A及圖8B是描述第二實施例半導體封裝的製程示範圖；圖9A及圖9B是描述第二實施例半導體封裝的製程示範圖；圖10A及圖10B是第三實施例半導體封裝的示範圖；圖11A及圖11B是描述第三實施例半導體封裝的製程示範圖；圖12A及圖12B是第四實施例半導體封裝的示範圖； 圖13A及圖13B是描述第四實施例半導體封裝的製程示範圖；圖14A及圖14B是關於切割線設置的變化示範圖；圖15A及圖15B是關於切割線設置的變化示範圖；圖16A及圖16B是關於切割線設置的變化示範圖；圖17A及圖17B是關於切割線設置的其他變化示範圖；圖18是衍生例子3的半導體封裝示範剖面圖；以及圖19是衍生例子3的半導體封裝的製程示範圖。
根據下列附圖解釋本發明較佳實施例。將省略重複敘述相同部分附的相同參考符號。
<第一實施例>
<第一實施例半導體封裝的結構>
描述第一實施例半導體封裝的結構。圖1是第一實施例半導體封裝的示範圖。圖1A是平面圖。圖1B是沿著A-A線的剖面圖。根據圖1，一般半導體封裝10包含引線框20、電鍍膜30、蓋子部分40、連結部分50、半導體晶片60、金屬線70(焊線)以及樹脂部分80。為方便起見，在圖1A中用點填滿的是蓋子部分40。根據圖1A，未繪出電鍍膜30且樹脂部分80是透明的。
例如，引線框20是利用衝壓製程、蝕刻製程或類似製程去提供薄金屬板之導體基板。引線框20包含安裝半導體晶片60的晶片安裝部分21(晶粒墊)及當作外部連接終端的終端部分22(引線)。例如，引線框20的材料是銅(Cu)、銅合 金、42合金(或合金42，為鐵及鎳的合金)及諸多同類。例如，引線框20可能大約100至250微米厚。
當半導體晶片60面朝上時，利用連結部分50在引線框20之晶片部分21上安裝半導體晶片60。終端部分22與晶片安裝部分21是電性獨立。設置另一終端部分22且終端部分22是複數個。在晶片安裝部分21周圍，以預定間距安排晶片安裝部分22去圍繞晶片安裝部分。然而，不侷限於在晶片安裝部分21周圍提供終端部分22，例如，終端部分22可設置在晶片安裝部分21之兩邊。例如，終端部分22約0.2釐米寬。例如，終端部分22的間距約0.4釐米寬。藉由如金線或銅線的金屬線70連接終端部分22電性到形成在半導體晶片60上側面的終端電極(未顯示)。
電鍍膜30形成在晶片安裝部分21及終端部分22之上。例如，電鍍膜30是金膜、銀膜、鎳金膜(以鎳膜、金膜順序疊層得到的金屬膜)、鎳鈀金膜(以鎳膜、鈀膜、金膜順序疊層得到的金屬膜)或諸多同類。例如，電鍍膜30可約0.1微米至數微米厚。
在半導體封裝10之終端部分22的外部周圍邊緣(此後稱為終端部分22的外側表面)，形成每個貫穿溝槽22x，由終端部分22的一表面(上表面)貫穿終端部分22到終端部分22厚度方向的終端部分22另一表面(下表面)。大體上沿著平行終端部分22下表面22a之平面的貫穿溝槽22x剖面形狀(此後簡單稱為剖面形狀)是半圓。例如，貫穿溝槽的22x直徑約1釐米長。貫穿溝槽22x的剖面形狀不侷限於上述的半圓。大體 上貫穿溝槽22x的剖面形狀可為半橢圓、長方形、半多邊形或諸多同類。
蓋子部分40設置在終端部分22上表面(半導體晶片60的側表面)及半導體封裝10的外周圍側面上。設置蓋子部分40去覆蓋貫穿溝槽22x上末端。電鍍膜30形成在貫穿溝槽22x內部表面。然而，電鍍膜30除了貫穿溝槽22x內側表面以外，不形成在終端部分22之外側表面。形成引線框20的金屬材料向外暴露。
蓋子部分40是絕緣板型構件。例如，蓋子部分40是上表面具有焊接層的樹脂膜或諸多同類。蓋子部分40可設置在終端部分22上表面。如蓋子部分40，先模造具有預定形狀之絕緣板型構件可藉由焊接附著到每個終端部分22的上表面。當用樹脂部分80在半導體封裝10的製程中密封半導體晶片60或諸多同類，設置蓋子部分40去防止樹脂最後溢入貫穿溝槽22x內部。
例如，作為蓋子部分40的樹脂是熱固性樹脂。例如，特別用於蓋子部分40的樹脂是環氧樹脂、改良的環氧樹脂、聚亞醯胺樹脂、改良的聚亞醯胺樹脂或諸多同類。蓋子部分40大約為75至100微米厚。根據圖1A，複數個終端部分22設有相對應的貫穿溝槽22x，且貫穿溝槽22x設有相對應的蓋子部分40。
樹脂部分80密封引線框20、蓋子部分40、連結部分50、半導體晶片60、及金屬線70。然而，除了塗佈在晶片安裝部分21下表面21a上的電鍍膜30、塗佈在終端部分22 下表面22a上的電鍍膜30、塗佈在貫穿溝槽22x內側表面上的電鍍膜30、貫穿溝槽22x內部表面之外的終端部分22的外側表面、蓋子部分40在貫穿溝槽22x內暴露的面積以及在半導體封裝10外周圍側邊的蓋子部分40的側面以外，全暴露在樹脂部分80中。大體上，塗佈在晶片安裝部分21下表面21a上的電鍍膜30下表面、塗佈在終端部分22下表面22a上的電鍍膜30下表面以及樹脂部分80下表面皆安排在同一平面上。例如，由環氧樹脂製成稱為鑄模樹脂的樹脂部分80，在環氧樹脂及諸多同類中含有填充劑。
當半導體封裝10連接到配線基板或諸多同類，塗佈在終端部分22下表面22a上的電鍍膜30及塗佈在貫穿溝槽22x內側表面上的電鍍膜30皆是使用如銲錫或導電膠的導體材料去連接的連接部分。換句話說，在終端部分22下表面22a塗佈的電鍍膜30及貫穿溝槽22x內側表面上，形成凹面部分。例如，如圖2所示，當半導體封裝10連接到配線基板100的墊子110上，使用如銲錫或導電膠的導體材料去形成凹面部分150。
<第一實施例半導體封裝之製造方法>
下一步，描述第一實施例半導體封裝的製造方法。圖3A至圖5B是描述第一實施例半導體封裝製程的示範圖。
在圖3A的平面圖及沿著圖3A中B-B線的圖3B剖面圖中描述的製程，形成具有預定形狀的引線框200。之後，電鍍膜30形成在具有預定形狀的之引線框200的表面上。根 據圖3A，為方便起見，用點填滿電鍍膜30。更進一步，塗佈上電鍍膜30的面積210、220及230由具有面積210、220及230參考符號的關聯括弧指出。
例如，提供衝壓製程、蝕刻製程或諸多同類製程去加工薄金屬板而形成引線框200。例如，引線框200的材料是銅(Cu)、銅合金、42合金(或合金42，鐵及鎳的合金)或諸多同類。例如，引線框200可約100至250微米厚。
例如，電鍍膜30可藉由電鍍形成在引線框200表面上。例如，電鍍膜30是金膜、銀膜、鎳金膜(鎳膜及金膜以此順序疊層得到的金屬膜)、鎳鈀金膜(鎳膜、鈀膜及金膜以此順序疊層得到的金屬膜)或諸多同類。如果在引線框200表面進行粗化製程是較佳的。藉由在引線框200表面提供粗化製程，可增進引線框200表面和電鍍膜30的接觸。
引線框200包含以虛線所指的切割線包圍之複數個面積C(在下，參照為個別封裝面積C)。引線框200最後沿著虛線所指的切割線去切割。更進一步，移除虛線所指的部分切割線(如終端部分22的橋接面積)以致於切片為個別封裝面積C。因此，個別封裝面積C成為引線框20。
每個個別封裝面積C包含最後形成晶片安裝部分21的面積210，最後形成複數個終端區域22的複數個面積220，及支撐和連接面積210及220的面積230(支撐部分)。面積220具有通孔220x在面積220厚度方向貫穿面積220。局部的(大體上為一半)每個通孔220x最後成為貫穿溝槽22x。在加工成預定形狀的引線框200之後，為了形成電鍍膜30，在通孔 220x內側表面塗佈上電鍍膜30。
在鄰近的個別封裝面積C，面積220互相連接。每個互相連接的面積220包含單個通孔220x。局部(大體上為一半)通孔220x最終成為一個鄰近的個別封裝面積C之貫穿溝槽22x。其餘的(大體上剩下的一半)通孔220x最終成為另一個鄰近的個別封裝面積C之貫穿溝槽22x。大體上，通孔220x的剖面形狀是圓形、橢圓形、長方形、多邊形或諸多同類。例如，貫穿溝槽220x直徑約0.1釐米長。
下一步，在圖4A至圖4C描述的製程中(圖4A是平面圖且圖4B是沿著圖4A中B-B線的剖面圖)，形成蓋子部分400去覆蓋貫穿通孔220x上末端部分(在後面的製程中安裝半導體晶片60的側邊)。
蓋子部分400是切割成蓋子部分40的絕緣板型構件。例如，藉由附著具有焊接層的樹脂膜到引線框200整個表面上，且移除無用部分可形成蓋子部分400。或者，具有焊接層的樹脂膜先處理成預定形狀且附著在貫穿通孔220x上面側邊，因此形成蓋子部分400。或者，取代樹脂膜，樹脂材料製成的絕緣板形構件以鑄模形成預定形狀，可附著在通孔220x上面側邊，因此形成蓋子部分400。
在圖5B製程中，安裝半導體晶片60在具有樹脂部分80之引線框200上，如蓋子部分400所使用的材料偏好選擇具有熱阻的樹脂且和樹脂部分80有良好接觸。例如，此種樹脂是環氧樹脂、改良的環氧樹脂、聚亞醯胺樹脂、改良的聚亞醯胺樹脂或諸多同類。蓋子部分400可能約75至100微 米厚。例如，蓋子部分400可能比通孔220x最大外型寬上100微米。
在圖5A描述的製程中，半導體晶片60透過連結部分50安裝在個別封裝面積C的晶片安裝部分21的面積210上。藉由附著晶粒黏著膜到面積210上可形成連結部分50。之後，終端電極(未顯示)形成在半導體晶片60上面側邊可藉由金屬線70去電性連接到面積220。例如，金屬線70可藉由焊線連接到半導體晶片60之终端電極(未顯示)。
下一步，在圖5B描述的製程中，樹脂部分80形成在蓋子部分400、連結部分50、半導體晶片60及金屬線70中。例如，樹脂部分80是由環氧樹脂製成所謂的鑄模樹脂且在環氧樹脂或諸多同類中具有填充劑。例如，樹脂部分80由轉移鑄模方法、壓模方法或諸多同類方法形成。形成樹脂部分80之前，偏好在蓋子部分400表面提供粗化製程，改善蓋子部分400和樹脂部分80的接觸。
在圖5B描述的製程之後，移除支撐(連接)面積210及220的面積230，形成包含晶片安裝部分21及在每個個別封裝面積C的複數個终端部分22的引線框20。例如，除了面積230之外為遮蔽部分(晶片安裝部分21及複數個终端部分22)，用蝕刻可移除面積230。或者，面積230可使用槽刨、鑄模衝孔機、雷射或諸多同類去機械式移除。
更進一步，沿著切割線切割引線框200，因此切片成個別封裝面積C，完成複數個半導體封裝10(見圖1A)。例如，引線框200可沿著切割線(虛線所指)用鑽石輪劃片機或諸 多同類去切割。大體上，由通孔220x形成之貫穿溝槽22x剖面圖為半圓形形狀。電鍍膜30形成在貫穿溝槽22x內側表面。然而，除了貫穿溝槽22x內側表面之外，電鍍膜30不形成在终端部分22的外側表面。因為终端部分22外側表面是切割表面。形成引線框20的金屬材料會向外暴露。
如上所述，描述運送如一個產品的半導體封裝10的製程。然而，圖4A中描述的結構(設有蓋子部分400的引線框200)可當一個產品運送。在此例中，獲得如一個產品之結構的人可處理圖5A及其後的製程去完成半導體封裝10。
如在第一實施例中所述，在终端部分22厚度方向貫穿引線框20之終端部分22，形成貫穿溝槽22x，且貫穿溝槽22x內側表面塗佈上電鍍膜30。藉此，半導體封裝10安裝在基板或諸多同類的例子中，不只在终端部分22下表面22a塗佈的電鍍膜30上，也在貫穿溝槽22x內部表面塗佈的電鍍膜30上接點(施加)銲錫。結果，可在凹面部分維持足夠銲錫量，因此改善半導體封裝10及基板或諸多同類之間的連接可靠度。
例如，可提供不貫穿终端區域22的溝槽，且用電鍍膜30塗佈在溝槽內部表面上。然而，因為減少凹面部分確保之銲錫量，有無法獲得足夠連接可靠度的問題。藉由第一實施例中提供在厚度方向貫穿终端部分22的貫穿溝槽22x及塗佈在貫穿溝槽22x內部表面上的電鍍膜30，可避免此種問題。
進一步，如果電鍍膜30包含如金(Au)的昂貴材料，形成非常薄的電鍍膜去塗佈在貫穿溝槽22x的內部側面 上。因為電鍍膜不會填滿貫穿溝槽22x，所以不會大幅影響半導體封裝10的製程費用。
進一步，因為如銲錫的金屬容易氧化，不會形成在貫穿溝槽22x的內部側面或諸多同類上，在基板100或諸多同類上安裝半導體封裝10，可能有好的焊接。確保好的凹面部分，且改良連接可靠度。
蓋子部分400覆蓋最终成為貫穿溝槽22x的通孔220x上末端部分。當半導體晶片60被樹脂密封時，因防止樹脂在通孔220x內部流動，塗佈在通孔220x的電鍍膜30表面可維持良好條件。藉由切割通孔220x形成的貫穿溝槽22x內表面塗佈的電鍍膜30，其表面可維持在良好條件。因此，當半導體封裝10安裝在基板100或諸多同類上，可能有好的焊接。換句話說，確保好的凹面部分，且改良連接可靠度。
進一步，在貫穿溝槽22x內側表面確保好的凹面部分，容易由目檢、檢測機台或諸多同類確認焊接條件。
<第二實施例>
在第二實施例中，描述示範的半導體封裝具有不同於第一實施例中的結構。在第二實施例中，省略如同上述第一實施例中所述相同構造元件的解釋。
<第二實施例半導體封裝結構>
描述第二實施例半導體封裝的結構。圖6A及圖6B是第二實施例半導體封裝10A的示範圖。圖6A是平面圖。圖6B是沿A-A線的剖面圖。為方便起見，圖6A中蓋子部分40用點填滿。根據圖6A，未描繪電鍍膜30，且樹脂部分80 是透明的。
根據圖6A及圖6B，半導體封裝10A不同於半導體封裝10(見圖1A)，其中由電鍍膜30A及30B形成電鍍膜。在引線框20上表面，除了設置蓋子部分40面積之隔壁面積形成電鍍膜30A。換句話說，蓋子部分40設置在引線框20上表面沒有電鍍膜30A的面積。然而，部分蓋子部分40可形成在電鍍膜30A上。
電鍍膜30B形成在引線框20下表面(晶片安裝部分21下表面21a及终端部分22下表面22a)及貫穿溝槽22x內側表面。在引線框20，除了晶片安裝部分21側表面及貫穿溝槽22x內側表面之外，電鍍膜30不形成在终端部分22側表面。電鍍膜30A可部分重疊電鍍膜30B。大體上，引線框20下表面(晶片安裝部分21的下表面21a及终端部分22下表面22a)及樹脂部分80下表面安排在相同平面上。
<第二實施例半導體封裝製造方法>
下一步，描述第二實施例半導體封裝製造方法。圖7A至圖9B是描述第二實施例半導體封裝的製程示範圖。
在圖7A及圖7B描述的製程中(圖7A是平面圖，及圖7B是沿著B-B線的剖面圖)，如圖3A所述第一實施例中相似的製程方法去形成具有預定形狀的引線框200。之後，電鍍膜30A形成在除了引線框200上表面的預定面積D之外的面積。藉由遮蔽面積，除了引線框200上表面之外不形成電鍍膜30A。
在圖8描述的製程中，預定面積D鄰近設置蓋子 部分400的面積。為方便起見，根據圖7A，電鍍膜30A用點填滿，其中面積D用不同於電鍍膜30A的點去填滿。進一步，用面積210、220及230的參考符號關聯括弧指出塗佈上電鍍膜30A的面積210、220及230。
下一步，類似於圖4A中所述第一實施例製程方法，在圖8A及圖8B描述的製程中(圖8A是平面圖，且圖8B是沿著圖8A中B-B線的剖面圖)，形成蓋子部分400去覆蓋通孔220x上末端部分(後面製程中安裝半導體封裝60的側邊)。然而，不形成圖7A中描述製程的電鍍層30A之預定面積D上，形成蓋子部分400。
類似於圖5A中第一實施例的製程方法，在圖9A描述的製程中，藉由連結部分50安裝半導體晶片60在每個個別封裝面積C之晶片安裝部分21的面積210。下一步，類似於圖5B中描述的製程方法，在引線框200上形成樹脂部分80去覆蓋蓋子部分400、連結部分50、半導體晶片60及金屬線70。在此步驟中，電鍍膜30A不形成在通孔220x內側表面及引線框200下表面。大體上，引線框200下表面及樹脂部分80下表面安排在相同平面上。
圖9B中描述的製程，類似於圖3A中描述的第一實施例之製程方法，電鍍膜30B形成在通孔220x內側表面及引線框200下表面上。在製程中，因為部分蓋子部分400接觸電鍍液，所以必須使用具有抗電鍍液的耐用性材料當作蓋子部分400的材料。然而，如果上述環氧樹脂、聚亞醯胺樹脂或諸多同類樹脂，用作蓋子部分400是沒問題的。
在圖9B描述的製程之後，移除支撐(連接)面積210及220的面積230，形成包含每個個別封裝面積C上的晶片安裝部分21及複數個终端部分22之引線框20。進一步，沿著切割線切割引線框200，因此切片成個別封裝面積C，完成複數個半導體封裝10A(見圖6A)。因此，類似於第一實施例的方法，由终端部分22內的通孔220x形成貫穿溝槽22x。
如所述，在覆蓋每個通孔上末端部分的蓋子部分，電鍍膜可形成在通孔內側表面及终端部分下表面。類似於第一實施例的方法，圖8A中描述的結構可當成單一產品運送。
<第三實施例>
在第三實施例中，描述具有不同於第一實施例結構之示範半導體封裝。在第三實施例，省略和上述實施例相同構造元件的解釋。
<第三實施例半導體封裝結構>
描述第三實施例半導體封裝的結構。圖10A及圖10B是第三實施例半導體封裝的示範圖。圖10A是平面圖。圖10B是沿著A-A線的剖面圖。為方便起見，在圖10A中用點填滿蓋子部分40B。根據圖10A，電鍍膜30未繪出，且樹脂部分80是透明的。
根據圖10A，取代蓋子部分40的蓋子部分40B之半導體封裝10B不同於半導體封裝10(見圖1)。蓋子部分40B設置在终端部分22上末端部分(半導體晶片60側邊表面上)及半導體封裝10外部周圍邊上。蓋子部分40B覆蓋貫穿溝槽22x上末端。
電鍍膜30形成在貫穿溝槽22x內側表面上。然而，除了貫穿溝槽22x內側表面之外，電鍍膜30不形成在终端部分22外側表面。形成引線框20的金屬材料向外暴露。結構類似於半導體封裝10的結構。蓋子部分40B的材料、厚度或諸多同類性質類似於蓋子部分40的那些性質。
在圖10A的例子中，貫穿溝槽22x設置在包圍晶片安裝部分21的终端部分22。在貫穿溝槽22x整體，設置平面圖上具有外框型形狀的單個蓋子部分40B。然而，第三實施例不侷限在那裡。可提供單個蓋子部分到至少兩鄰近貫穿溝槽22x。例如，在半導體封裝10平面圖中，可沿著半導體封裝10側邊設置四個條狀形狀的蓋子部分。
<第三實施例半導體封裝製造方法>
下一步，描述第三實施例半導體封裝的製造方法。圖11A及圖11B是描述第三實施例半導體封裝製程的示範圖。
為了製造半導體封裝10B，取代圖4A中描述的第一實施例的製程去進行圖11A中描述的製程。換句話說，具有焊接層的絕緣樹脂附著在引線框200整個上表面。之後，移除無用部分去形成蓋子部分400B。或者，具有焊接層的樹脂膜先處理成預定形狀且附著在通孔220x上面側邊，因此形成蓋子部分400B。或者，取代樹脂膜，用樹脂材料製成且鑄模具有預定形狀的絕緣板型構件附著在通孔220x上表面側邊，因此形成蓋子部分400B。蓋子部分400B是最終成為蓋子部分40B的構件。
可提供單個蓋子部分到至少兩個鄰近的貫穿溝槽。例如，平面圖上具有框型形狀的單個蓋子部分可設置在貫穿溝槽整體上。類似於第一實施例的方法，圖11A中描述的結構可當成單一產品運送。
<第四實施例>
在第四實施例中，描述具有不同於第一實施例結構的示範半導體封裝。在第四實施例，省略上述實施例中那些相同構造元件的解釋。
<第四實施例半導體封裝的結構>
描述第四實施例半導體封裝的結構。圖12是第四實施例半導體封裝的示範圖。圖12A是平面圖。圖12B是沿著A-A線的剖面圖。為方便起見，在圖12A中用點填滿蓋子部分40C。根據圖12A，電鍍膜30未繪出，且樹脂部分80是透明的。
根據圖12A及圖12B，取代蓋子部分40的蓋子部分40C之半導體封裝10C不同於半導體封裝10(見圖1A)。蓋子部分40C設置在貫穿溝槽22x上，分別在半導體封裝10C外周圍側邊及终端部分22上表面(半導體晶片60側邊)。蓋子部分40C覆蓋貫穿溝槽22x上末端部分。
電鍍膜30形成在貫穿溝槽22x內側表面上。然而，除了貫穿溝槽22x內側表面之外，電鍍膜30不形成在终端部分22外側表面。形成引線框20的金屬材料向外暴露。結構類似於半導體封裝10的結構。蓋子部分40C的材料和連結部分50的材料一樣。蓋子部分40C厚度和連結部分50的厚度 一樣。
<第四實施例半導體封裝製造方法>
下一步，描述第四實施例半導體封裝製造方法。圖13A及圖13B是描述第四實施例半導體封裝製程的示範圖。
為了製造半導體封裝10C，取代圖4A中描述的第一實施例製程去進行圖13A中描述的製程。換句話說，具有焊接層的樹脂膜附著到引線框200整個上表面。之後，移除無用部分去形成個別封裝面積C上的蓋子部分400C及連結部分50。換句話說，用相同樹脂膜(例如，晶粒附著膜)形成蓋子部分400C和連結部分50。相對於蓋子部分400C及連結部分50，加工具有焊接層的樹脂膜形成預定形狀。加工的樹脂膜附著到通孔220x上面側邊及面積210上面側邊，因此形成蓋子部分400C及連結部分50。蓋子部分400C是最終成為蓋子部分40C的構件。
如此，蓋子部分40c及連結部分50可使用相同材料，且可用相同製程製造蓋子部分40c及連結部分50。類似於第一實施例中的方法，圖13A中描述的結構可當成單個產品運送。
<衍生例子1>
衍生例子1描述切割線安排的示範變化。在衍生例子1中，省略上述實施例中相同構造元件的解釋。雖然衍生例子1根據第一實施例描述，衍生例子1也可應用到其他實施例。
在第一實施例中，引線框200沿著虛線所指的切 割線去切割成切片。在圖14A衍生例子1中，圖3A中C所指的部分(切割線)或諸多同類設定比第一實施例中還寬(圖14B中的切割線)。特別是切割線E的寬度W1設定為比連接終端部分22面積之橋接部分寬度W2大。為了安全的形成貫穿溝槽22x，偏好設定切割線E在穿過通孔220x中心的位置。
關於衍生例子1的半導體封裝製程類似於圖3A至圖5B中描述第一實施例的半導體封裝製程。然而，在圖5B描述的製程之後，引線框200沿著圖14B中的切割線E切割成切片。特別是具有大於切割線E寬度W1的鑽石輪劃片機厚度(刀鋒較厚)用於切割切割線E，去切片引線框200。藉此，引線框200被切片，且同步移除連接到终端部分22面積的橋接部分。因此，终端部分22成獨立。然後，半導體封裝製程較有效率。
如果通孔220x直徑小於鑽石輪劃片機刀鋒厚度，在切片後不形成貫穿溝槽22x。因此，通孔220x直徑設計需大於鑽石輪劃片機刀鋒厚度。進一步，如果平面圖上通孔220x形狀非圓形，而是具有如圖15A所示之通孔22y的長軸橫跨切割線E的橢圓形，可較佳安全形成貫穿溝槽22x。進一步，平面圖上通孔220y形狀可能是除了橢圓(例如，長邊橫跨切割線E的長方形)之外的伸長形狀。
根據圖16A，因偏好安全形成貫穿溝槽22x，即使設置兩個通孔220z在终端部分22面積內。如果安全形成貫穿溝槽22x，平面圖上通孔220z形狀可為圓形、橢圓形或其他形狀。在终端部分22的面積，平面圖上通孔220z可彼此互相接 觸，可互相重疊，或為互相分離。三個或多個通孔220z可設置在终端區域22之每個面積。
<衍生例子2>
衍生例子2描述其他切割線安排的示範變化。在衍生例子2中，省略上述實施例中相同敘述構造元件的解釋。雖然衍生例子2基於第一實施例描述，衍生例子1可應用到其他實施例。
第一實施例中，引線框200沿著虛線所指的切割線切割為切片。由圖17A中所示之衍生例子2中，圖3A中C所指的部分或諸多同類被切割線F1及F2取代。切割線F1位在連接到终端部分22面積之橋接部分外側。切割線F2位在連接终端部分22面積的橋接部分內側。切割線F2包圍的面積成為個別封裝面積。
關於衍生例子2的半導體封裝製程類似於圖3A至圖5B中所述第一實施例的半導體封裝製程。然而，當在圖5B描述的製程中獲得引線框200之後，使用鑽石輪劃片機去切割圖17B中所述切割線F1及F2去切片成引線框200。藉此，引線框200被切片，且同步移除連接终端區域22面積的橋接部分。因此，终端部分22獨立。然後，半導體封裝製程較有效率。
如果通孔220x直徑小於切割線F1及F2之間的距離(間隙)，在切片之後不形成貫穿溝槽22x。所以，通孔220x直徑設計需比切割線F1及F2之間距離(間隙)還大。類似於衍生例子1中的方法偏好形成圖15A至圖16B中描述的通孔。
在引線框200外周圍上，當未提供兩切割線F1及F2，可提供單個切割線。例如，在引線框200外周圍，提供位於圖17B中描述的切割線F2位置之單個切割線。在此例中，例如，可在引線框200外周圍形成通孔220x，以致位於圖17B中描述的切割線F2位置之單個切割線通過通孔220中心。
類似於第一實施例中的方法，取代衍生例子1中的厚刀鋒，沿著切割線F1及F2切割的鑽石輪劃片機可能為薄刀鋒。
<衍生例子3>
在衍生例子3中，描述樹脂部分80變化形狀的例子。在衍生例子3中，省略上述實施例中相同構造元件的解釋。雖然衍生例子3基於第一實施例描述，但衍生例子3也可應用到其他實施例。
在第一實施例，引線框200沿著虛線指出的切割線去切割成切片。樹脂部分80形成在圖5B中C所指的切割線。換句話說，當引線框200被切片，需要在切割線上切割樹脂部分80。在衍生例子3中，樹脂部分80不形成在C所指的切割線上。根據圖18及圖19，敘述如下。
圖18是衍生例子3半導體封裝的示範剖面圖。根據圖18，在半導體封裝10D中，樹脂部分80的側面80a是傾斜的表面。在圖19中C所指的切割線鄰近的引線框20及蓋子部分，由樹脂部分80暴露。然而，樹脂部分80側面80a不侷限於傾斜的表面。例如，大體上，樹脂部分80側表面80a可垂直蓋子部分40上表面。
圖19是衍生例子3半導體封裝製程的示範圖。為了製造半導體封裝10D，使用類似於圖3A至圖5A中描述的第一實施例製程。下一步，圖19中描述的製程，樹脂部分80形成在引線框200上，以便覆蓋蓋子部分400、連結部分50、半導體晶片60及金屬線70。然而，在樹脂部分80形成溝槽部分80x，以便暴露C所指的切割線上之樹脂部分80。例如，用於轉移鑄模方法或壓模方法的鑄模中，藉由提供相對溝槽部分80x的凸出物去形成溝槽部分80x。
當引線框200在圖19描述的製程中被切片，因為C所指的切割線暴露在溝槽部分80x。因此，沒切割到樹脂部分80。例如，樹脂部分80是所謂的鑄模樹脂。例如，鑄模樹脂是含填充劑的環氧樹脂。當填充劑的內容率很高，鑽石輪劃片機可能被填充劑弄壞。在衍生例子3中，因為沒切割到樹脂部分80，可防止鑽石輪劃片機被填充劑弄壞。
或者，取代在樹脂部分暴露切割線，塗佈在C所指的切割線之部分樹脂厚度可能小於樹脂部分80其他部分的厚度。在此例中，鑽石輪劃片機切割樹脂部分80。既然切割之部分樹脂部分80先設計成薄的，它可以減少鑽石輪劃片機被填充劑破壞的可能性。
更進一步，在衍生例子3中，C所指的切割線暴露在溝槽部分80x內部。因此，C所指的切割線可藉由圖19中描述之衝孔機加工的衝壓方法被切割。塗佈在切割線上之部分樹脂部分80厚度小於其他部分的樹脂部分80，可沿著C所指的切割線藉類似上述的衝孔機加工的衝壓方法去切割。
進一步，衍生例子3可和衍生例子1及2結合。
例如，半導體晶片60用覆晶製程安裝在引線框200上。
此為教學目的準備所列舉的所有例子和附加條件的語言，幫助讀者了解本發明者對本發明及其概念之進一步技術貢獻，且並非以上述特定範例和條件為限，且無限制說明書中關於本發明優勢和劣勢的例子。雖然本發明之實施例們已詳細描述，但在不偏離本發明之精神和範圍下，應了解各種變化、取代和修改可為之。
10‧‧‧半導體封裝
20‧‧‧引線框
21‧‧‧晶片安裝部分(晶粒墊)
21a‧‧‧晶片安裝部分21下表面
22‧‧‧終端部分(引線)
22a‧‧‧終端部分22下表面
22x‧‧‧貫穿溝槽
30‧‧‧電鍍膜
40‧‧‧蓋子部分
50‧‧‧連結部分
60‧‧‧半導體晶片
70‧‧‧金屬線(焊線)
80‧‧‧樹脂部分

Claims (10)

  1. 一種半導體封裝，包含：一引線框，具有一晶片安裝部分及一终端部分；一半導體晶片，安裝在該晶片安裝部分且連接到該终端部分；一貫穿溝槽，由該半導體晶片側邊一表面貫穿該终端部分到該终端部分厚度方向上另一表面；一蓋子部分，覆蓋在該半導體晶片側邊的該貫穿溝槽末端部分；以及一樹脂部分，密封該半導體晶片，其中該終端部分之另一表面以及面向該半導體封裝外側之該终端部分之一側表面以一電鍍膜塗佈。
  2. 根據申請專利範圍第1項之半導體封裝，其中一些該终端部分為複數個，一些該貫穿溝槽為複數個，一些該蓋子部分為複數個，其中每個該貫穿溝槽貫穿相對應的該终端部分，以及每個該蓋子部分覆蓋相對應的該貫穿溝槽末端部分。
  3. 根據申請專利範圍第1項之半導體封裝，其中一些該终端部分為複數個，一些該貫穿溝槽為複數個，一些該蓋子部分為複數個，其中每個該貫穿溝槽貫穿相對應的該终端部分，以及每個該蓋子部分覆蓋鄰近等於至少兩個的該貫穿溝槽末端部分。
  4. 一種引線框，包含：複數個面積被切片； 每個該面積包含：一晶片安裝部分，在一半導體晶片安裝處；一终端部分，為一外部連接终端；一支撐部分，支撐該晶片安裝部分及該终端部分；一通孔，由該半導體晶片側邊一表面貫穿該终端部分到該终端部分厚度方向另一表面上；及一蓋子部分在該半導體晶片側邊覆蓋該通孔末端部分；以及其中形成該通孔包含一切割線通過被切片的該等面積。
  5. 根據申請專利範圍第4項之引線框，其中該终端部分另一表面及面向每個該面積外邊的一側表面以一電鍍膜塗佈。
  6. 根據申請專利範圍第4項之引線框，其中一些該终端部分為複數個，一些該通孔為複數個，一些該蓋子部分為複數個，其中每個該通孔貫穿相對應的該终端部分，以及每個該蓋子部分覆蓋相對應的該通孔末端部分。
  7. 根據申請專利範圍第4項之引線框，其中一些該终端部分為複數個，一些該通孔為複數個，一些該蓋子部分為複數個，其中每個該通孔貫穿相對應的該終端部分，以及每個該蓋子部分覆蓋鄰近等於至少兩個的該通孔末端部分。
  8. 一種半導體封裝之製造方法，包含：根據申請專利範圍第4項之引線框，安裝該半導體晶片在該引線框之該晶片安裝部分；電性連接該半導體晶片到該终端部分；用樹脂密封該半導體晶片，使得在該樹脂暴露出以一電鍍膜塗佈的該终端部分之另一表面及面向一半導體封裝外側之該终端部分的一側表面；以及 藉由切割包含在該终端部分厚度方向的該通孔之面積形成一貫穿溝槽，以形成在該貫穿溝槽內以該電鍍膜塗佈的該终端部分。
  9. 一種引線框之製造方法，該方法包含：藉由形成包含一通孔的一终端部分去加工一金屬板，該通孔在厚度方向一側的一表面貫穿該金屬板，而另一表面上安裝一半導體晶片；以及提供一蓋子部分去覆蓋在該终端部分一側的該通孔末端部分。
  10. 根據申請專利範圍第9項所述引線框之製造方法，進一步包含：形成一電鍍膜在該終端部分及面向該引線框外側的側面。
TW102112628A 2012-04-20 2013-04-10 引線框、半導體封裝以及該等裝置之製造方法 TW201405723A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097053A JP2013225595A (ja) 2012-04-20 2012-04-20 リードフレーム及び半導体パッケージ並びにそれらの製造方法

Publications (1)

Publication Number Publication Date
TW201405723A true TW201405723A (zh) 2014-02-01

Family

ID=49379343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112628A TW201405723A (zh) 2012-04-20 2013-04-10 引線框、半導體封裝以及該等裝置之製造方法

Country Status (5)

Country Link
US (1) US8853841B2 (zh)
JP (1) JP2013225595A (zh)
KR (1) KR20130118781A (zh)
CN (1) CN103378045A (zh)
TW (1) TW201405723A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781007B (zh) * 2021-06-28 2022-10-11 南韓商海成帝愛斯股份有限公司 包括其中形成有槽的引線的引線框架

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
JP6269417B2 (ja) * 2014-09-26 2018-01-31 三菱電機株式会社 半導体装置
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6850202B2 (ja) * 2017-06-02 2021-03-31 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
EP3736857A1 (en) * 2019-05-07 2020-11-11 Nexperia B.V. Through hole side wettable flank
CN112652583A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种封装器件及其生产方法
CN111106089B (zh) * 2019-11-29 2021-08-17 青岛歌尔微电子研究院有限公司 高密度管脚qfn的封装结构与方法
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法
IT202100005759A1 (it) * 2021-03-11 2022-09-11 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
JP2023039266A (ja) * 2021-09-08 2023-03-20 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270627A (ja) * 2001-03-13 2002-09-20 New Japan Radio Co Ltd 半導体装置の製造方法
JP2004019465A (ja) * 2002-06-12 2004-01-22 Fuji Heavy Ind Ltd エンジンの圧縮圧力診断装置
WO2004082019A1 (ja) * 2003-03-11 2004-09-23 The Furukawa Electric Co. Ltd. プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP2006019465A (ja) * 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
JP5546363B2 (ja) * 2010-06-11 2014-07-09 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781007B (zh) * 2021-06-28 2022-10-11 南韓商海成帝愛斯股份有限公司 包括其中形成有槽的引線的引線框架

Also Published As

Publication number Publication date
KR20130118781A (ko) 2013-10-30
US20130277817A1 (en) 2013-10-24
CN103378045A (zh) 2013-10-30
JP2013225595A (ja) 2013-10-31
US8853841B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
TW201405723A (zh) 引線框、半導體封裝以及該等裝置之製造方法
JP7228063B2 (ja) 半導体装置
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP4860939B2 (ja) 半導体装置
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2005057067A (ja) 半導体装置およびその製造方法
TWI634634B (zh) 半導體裝置及其製造方法
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP7144157B2 (ja) 半導体装置およびその製造方法
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
JP2006165411A (ja) 半導体装置およびその製造方法
JP2010272734A (ja) 半導体装置及びその製造方法
JP2017183417A (ja) 半導体装置
JP5285289B2 (ja) 回路装置およびその製造方法
KR20210000777U (ko) 반도체 패키지
JP2019102697A (ja) 半導体装置およびその製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
TWI627714B (zh) 導線架及晶片封裝結構
JP2021103712A (ja) 半導体装置およびその製造方法
JP2021100053A (ja) 半導体装置及びその製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2022094480A (ja) 半導体装置