JPH0730046A - 半導体装置、リードフレーム及び半導体装置の製造方法 - Google Patents

半導体装置、リードフレーム及び半導体装置の製造方法

Info

Publication number
JPH0730046A
JPH0730046A JP5197938A JP19793893A JPH0730046A JP H0730046 A JPH0730046 A JP H0730046A JP 5197938 A JP5197938 A JP 5197938A JP 19793893 A JP19793893 A JP 19793893A JP H0730046 A JPH0730046 A JP H0730046A
Authority
JP
Japan
Prior art keywords
lead
frame
package
lead frame
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5197938A
Other languages
English (en)
Other versions
JP2875139B2 (ja
Inventor
Junichi Asada
順一 浅田
Masahiko Hori
将彦 堀
Shinji Takei
信二 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5197938A priority Critical patent/JP2875139B2/ja
Priority to KR1019940017089A priority patent/KR0139700B1/ko
Publication of JPH0730046A publication Critical patent/JPH0730046A/ja
Priority to US08/467,533 priority patent/US5493151A/en
Priority to US08/545,179 priority patent/US5665651A/en
Application granted granted Critical
Publication of JP2875139B2 publication Critical patent/JP2875139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 平面的、空間的実装密度を向上させると共
に、リ−ドの曲りを防止することが可能な半導体装置及
びその製造方法、リードフレームを提供する。 【構成】 アウタ−リ−ド４１がパッケージ８内に埋め
込まれている。アウタ−リ−ドの少なくとも回路基板に
接続するための接触部分がパッケージ８から露出してお
り、その露出部分は、パッケージ表面と同一の平坦な面
を構成している。このパッケージを形成する際に、アウ
タ−リ−ド４１は、モールド成形金型の側壁として用い
られるので、パッケージ内部のインナーリードより肉厚
になっていることも特徴である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高密度実装を可能にす
る樹脂封止型半導体装置に係り、とくに、薄型化された
半導体装置の樹脂封止構造、リードフレーム及び樹脂封
止構造を形成するための製造方法に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの半導体装置は、半導
体素子が形成された半導体基板（チップ）を塵埃、薬
品、ガス、湿気などの悪影響を及ぼす汚染源や機械的な
破壊から保護するためにパッケージングを行う。これに
用いるパッケージには、気密封止性の高いこと、組み立
て工程における高温加熱状態に耐え得ること、機械的強
度が高いこと、化学的に安定なこと、絶縁性や高周波特
性などの電気的特性が優れている等の諸特性を備えてい
ることが必要であり、その材料としては、合成樹脂やセ
ラミックスなどが使われている。図１３及び図１４を参
照して合成樹脂をパッケージに用いた従来の半導体装置
とそのパッケージの形成方法について説明する。図１３
は、樹脂パッケージを形成する樹脂モールド成形金型と
その中に配置されたリードフレーム及びリードフレーム
のチップ搭載部（アイランド）に取付けられたチップの
断面図である。図１４は、パッケージングされたＤＩＰ
（Dualinline Package）タイプの半導体装置の断面図で
ある。従来、半導体装置の高密度実装化を図ったパッケ
ージには、アウターリード形状がガルウイング型のＱＦ
Ｐ（Quad Flat Package ）やＪ型のＰＬＣＣ（Plastic
Leaded Chip Carrier ）があり、更に、空間的実装密度
の向上のため薄型化されたパッケージ厚１．０ｍｍ程度
以下のＴＳＯＰ（Thin SmallOutline Package）やＴＱ
ＦＰ（Thin Quad Flat Package）などがある。
【０００３】いずれにしてもリードフレームに搭載され
たチップは、図１４に示すように合成樹脂で樹脂モール
ドされている。図において、メモリなどの半導体素子が
形成されたチップ１をリードフレームのチップ搭載部２
に接着剤３で固着する。このチップ１は、外部回路と接
続するためのリード４を備えている。通常このリード４
は、このリードフレームから形成される。リード４の一
端のインナーリード４２部分には、ボンディング部５が
あり、チップ１表面には電極パッド６が形成されてい
る。そして、このボンディング部５と電極パッド６とは
ＡｌやＡｕなどのボンディングワイヤ７で電気的に接続
されている。チップ１、チップ搭載部２、ボンディング
ワイヤ７及びリード４の一部は、例えば、トランスファ
モールド法などによりモールド樹脂によるパッケージ８
で被覆されている。この半導体装置は、完成後、回路基
板に装着される。半導体装置のリード４のアウターリー
ド４１部分の先端が回路基板の配線と半田などにより電
気的接続される。 このパッケージ８を形成するには、
図１３に示す成形金型１０を用いる。金型１０は、下型
１１及び上型１２からなり、それぞれは、下型キャビテ
ィ１３及び上型キャビティ１４を備えている。この両キ
ャビティでリードフレーム３０を装着する凹部を形成す
る。
【０００４】この凹部にチップ１、チップ搭載部２及び
ボンディングワイヤ７等が配置されるようにリードフレ
ーム３０を下型１１及び上型１２に挟み込んでから、外
部より供給されるモールド樹脂８１を下型１１に彫り込
まれたランナー１６及びゲート１７を通して凹部に流し
込み、図１４に示すパッケージ８を形成する。その後成
形時に樹脂の流出を防止するリードフレームのタイバー
やその他不要の部分を切断除去し、パッケージ８から露
出しているリ−ド４のアウターリード４１部分にメッキ
処理を施し、所定のリード形状に折り曲げ加工を行って
図１４の半導体装置を完成する。
【０００５】
【発明が解決しようとする課題】これら種々の形状の半
導体装置において、リード形状がガルウィング型のパッ
ケ−ジでは、パッケ−ジから露出したリード間が固定さ
れていないので、リード曲りが発生し易すく、微細ピッ
チ化を進めていく上で大きな障害となっている。Ｊ型の
ＰＬＣＣでは、パッケ−ジ裏面にポケットを設け、リー
ド端子をポケットに曲げ込むことによりリード曲りを抑
制することができるが、ポケットを形成する必要上、パ
ッケ−ジの厚さをある程度厚くしなければならないの
で、パッケ−ジを１ｍｍ以下に薄型化するには適してい
ない。一般にパッケ−ジ側面から導出したリードは機械
的衝撃に弱いことが知られている。また、現在の薄型パ
ッケ−ジのパッケ−ジから露出した部分のリード形状
は、ガルウィング型であるが、例えば、図１４に示すよ
うなパッケ−ジ厚Ｔが１ｍｍのパッケ−ジの半導体装置
を回路基板９に実装したときに、パッケ−ジ８底面と回
路基板９表面との間に空間ができ、その距離Ｄは、１０
０〜２００μｍになることがある。この様な半導体装置
を回路基板に実装し、メモリカードを形成する場合、メ
モリカードは、１枚のカードに数層の薄型パッケ−ジを
重ねるので、こうした空間をどの様にバラツキ無く、小
さくするかがおおきな問題となっている。
【０００６】パッケ−ジから露出したリード、即ち、ア
ウターリードの機械的強度を向上させるために、アウタ
ーリードの厚みをパッケ−ジ内に埋め込まれているリー
ド部分（インナーリード）より厚くすることが提案され
ている（特開平４−５３２５２号公報参照）。この技術
では、さらに、肉厚を大きくして膨出部を形成したアウ
ターリードの膨出部をパッケージの側壁と下壁で樹脂封
着して固定した状態にしてリードを外部に突出させてい
る。しかし、このように機械的な強度が向上しても、ア
ウターリードは、依然としてパッケ−ジから突出してお
り、今後益々進む高密度実装には十分対応することがで
きない。また、パッケ−ジを形成する工程においては、
通常の金型を用いるが、この金型は、前記アウターリー
ドの膨出部を逃がすために穿設しなければならない。ま
た、内部のリードを金型の下型と上型に挟んで樹脂モー
ルドを行うので、リードの厚みだけ両者に隙間ができ、
そこから樹脂が流出することがある。それを防ぐために
やはり金型のどちらかを穿設しなければならないし、形
成されるパッケ−ジの厚みも格別薄くするような処理が
なされているわけではない。本発明は、このような事情
によりなされたものであって、平面的、空間的実装密度
を向上させると共に、リードの曲りを防止することが可
能な半導体装置及びその製造方法、その半導体装置を形
成するために用いられる新規な構造のリードフレームを
提供することを目的にしている。
【０００７】
【課題を解決するための手段】本発明は、アウターリー
ドがパッケ−ジ内に埋め込まれ、その少なくとも回路基
板に接続するための接触部分がパッケ−ジから露出して
おり、その露出部分はパッケ−ジ表面と同一の平坦な面
を形成していることに特徴がある。また、本発明は、リ
ードフレームのチップ搭載部及びその周辺のインナーリ
ードの周囲にはこれらチップ搭載部やインナーリードを
囲むように、チップ搭載部及びインナーリードよりそれ
らの上部方向及び下部方向に向かって肉厚になっている
肉厚部が形成されていることに特徴がある。さらに、本
発明は、この半導体装置を形成するに際して向かい合う
面のキャビティ部及びその付近がいずれも平坦である上
型及び下型を備えた金型を用い、この両者の間に前述し
たリードフレームを挟み込んでこれをキャビティの一部
として使用することに特徴がある。即ち、本発明の半導
体装置は、半導体チップと、前記半導体チップを被覆す
るパッケージと、前記半導体チップと電気的に接続さ
れ、前記パッケージによって被覆されているインナーリ
ードと、前記インナーリードより厚く、かつ、このイン
ナーリードと一体形成されその表面の一部は前記パッケ
ージから露出しているアウターリードとを備え、前記ア
ウターリードの表面は、前記パッケージの上面、下面及
び側面に露出しており、さらに、そのは、前記パッケー
ジの上面、下面及び側面の各面とは平坦な面を形成して
いることを第１の特徴としている。
【０００８】また、本発明のリードフレームは、前記ア
ウターリードは、前記インナーリードの上方及び下方に
張り出し、さらに、前記インナーリードより厚くなって
いることを特徴としている。また、本発明のリードフレ
ームは、両側に形成されたフレーム部と、前記両側のフ
レーム部間を接続し、かつ、互いに離間配置されたタイ
バーと、前記フレーム部と前記タイバーとで囲まれた領
域内に配置されたチップ搭載部と、前記チップ搭載部と
前記フレーム部とを接続し、前記チップ搭載部を支持す
るチップ搭載部支持体と、前記タイバーから前記チップ
搭載部方向に延在しているアウターリードと、前記アウ
ターリードと一端が繋がっており、他端が前記チップ搭
載部と近接しているインナーリードとを備え、前記チッ
プ搭載部及び前記インナーリードは、前記アウターリー
ド、前記タイバー及び前記フレーム部より肉薄に形成さ
れていることを第２の特徴としている。前記リードフレ
ームは、前記タイバー、前記フレーム部、前記チップ搭
載部、前記チップ搭載部支持体、前記アウターリード及
び前記インナーリードとを備えた一様な厚さの主リード
フレームとその両面に前記タイバー、前記フレーム部、
前記チップ搭載部支持体の一部及び前記アウターリード
とを備えた一様な厚さの上部及び下部リードフレームと
を接合形成してなることを特徴としている。
【０００９】本発明の半導体装置の製造方法は、リード
フレームに半導体チップを搭載してから、モールド成形
金型を構成する下型と上型の対向する平坦な面の間にこ
のリードフレームを挿入し、これら平坦な面と前記リー
ドフレームのフレーム部、タイバー及びアウターリード
とでキャビティを形成する工程と、前記キャビティ内に
モ−ルド樹脂を注入し、硬化させてモ−ルド樹脂のパッ
ケ−ジを形成する工程と、前記モールド成形金型から前
記リードフレームを取り出してから、前記リードフレー
ムのモ−ルド樹脂の周辺を切断して、前記パッケージの
上面、下面及び側面に露出し、その表面は、前記パッケ
ージの上面、下面及び側面の各面とは平坦な面を形成し
ているアウターリードを形成する工程とを備えているこ
とを特徴としている。前記モールド成形金型又は前記リ
ードフレームのフレーム部に前記モールド樹脂を前記キ
ャビティ内に供給するランナー及びゲートを形成する工
程をさらに加えても良い。前記モールド成形金型の下型
には、前記モールド成形金型の上型に当接し、前記リー
ドフレームの前記アウターリード、前記タイバー及び前
記フレーム部とほぼ同じ厚さかそれよりも幾分低い高さ
の凸部を形成する工程をさらに加えても良い。
【００１０】
【作用】モールド成形金型を構成する上型及び下型のキ
ャビティ部及びその付近は、平板状とし、リードフレー
ムを彫り込んでモールド成形金型の向かい合う面に凹部
を形成しない形状としておく。この上型及び下型の間に
肉厚部を有するリードフレームを挟み込み、樹脂封止す
る。この際、リードフレームの肉厚部は、上型及び下型
の向かい合う面とともキャビティを構成し、ここにチッ
プ及びインナーリード等が配置される。この肉厚部は、
キャビティの側壁を構成している。このキャビティ内に
パッケ−ジを構成する樹脂が充填されるので、前記肉厚
部の厚さがパッケ−ジの厚さになる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図８を参照して第１の実施例を説
明する。図１は、本発明により形成された半導体装置の
斜視図、図２は、前図の半導体装置のＡ−Ａ′線に沿う
断面図、図３は、リードフレームを形成する金属板の平
面図及びそのＡ−Ａ′線に沿う断面図、図４は、図３の
金属板から形成したリードフレームの平面図及びＡ−
Ａ′線、Ｂ−Ｂ′線に沿う断面図、図５は、チップを搭
載したリードフレームの平面図、図６は、樹脂モールド
を行うためのモールド成形金型、図７は、チップが樹脂
モールドされたリードフレームの平面図、図８は、本発
明のチップが搭載された回路基板の断面図である。チッ
プ１及びリードフレームを樹脂モールドして形成された
パッケ−ジ８は、エポキシ樹脂などから構成されてお
り、表面が平坦な直方体である。パッケ−ジ８の向かい
合う２辺には、アウターリード４１が整列しており、他
の２辺にはチップ搭載部を支持していたチップ搭載部支
持体１８が露出している。アウターリード４１は、パッ
ケ−ジ８の上面、側面及び下面に露出しており、しか
も、各面とそれぞれ平坦な面を形成している。図２のよ
うに、アウターリード４１は、チップ搭載部２やインナ
ーリード４２より厚くなっており、約０．５ｍｍの厚さ
がある。チップ搭載部２やインナーリード４２の厚さ
は、約０．１５ｍｍであり、チップ搭載部２に接着剤３
などで接着されたチップの厚さは、約０．２ｍｍであ
る。
【００１２】チップ１、インナーリード４２及びチップ
の電極パッド６とインナーリードのボンディング部５と
を接続するＡｕ線などのボンディングワイヤ７は、エポ
キシ樹脂などの合成樹脂８でモールドされる。この半導
体装置は、リードフレームにパッケ−ジを成形してから
リードフレームの不要部を切り離して形成するが、その
後、このアウターリード４１表面に半田ディップ処理に
より半田層を形成し、この半導体装置を互いに複数個積
層すれば、回路基板を介せずに半導体装置間の電気的接
続が可能になる。また、半導体装置を基板実装する場合
には、図８に示すようにパッケ−ジ８を倒立させ、強固
に基板に半田１６で接合することが可能になる。次に、
図１に示す半導体装置の製造方法について説明する。ま
ず、例えば、Ｎｉを４２ｗｔ％含むＦｅ合金からなる厚
さ０．５ｍｍの金属板２０を用意する。そして、リード
フレームのチップ搭載部及びその周辺のワイヤボンディ
ングに必要な領域はエッチング液によって部分的に腐食
除去して薄肉部２１を形成する。薄肉部２１以外は、厚
肉部になっている。その薄肉部２１は、エッチング加工
によらず、プレス加工によって形成することもできる
（図３）。
【００１３】その後打抜き加工などによりチップ搭載部
２、このチップ搭載部２を取囲むように形成された薄肉
部のインナーリード４２、厚肉部のアウターリード４
１、リードフレームの両側に形成された厚肉部のフレー
ム部２２、チップ搭載部２とフレーム部２２との間を繋
ぐ薄肉部２１のチップ搭載部支持体１８、アウターリー
ド４１を支持する厚肉部のタイバー１９、厚肉部のフレ
ーム部２２の一部を打抜いたゲート部２３等を設けてリ
ードフレーム３０を形成する（図４）。次いで、このリ
ードフレーム３０にチップを搭載する。前記チップ搭載
部２に、例えば、接着剤などを用いてチップ１を固着す
る。チップ１をチップ搭載部２に取付けてから、チップ
１の電極パッドとインナーリード４２の先端をＡｕ線な
どのボンディングワイヤ７で接続する（図５）。次ぎ
に、チップを搭載し、ボンディングワイヤでチップと電
気的な接続を行ったリードフレームをフラットな接触面
をもつ下型１１及び上型１２を備えたモールド成形金型
１０に装着する（図６）。図の様に、下型１１と上型１
２の間は、リードフレームのアウターリード４１の厚さ
だけ空間ができている。
【００１４】下型１１には上型と向かい合う面の一部に
段部（もしくは凸部）２４が形成されている。この段部
２４には、前記ランナー１６及びゲート１７が形成され
ている。そして、段部２４の高さは、リードフレームの
厚さと等しいか幾分それより小さくなっている。例え
ば、板厚が０．５ｍｍの金属板から形成したリードフレ
ームをモールド成形する場合には、段部２４が０．５ｍ
ｍかあるいはそれよりも幾分低いモールド成形金型を用
いると良い。このモールド成形金型を用い、下型１１を
上型１２に密着させると、リードフレームが装着される
部分は、空間ができ、リードフレームが常に一定の力で
固定される。また、段部２４が上型１２の面と密着して
いるので、ランナー１６及びゲート１７を流れる樹脂が
キャビティへ供給される前に他へリークする恐れはなく
なる。上型１２は、平坦な面を備えており、下型１１も
リードフレームが載置される領域は、平坦になってい
る。しかし、下型１１は、リードフレームが挟まれる領
域に隣接した部分にランナー１６及びゲート１７を彫り
込む。リードフレームの薄肉部２１（図３参照）に囲ま
れた厚肉部は、下型１１と上型１２と密接している。
【００１５】図６では、厚肉部は、アウターリード４１
がこれに相当し、その囲まれた部分は、空間になり、こ
の空間がキャビティを構成する。外部から注入されるモ
ールド樹脂８１は、ランナー１６からゲート１７へ供給
され、図４に示すリードフレーム３０のゲート部２３を
通ってこのキャビティに注入される。モールド樹脂８１
は、キャビティ内に完全に充填されて、図７に示すアウ
ターリード４１、チップ搭載部支持体１８の先端及びタ
イバー１９が露出しているモールド樹脂のパッケ−ジ８
を形成する。この様な前記モールド成形金型でモールド
成形を行った場合、インナーリード、チップ搭載部支持
体などをモールド成形金型の型締めにより固定できるの
で、樹脂成形時のチップ搭載部浮きやインナーリード同
士の接触などの問題が無くなり、超薄型パッケ−ジのト
ランスファモールド成形が可能になる。リードフレーム
３０に樹脂モールドを施した後はリードフレームのリー
ドにならない不要な部分を切断除去して完全な半導体装
置を完成させる（図２）。リードフレーム３０は、その
肉厚部とアウターリード４１との境界線に沿い、パッケ
−ジ８の周囲に沿って切断されるので、アウターリード
４１がパッケ−ジ８から突出することはなく、複数の半
導体装置を回路基板に可能な限り接近させることができ
る。モールド成形後、アウターリードの露出部分の表面
の薄バリを除去し、メッキ処理を施してタイバー１９を
カットすれば、図１及び図２に示す本発明の半導体装置
が得られる。
【００１６】次ぎに、図９及び図１０を参照して第２の
実施例を説明する。図９は、リードフレームの平面図、
図１０は、前図のリードフレームを装着するモールド成
形金型の斜視図である。この実施例では、リードフレー
ムの形状に特徴がある。これまでの実施例では、キャビ
ティに樹脂を注入するランナー及びゲートは下型に形成
されていたが、この実施例では、リードフレーム３０に
ランナーやゲートを設ける。リードフレームは、両側に
フレーム部２２を形成し、その間にチップ搭載部２、チ
ップ搭載部支持体１８、タイバー１９、アウターリード
４１、インナーリード４２が形成されている。このリー
ドフレームの左側のフレーム部２２は、右側のフレーム
部２２より２倍程度以上広くなっている。そしてその左
側の送り孔が形成されている部分より外側にランナー１
６及びゲート１７を配列させる。これは、上型１２に対
向するリードフレームの表面に、リードフレームの薄肉
部２１（図３参照）を形成する工程において、薄肉部と
一緒にエッチング処理により形成する。図１０のリード
フレーム３０において、図３に示した薄肉部２１はキャ
ビティ部を構成しており、その他に、ランナー１６、ゲ
ート１７、樹脂注入部２５などは、いずれも前述のエッ
チングによって形成される。
【００１７】このリードフレーム３０には、位置決め孔
２６が、その両側の適当な位置に適当な数だけ形成され
ており、下型１１の表面に植設された位置決めピン２７
に対応している。位置決めは位置決めピンによるほか、
モールド成形金型のフレーム部に相当する部分に段部を
形成するなど、反れ以外の方法を用いても良い。上型１
２と下型１１の間には、リードフレーム３０が挟まれる
ようになっている。下型１１、上型１２ともリードフレ
ームと接する部分は、平面状になっている。樹脂注入部
２５の孔部は、上型１２にも形成されており、ここから
樹脂を注入する。注入された樹脂は、リードフレーム３
０の樹脂注入部２５に供給され、ランナー１６を通り、
各ゲート１７を介して各キャビティに樹脂を供給する。
【００１８】次ぎに、図１１を参照して第３の実施例を
説明する。図は、リードフレームの平面図及び断面図で
ある。このリードフレーム３０は、ファインピッチ（約
０．３ｍｍ）であり、図４に記載のものと同様に、モー
ルド成形金型にセットした時にチップ搭載部及びインナ
ーリード部分がキャビティを構成できるようにその部分
が、周辺より薄くなっている構造であるが、その製造方
法は異なる。ファインピッチのリードフレームは、エッ
チング処理で形成されるので、フレーム厚は、リード間
隔と同じ０．１５ｍｍでなければならない。このよう
に、フレーム厚を０．１５ｍｍにした場合のモールド成
形は困難である。この実施例では、薄い金属板を３枚重
ね合わせることによってリードフレームの各部の厚さを
調整している。接着には、溶接を用いる。まず、リード
フレームを構成する主リードフレーム３１は、例えば、
４２ｗｔ％Ｎｉを含有するＦｅ合金からなり、２枚の金
属板に挟まれている。このリードフレーム３１はどの部
分も０．１５ｍｍの板厚を有し、両側に形成されたフレ
ーム部２２と、その間に形成されているチップ搭載部
２、チップ搭載部をフレーム部２２によって支持するチ
ップ搭載部支持体１８、リードを支持するタイバー１９
と、ゲート部２３と、アウターリード４１と、インナー
リード４２とを備えている。
【００１９】一方、上部及び下部リードフレーム３２、
３３は、例えば、Ｃｕからなり、２枚ともどの部分も板
厚が約０．１５ｍｍである。この板厚は、同じ厚さであ
る必要はない。例えば、上部リードフレームをこれより
厚くし、下部リードフレームを薄くすれば、パッケージ
厚さが変わらなくてもチップやボンディングワイヤが十
分モールド樹脂に被覆される余裕を持つ空間を形成する
ことができる。上部及び下部リードフレームは、主リー
ドフレーム３１の上下に溶接される。上部及び下部リー
ドフレームは、両側に形成されたフレーム部２２と、チ
ップ搭載部をフレーム部によって支持するチップ搭載部
支持体１８の一部、リードを支持するタイバー１９と、
ゲート部２３と、アウターリード４１とを備えており、
チップ搭載部２と、インナーリード４２と、チップ搭載
部支持体１８の大部分は、形成されていない。図１１の
斜線で示した部分が、主リードフレーム３０に固着され
た上部リードフレーム３２を示している。なお、リード
フレームにチップを搭載し、樹脂モールドを施してか
ら、リードフレーム３２、３３を取り外すと、従来と同
様なガルウイング型パッケージを有する半導体装置が形
成される。
【００２０】本発明の半導体装置は図８に示すように回
路半導体基板に対して垂直に取り付けることもできる
が、図１２に示すように、回路基板９に装着する際にお
いて、積層する場合（図１２（ａ））も、平面的にマト
リクス状に配置する場合（図１２（ｂ））も、いずれの
場合にもリードがパッケージより突出しないので、平面
的にも空間的にも実装密度を高めることができる。本発
明の半導体装置は、例えば、メモリカードに組み込むべ
く回路基板に搭載した場合、パッケ−ジより外にアウタ
ーリードは出ていないので従来よりパッケ−ジ間を近接
させて配置でき、更に、チップ同士を積層することも容
易になる。また、アウターリードの厚み方向をキャビテ
ィの側壁として用いるので、この厚みを適宜調整するこ
とにより容易にパッケ−ジの厚さを決定することができ
る。従来のリ−ドフレームは、通常は、ほぼ均一な厚み
を有しているが、図１５に示すようにアウタ−リ−ド４
１を支持するタイバー１９以外にも、アウタ−リ−ド４
１とインナーリード４２との間にタイバー２３を取り付
けて、リードの機械的強度の強化を図っている。しか
し、本発明のリードフレームは、例えば、図４に示すよ
うに、フレーム、アウターリード、アウターリードに接
続されたタイバーなどチップ搭載部やインナーリードを
囲む領域が肉厚になっているので、インナーリード付近
にタイバーを追加してリードを補強する必要はない。
【００２１】
【発明の効果】本発明は、以上のような構成により、パ
ッケージ外のアウターリードを長く引き出す必要がなく
なって、リード曲りの問題が解消し、パッケージ表面に
露出したアウターリードで回路基板やチップ同士の半田
接続が可能になって、実装面積の縮小ができ、さらに、
新規な構成のモールド成形金型を用いることによって、
パッケ−ジの厚みをリードフレームの肉厚部分の厚さと
等しくすることができ、空間的な実装密度の向上が期待
できるようになった。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の斜視図。
【図２】第１の実施例の半導体装置の断面図。
【図３】第１の実施例に用いるリードフレーム材料の平
面図及び断面図。
【図４】第１の実施例に用いるリードフレームの平面図
及び断面図。
【図５】第１の実施例に用いるチップを搭載したリード
フレームの平面図。
【図６】第１の実施例に用いるモールド成形金型の断面
図。
【図７】第１の実施例に用いる樹脂モールドされたリー
ドフレームの平面図。
【図８】第１の実施例の樹脂モールドされたチップが搭
載された回路基板の断面図。
【図９】第２の実施例に用いるモールド成形金型の断面
図。
【図１０】図９のリードフレームを搭載したモールド成
形金型の斜視図。
【図１１】第３の実施例に用いるリードフレームの平面
図及び断面図。
【図１２】本発明の樹脂モールド半導体装置を搭載した
回路基板の断面図及び平面図。
【図１３】従来のモールド成形金型の断面図。
【図１４】回路基板に搭載した従来の半導体装置の断面
図。
【図１５】従来のリードフレームの平面図。
【符号の説明】
１ 半導体チップ ２ チップ搭載部 ３ 接着剤 ４ リード ５ リードのボンディング部 ６ チップの電極パッド ７ ボンディングワイヤ ８ モールド樹脂パッケージ ９ 回路基板 １０ モールド成形金型 １１ 下型 １２ 上型 １３ 下型キャビティ １４ 上型キャビティ １６ ランナー １７ ゲート １８ チップ搭載部支持体 １９、２３ タイバー ２０ リードフレーム用金属板 ２１ リードフレームの薄肉部 ２２ フレーム部 ２３ ゲート部 ２４ 下型の段部 ２５ 樹脂注入部 ２６ 位置決め孔 ２７ 位置決めピン ３０、３１、３２、３３ リードフレーム ４１ アウターリード ４２ インナーリード ８１ モールド用樹脂

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップを被覆するパッケージと、 前記半導体チップと電気的に接続され、前記パッケージ
    によって被覆されているインナーリードと、 前記インナーリードより厚く、かつ、このインナーリー
    ドと一体形成され、その表面の一部は前記パッケージか
    ら露出しているアウターリードとを備え、 前記アウターリードの表面は、前記パッケージの上面、
    下面及び側面に露出しており、さらに前記アウターリー
    ドの表面は、前記パッケージの上面、下面及び側面の各
    面とは平坦な面を形成していることを特徴とする半導体
    装置。
  2. 【請求項２】 前記アウターリードは、前記インナーリ
    ードの上方及び下方に張り出し、かつ、このインナーリ
    ードより厚くなっていることを特徴とする請求項１に記
    載の半導体装置。
  3. 【請求項３】 両側に形成されたフレーム部と、 前記両側のフレーム部間を接続し、かつ、互いに離間配
    置されたタイバーと、 前記フレーム部と前記タイバーとで囲まれた領域内に配
    置されているチップ搭載部と、 前記チップ搭載部と前記フレーム部とを接続し、前記チ
    ップ搭載部を支持するチップ搭載部支持体と、 前記タイバーから前記チップ搭載部方向に延在するアウ
    ターリードと、 前記アウターリードと一端が繋がっており、他端が前記
    チップ搭載部と近接しているインナーリードとを備え、 前記チップ搭載部及び前記インナーリードは、前記アウ
    ターリード、前記タイバー及び前記フレーム部より肉薄
    に形成されていることを特徴とするリードフレーム。
  4. 【請求項４】 前記リードフレームは、前記タイバー、
    前記フレーム部、前記チップ搭載部、前記チップ搭載部
    支持体、前記アウターリード及び前記インナーリードと
    を備えた一様な厚さの主リードフレームとその両面に前
    記タイバー、前記フレーム部、前記チップ搭載部支持体
    の一部及び前記アウターリードとを備えた一様な厚さの
    上部及び下部リードフレームとを接合形成してなること
    を特徴とする請求項３に記載のリードフレーム。
  5. 【請求項５】 請求項３又は請求項４に記載のリードフ
    レームに半導体チップを搭載してから、モールド成形金
    型を構成する下型と上型の対向する平坦な面の間にこの
    リードフレームを挿入し、このモールド成形金型の平坦
    な面と前記リードフレームのフレーム部、タイバー及び
    アウターリードとでキャビティを形成する工程と、 前記キャビティ内にモ−ルド樹脂を注入し、硬化させて
    モ−ルド樹脂のパッケ−ジを形成する工程と、 前記モールド成形金型から前記リードフレームを取り出
    してから、前記リードフレームのモ−ルド樹脂の周辺を
    切断して、前記パッケージの上面、下面及び側面に露出
    し、その表面は、前記パッケージの上面、下面及び側面
    の各面とは平坦な面を形成しているアウターリードを形
    成する工程とを備えていることを特徴とする半導体装置
    の製造方法。
  6. 【請求項６】 前記モールド成形金型又は前記リードフ
    レームの前記フレーム部に前記モールド樹脂を前記キャ
    ビティ内に供給するランナー及びゲートを形成する工程
    を備えていることを特徴とする請求項５に記載の半導体
    装置の製造方法。
  7. 【請求項７】 前記モールド成形金型の下型には前記モ
    ールド成形金型の上型に当接し、前記リードフレームの
    前記アウターリード、前記タイバー及び前記フレーム部
    とほぼ同じ厚さかそれよりも幾分低い高さの凸部を形成
    する工程を備えたことを特徴とする請求項５又は請求項
    ６に記載の半導体装置の製造方法。
JP5197938A 1993-07-15 1993-07-15 半導体装置の製造方法 Expired - Fee Related JP2875139B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5197938A JP2875139B2 (ja) 1993-07-15 1993-07-15 半導体装置の製造方法
KR1019940017089A KR0139700B1 (ko) 1993-07-15 1994-07-15 반도체장치, 리드프레임 및 반도체장치의 제조방법
US08/467,533 US5493151A (en) 1993-07-15 1995-06-07 Semiconductor device, lead frame and method for manufacturing semiconductor devices
US08/545,179 US5665651A (en) 1993-07-15 1995-10-19 Process for encapsulating a semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5197938A JP2875139B2 (ja) 1993-07-15 1993-07-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0730046A true JPH0730046A (ja) 1995-01-31
JP2875139B2 JP2875139B2 (ja) 1999-03-24

Family

ID=16382798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5197938A Expired - Fee Related JP2875139B2 (ja) 1993-07-15 1993-07-15 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US5493151A (ja)
JP (1) JP2875139B2 (ja)
KR (1) KR0139700B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990058460A (ko) * 1997-12-30 1999-07-15 김영환 스택 칩 패키지
EP1026741A4 (en) * 1997-10-07 2001-02-21 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
JP2003023133A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100437821B1 (ko) * 1999-12-31 2004-06-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
KR100302594B1 (ko) * 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2004023076A (ja) * 2002-06-20 2004-01-22 Mitsubishi Electric Corp 配線基板装置
SG120879A1 (en) 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
KR100657158B1 (ko) * 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7748839B2 (en) * 2006-05-09 2010-07-06 Lexmark International, Inc. Handheld printing with reference indicia
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
JP5413829B2 (ja) * 2008-11-10 2014-02-12 サンデン株式会社 インバータ一体型電動圧縮機
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607259A (ja) * 1983-06-27 1985-01-16 Nippon Telegr & Teleph Corp <Ntt> 音声処理交換方式
JPS60138929A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置用樹脂封止金型
JPS60240153A (ja) * 1984-05-14 1985-11-29 Matsushita Electric Ind Co Ltd 電子部品体
US4660127A (en) * 1985-12-17 1987-04-21 North American Philips Corporation Fail-safe lead configuration for polar SMD components
JPH02103941A (ja) * 1988-10-13 1990-04-17 Mitsubishi Electric Corp 半導体素子の樹脂封止方法およびこれに用いる真空式樹脂封止装置と長尺リードフレーム
FR2659157B2 (fr) * 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH03173167A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 面実装パッケージ半導体装置及びその実装方法
JP2754875B2 (ja) * 1990-06-20 1998-05-20 富士通株式会社 半導体装置
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026741A4 (en) * 1997-10-07 2001-02-21 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
US6323545B1 (en) 1997-10-07 2001-11-27 Mitsubishi Denkikabushiki Kaisha Semiconductor device
KR19990058460A (ko) * 1997-12-30 1999-07-15 김영환 스택 칩 패키지
KR100437821B1 (ko) * 1999-12-31 2004-06-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2003023133A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JP4598316B2 (ja) * 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4618941B2 (ja) * 2001-07-24 2011-01-26 三洋電機株式会社 半導体装置
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法
JP4600124B2 (ja) * 2005-04-04 2010-12-15 ソニー株式会社 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US5665651A (en) 1997-09-09
KR0139700B1 (ko) 1998-06-01
JP2875139B2 (ja) 1999-03-24
US5493151A (en) 1996-02-20
KR950004495A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
JP2875139B2 (ja) 半導体装置の製造方法
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
JP4195804B2 (ja) デュアルダイパッケージ
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
EP0409196B1 (en) Plastic molded type semiconductor device
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US20030178708A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US5929513A (en) Semiconductor device and heat sink used therein
JPH08222681A (ja) 樹脂封止型半導体装置
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US20050110127A1 (en) Semiconductor device
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3151346B2 (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
US20040262752A1 (en) Semiconductor device
JP3877410B2 (ja) 半導体装置の製造方法
JP3497775B2 (ja) 半導体装置
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JPH11186481A (ja) リードフレーム
JP2006279088A (ja) 半導体装置の製造方法
JP3495566B2 (ja) 半導体装置
JP4215300B2 (ja) 半導体装置の製造方法
JPH0758248A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees