KR19990058460A - 스택 칩 패키지 - Google Patents

Abstract

본 발명은 칩에서 발생된 열을 용이하게 방출시키고, 불완전한 매립 및 보이드 등의 발생이 없고, 전체 높이가 비교적 낮은 스택 칩 패키지에 관한 것이다. 본 발명의 스택 칩 패키지는 도전성 베이스와; 다수의 패드가 형성된 표면을 각각 가지며, 상기 표면상에서 상기 패드와 전기적으로 연결되면서 양 측면까지 연장되어 상기 양 측면부에서 노출되어 있는 도전성 금속 라인 및 상기 금속 라인을 보호하기 위한 보호막이 각각 형성되어 있으며, 서로 부착되어 상기 도전성 베이스상에 놓여져있는 다수의 집적 회로 칩과; 상기의 집적 회로 칩들이 서로 전기적으로 연결되도록 상기의 도전성 금속 라인의 노출된 부분들을 서로 연결하기 위한 수단을 포함하여 이루어진다.

Description

스택 칩 패키지

본 발명은 집적 회로 칩의 패키징에 관한 것으로서, 더욱 상세하게는 집적 회로 칩이 다중으로 적층되어 있는 스택 칩 패키지(stack chip package)에 관한 것이다.

일반적으로, 반도체 패키지는 소형경량화, 고속화, 고기능화라는 전자기기의 요구에 대응하기위해 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 또한, 오늘날 전자 기기의 소형화 추세에 따라, 집적 회로 칩 패키지의 고집적화가 절실히 요구되고 있다. 이러한 요구를 만족시키기 위한 한 가지 방안으로서 집적 회로 칩을 다중으로 적층하여 패키징하는 스택 칩 패키지가 제의되었다. 그러나, 종래 기술에 따른 스택 칩 패키지는 집적 회로 칩에서 발생되는 열의 방출이 용이하지 않다. 그리고, 스택 칩 패키지를 제조하는데 있어서 모울딩이나 봉지(encapsulation)가 용이하지 않기 때문에 매립이 불완전하고 보이드가 발생되어 신뢰성이 저하되는 문제점이 있었다. 그 밖에, 제조된 스택 칩 패키지의 전체 높이가 비교적 높다는 문제점이 있었다.

따라서, 상기의 문제점을 해결하기 위하여 안출된 본 발명은 칩에서 발생된 열을 용이하게 방출시키는 스택 칩 패키지를 제공함에 목적이 있다.

또한, 본 발명의 다른 목적은 불완전한 매립(fill) 및 보이드 등의 발생이 없는 스택 칩 패키지를 제공함에 있다.

그리고, 본 발명의 또 다른 목적은 전체 높이가 비교적 낮은 스택 칩 패키지를 제공함에 있다.

도 1은 본 발명의 바람직한 실시예에 따른 스택 칩 패키지를 보여주는 부분 절개 사시도.

도 2내지 도 7은 도 1에 따른 스택 칩 패키지의 제조를 설명하기 위한 도면.

*도면의 주요 부분에 대한 부호의 설명

1: 웨이퍼 10,10a: 집적 회로 칩

12: 패드 14a: 도전성 금속 라인

16: 포토레지스트 패턴 18: 폴리이미드막

22: 접착 테이프또는 에폭시 24: 스크린 프린트

26: 도전성 베이스 28: 아우터 리이드

30: 보호용 케이스

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은

도전성 베이스와;

다수의 패드가 형성된 표면을 각각 가지며, 상기 표면상에서 상기 패드와 전기적으로 연결되면서 양 측면까지 연장되어 상기 양 측면부에서 노출되어 있는 도전성 금속 라인 및 상기 금속 라인을 보호하기 위한 보호막이 각각 형성되어 있으며, 서로 부착되어 상기 도전성 베이스상에 놓여져있는 다수의 집적 회로 칩과;

상기의 집적 회로 칩들이 서로 전기적으로 연결되도록 상기의 도전성 금속 라인의 노출된 부분들을 서로 연결하기 위한 수단을 포함하여 이루어지는 것을 특징으로하는 스택 칩 패키지를 제공한다.

본 발명에 따른 스택 패키지는 상부면에서 히트 싱크가 부착되어 있기 때문에 집적 회로 칩으로부터 발생하는 열을 효율적으로 방출할 수 있다. 또한, 본 발명의패키지는 모울딩이나 봉지제가 없기 때문에 불완전한 매립또는 보이드의 발생이 근본적으로 방지될 뿐만 아니라, 모울딩또는 봉지제의 두께만큼 전체 높이가 감소된다.

(실시예)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. 도면에서, 도 1은 본 발명의 바람직한 실시예에 따른 스택 칩 패키지를 보여주는 부분 절개 사시도이고, 도 2내지 도 7은 도 1에 따른 스택 칩 패키지의 제조를 설명하기 위한 도면이다.

도 1을 참조하면, 본 실시예에 따른 스택 칩 패키지는 접착 테이프또는 열전도성 에폭시에 의해 서로 적층되게 부착되어 있는 다수의 집적 회로 칩(10a)를 포함한다. 도 1에서 다수의 집적 회로 칩(10a)들은 서로 적층된 것으로 도시되어 있지만, 본 발명은 집적 회로 칩(10a)들이 서로 부착되어 세로로 놓여진 구조를 이용할 수도 있다.

각각의 집적 회로 칩(10a)의 양 측면부에는 알루미늄과 같은 도전성 금속 라인(14a)이 외부로 노출되어 있는데, 도전성 금속 라인(14a)은 각각의 집적 회로 칩(10a)의 한 표면에 형성된 다수의 패드(미도시)와 대응하게 전기적으로 연결되어 있다. 이와같은 패드와 도전성 금속 라인(14a)을 보호하기 위하여 이것들이 형성된 각각의 집적 회로 칩(10a)의 표면상에는 폴리이미드와 같은 재질의 보호막(미도시)이 형성되어 있다.

다수의 집적 회로 칩(10a)들은 서로 전기적으로 연결되어 있다. 이와같은 전기적 연결을 위하여, 적층된 집적 회로 칩(10a)들에서의 수직으로 동일선상에 있는 도전성 금속 라인(14a)들의 노출된 부분들의 표면상에는 도전성 금속 라인(14a)들을 서로 전기적으로 연결하도록 스크린 프린트(24; screen print)가 형성되어 있다. 그리고, 적층된 집적 회로 칩(10a)들은 아우터 리드(28; outer lead)가 부착되어 있는 알루미늄과 같은 재질의 도전성 베이스(26)상에 지지되면서 놓여져 있다. 그리고, 아우터 리드(28)는 스크린 프린트(24)와 전기적으로 연결되도록 접촉하고 있다.

그러나, 도 1에서는 도전성 금속 라인(14a)들을 서로 전기적으로 연결하여 집적 회로 칩(10a)들을 서로 전기적으로 연결하기 위하여 스크린 프린트(24)를 이용하는 방식을 도시하고 있지만, 본 발명은 스크린 프린트없이, 아우터 리드(28)가 도전성 금속 라인(14a)들과 직접 접촉하도록하여 상기 도전성 금속 라인들을 서로 전기적으로 연결하는 방식을 이용할 수도 있다. 이 경우, 아우터 리드는 도전성 베이스(26)에 부착되면서 집적 회로 칩(10a)들을 고정하는 구조를 가질 수 있다.

한편, 적층된 집적 회로 칩(10a)들을 보호하기 위하여 상기 칩들에는 전기적으로 절연성을 가지면서 열전도성을 가지는 케이스(30)가 씌워져있다. 그리고, 도시하지는 않았지만 케이스(30)의 표면상에는, 집적 회로 칩(10a)에서 방출되는 열을 용이하게 분산시키기 위해 다양한 형태의 히트 싱크가 부착된다. 이와같은 히트 싱크의 재료 및 형상은 당업계에 잘 알려져 있으므로 당업자는 적절한 재료 및 형상을 용이하게 선택할 수 있다.

이와같이 도 1에서 도시된 스택 칩 패키지는 다음과 같이 제조될 수 있다.

우선, 도 2에서 도시된 바와같이 회로 패턴이 형성된 일반적인 웨이퍼(1)를 준비한다. 도 1에서, 도면 부호10은 차후에 소잉(sawing)될 하나의 단위 집적 회로 칩을 나타내고, 12는 집적 회로 칩(10)을 외부와 전기적으로 연결하기 위하여 집적 회로 칩(10)의 표면상에 형성된 다수의 패드를 나타낸다.

그런다음, 소잉되기전의 웨이퍼 상태에서, 도 2의 A-A’단면도인 도 3a에서 도시된 바와같이 집적 회로 칩(10)의 전체 표면상에 패드(12)를 덮도록 알루미늄과 같은 도전성 금속층(14)을 증착한다. 그후, 도 3b에서 도시된 바와같이 도전성 금속층(14)의 표면상에 포토레지스트 패턴(16)을 형성한다. 이어서, 상기 감광막 패턴의 형태로 식각을 실시하여 도 3c에서 도시된 바와같이 패드(12)와 연결되면서 집적 회로 칩(10)의 양 측면부까지 연장되는 도전성 금속 라인(14a)을 형성한 후, 포토레지스트 스트리퍼를 이용하여 포토레지스트 패턴(16)을 제거하여 도 3d에서와 같이 도전성 금속 라인(14a)를 노출시킨다. 그리고나서, 도 3e에서 도시된 바와같이 도전성 금속 라인(14a)을 보호하도록 집적 회로 칩(10)의 표면상에 폴리이미드와 같은 재질의 보호막(18)을 형성한다. 이와같은 과정에 의해 도 4에서 도시한 바와같이 웨이퍼(1a)의 단위 집적 회로 칩(10a)에는 도전성 금속 라인(14a)이 형성된다.

그후,도전성 금속 라인(14a)이 형성된 웨이퍼(1)를 각각의 단위 집적 회로 칩(10a)들로 소잉한다. 이어서, 도 5에서 도시된 바와같이 소잉된 다수의 집적 회로 칩(10a)들을 도전성 금속 라인(14a)이 양측면에서 외부로 노출되도록 하면서 접착 테이프또는 열전도성 에폭시(22)에 의해 서로 적층한다.

그런다음, 도 6a에서 도시된 바와같이 도전성 금속 라인(14a)의 노출된 부분들에 스크린 프린트(24)를 형성하여 도전성 금속 라인(14a)들이 서로 전기적으로 연결되도록 한다. 그리고나서, 도 6b에서 도시된 바와같이 적층된 집적 회로 칩(10a)을 아우터 리이드(28)가 부착된 알루미늄과 같은 재질의 도전성 베이스(26)에 위치시킨후 아우터 리이드(28)를 스크린 프린트(24)의 표면에 부착하여 리이드(28)와 도전성 금속 라인(14a)을 전기적으로 연결한다. 이와같이 도전성 금속 라인(14a)의 노출 부분들을 전기적으로 서로 연결하는 것은 스크린 프린트(24)를 사용함이없이 리이드(28)만으로도 가능하다. 이와같이 리이드(28)만으로 도전성 금속(14a)의 노출 부분들을 전기적으로 서로 연결하는 것이 도 6c에서 도시되어 있다. 도6c를 참조하면, 적층된 집적 회로 칩(10)을 도전성 베이스(26)상에 놓은 후, 도전성 금속 라인(14a)의 노출된 부분들을 아우터 리이드(28)에 의해 서로 전기적으로 연결한다.

이어서, 도 1에서 도시된 바와같이, 집적 회로 칩(10a)을 보호하기 위하여 집적 회로 칩(10a)에, 전기적 절연성을 가지면서 열전도성을 가지는 케이스를 씌운다. 그리고나서, 케이스(30)의 상부에 다양한 형태의 히트 싱크(미도시)를 부착한다.

이상에서 설명한 바와같이, 본 발명은 집적 회로 칩이 베어 칩(bare chip)의 상태로 존재하기 때문에 집적 회로 칩으로부터 발생하는 열을 효율적으로 방출할 수 있는 스택 칩 패키지를 제공한다. 또한, 본 발명의 스택 칩 패키지는 모울딩이나 봉지제가 없기 때문에 불완전한 매립또는 보이드 등의 발생이 근본적으로 방지될 뿐만 아니라, 모울딩또는 봉지제의 두께만큼 전체 높이가 감소된다.

이상에서 본 발명은 그의 바람직한 실시예를 기준으로 설명하고 도시하였지만 당업자는 본 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 대한 다양한 변경 및 수정이 가는함을 명백히 알 수 있다.

Claims (8)

1. 도전성 베이스와;

   다수의 패드가 형성된 표면을 각각 가지며, 상기 표면상에서 상기 패드와 전기적으로 연결되면서 양 측면까지 연장되어 상기 양 측면부에서 노출되어 있는 도전성 금속 라인 및 상기 금속 라인을 보호하기 위한 보호막이 각각 형성되어 있으며, 서로 부착되어 상기 도전성 베이스상에 놓여져있는 다수의 집적 회로 칩과;

   상기의 집적 회로 칩들이 서로 전기적으로 연결되도록 상기의 도전성 금속 라인의 노출된 부분들을 서로 연결하기 위한 수단을 포함하여 이루어지는 것을 특징으로하는 스택 칩 패키지.
2. 제 1 항에 있어서, 상기 도전성 금속 라인 및 베이스는 알루미늄의 재질을 갖는 것을 특징으로하는 스택 칩 패키지.
3. 제 1 항에 있어서, 상기 집적 회로 칩들의 부착은 접착성 테이프 또는 에폭시에 의해 이루어진 것을 특징으로하는 스택 칩 패키지.
4. 제 1 항에 있어서, 상기 도전성 금속 라인들의 노출된 부분들을 서로 연결하기 위한 수단은 상기 노출된 부분들의 표면상에 형성된 스크린 프린트 및 상기 스크린 프린트에 연결되고 상기 베이스에 부착된 아우터 리이드인 것을 특징으로하는 스택 칩 패키지.
5. 제 1 항에 있어서, 상기 도전성 금속 라인들의 노출된 부분들을 서로 연결하기 위한 수단은 상기 노출된 부분들에 연결되고 상기 베이스에 부착된 아우터 리이드인 것을 특징으로하는 스택 칩 패키지.
6. 제 1 항에 있어서, 상기의 칩들을 씌우고 있는 보호용 케이스를 추가로 포함하는 것을 특징으로하는 스택 칩 패키지.
7. 제 1 항에 있어서, 상기 보호막은 폴리이미드의 재질을 가지는 것을 특징으로하는 스택 칩 패키지.
8. 제 6 항에 있어서, 상기 보호용 케이스는 전기적 절연성을 가지면서 열전도성을 가지는 것을 특징으로하는 스택 칩 패키지.