JPH08316408A - 三次元構造半導体装置 - Google Patents
三次元構造半導体装置Info
- Publication number
- JPH08316408A JPH08316408A JP7122774A JP12277495A JPH08316408A JP H08316408 A JPH08316408 A JP H08316408A JP 7122774 A JP7122774 A JP 7122774A JP 12277495 A JP12277495 A JP 12277495A JP H08316408 A JPH08316408 A JP H08316408A
- Authority
- JP
- Japan
- Prior art keywords
- dimensional structure
- semiconductor device
- printed boards
- structure semiconductor
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 本発明は三次元構造半導体装置に関し、実装
効率の向上及び熱放散性の向上を実現することを目的と
する。 【構成】 マトリクス状に並んでいるスルーホール３４
を有し、垂立して対向している一対のプリント板３１、
３２と、上記スルーホールと電気的に接続されて、プリ
ント板３１、３２の下辺３６、３７に沿って並んでいる
複数の実装用の端子３５と、ケージ本体１５の両側より
延出しているリード１６を、上記プリント板のスルーホ
ール３４に接続されて、上記一対のプリント板３１、３
２の間に、段積み状態で組み込まれている９個の半導体
パッケージ１３とを有する。実装用の端子３５は、半導
体パッケージ１３のリード１６のピッチＰ１より小さい
ピッチＰ２を有する。実装用の端子３５は、半導体パッ
ケージ１３の長さＬ２より短い長さＬ１０内に収まって
いる。三次元構造半導体装置３０は、半導体パッケージ
１３の長さＬ２と同じ長さ寸法Ｌ２を有するよう構成す
る。
効率の向上及び熱放散性の向上を実現することを目的と
する。 【構成】 マトリクス状に並んでいるスルーホール３４
を有し、垂立して対向している一対のプリント板３１、
３２と、上記スルーホールと電気的に接続されて、プリ
ント板３１、３２の下辺３６、３７に沿って並んでいる
複数の実装用の端子３５と、ケージ本体１５の両側より
延出しているリード１６を、上記プリント板のスルーホ
ール３４に接続されて、上記一対のプリント板３１、３
２の間に、段積み状態で組み込まれている９個の半導体
パッケージ１３とを有する。実装用の端子３５は、半導
体パッケージ１３のリード１６のピッチＰ１より小さい
ピッチＰ２を有する。実装用の端子３５は、半導体パッ
ケージ１３の長さＬ２より短い長さＬ１０内に収まって
いる。三次元構造半導体装置３０は、半導体パッケージ
１３の長さＬ２と同じ長さ寸法Ｌ２を有するよう構成す
る。
Description
【０００１】
【産業上の利用分野】本発明はに係り、三次元構造半導
体装置に係わり、複数の半導体パッケージを段積み状態
で組み込んでなる三次元構造半導体装置に関する。現
在、電子機器は小型化が要求されている。これに対応す
るため、半導体パッケージをプリント板上に高密度に実
装する技術の開発が要請されている。
体装置に係わり、複数の半導体パッケージを段積み状態
で組み込んでなる三次元構造半導体装置に関する。現
在、電子機器は小型化が要求されている。これに対応す
るため、半導体パッケージをプリント板上に高密度に実
装する技術の開発が要請されている。
【０００２】
【従来の技術】図６は、従来の一例の三次元構造半導体
装置１０を示す。この三次元構造半導体装置１０は、垂
立して相対向している一対のプリント板１１、１２の間
に、メモリー素子としての９個の半導体パッケージ１３
が、段積み状態で組み込まれた構成である。
装置１０を示す。この三次元構造半導体装置１０は、垂
立して相対向している一対のプリント板１１、１２の間
に、メモリー素子としての９個の半導体パッケージ１３
が、段積み状態で組み込まれた構成である。
【０００３】プリント板１１、１２は、マトリクス状に
並んでいるスルーホール１４を有する。半導体パッケー
ジ１３は、パッケージ本体１５と、この両側より延出し
ているリード１６とよりなる。リード１６のピッチとス
ルーホール１４のピッチとは同じであり、Ｐ１である。
半導体パッケージ１３は、リード１６をスルーホール１
４に接続されて、プリント板１１、１２の間に支持され
ている。
並んでいるスルーホール１４を有する。半導体パッケー
ジ１３は、パッケージ本体１５と、この両側より延出し
ているリード１６とよりなる。リード１６のピッチとス
ルーホール１４のピッチとは同じであり、Ｐ１である。
半導体パッケージ１３は、リード１６をスルーホール１
４に接続されて、プリント板１１、１２の間に支持され
ている。
【０００４】ここで、９個の半導体パッケージ１３が段
積み状態で組み込まれているため、プリント板１１は、
以下に述べる構成となっている。図７に示すように、プ
リント板１１の配線パターン２０は、各スルーホール１
４をつないだ後、符号２１で示すように、垂直に下がっ
て、プリント板１１の下辺１７に沿って等間隔で並んで
いる複数のパッド２２と接続してある。１４−１は、最
上位置の半導体パッケージ１３−１のチップセレクトリ
ードが接続してあるスルーホールである。１４−２は、
最上位置の次の半導体パッケージ１３−２のチップセレ
クトリードが接続してあるスルーホールである。スルー
ホール１４−１，１４−２は、夫々配線パターン２０−
１，２０−２を介してプリント板１１の左端近傍のパッ
ド２２−１，２２−２と接続してある。パッド２２のピ
ッチは、Ｐ１であり、スルーホール１４及びリード１６
のピッチＰ１と同じである。
積み状態で組み込まれているため、プリント板１１は、
以下に述べる構成となっている。図７に示すように、プ
リント板１１の配線パターン２０は、各スルーホール１
４をつないだ後、符号２１で示すように、垂直に下がっ
て、プリント板１１の下辺１７に沿って等間隔で並んで
いる複数のパッド２２と接続してある。１４−１は、最
上位置の半導体パッケージ１３−１のチップセレクトリ
ードが接続してあるスルーホールである。１４−２は、
最上位置の次の半導体パッケージ１３−２のチップセレ
クトリードが接続してあるスルーホールである。スルー
ホール１４−１，１４−２は、夫々配線パターン２０−
１，２０−２を介してプリント板１１の左端近傍のパッ
ド２２−１，２２−２と接続してある。パッド２２のピ
ッチは、Ｐ１であり、スルーホール１４及びリード１６
のピッチＰ１と同じである。
【０００５】一のパッド２２に一の実装用の端子１９が
半田付けして固定してあり、複数の実装用の端子１９
が、プリント板１１、１２の下辺１７、１８に沿って、
並んでいる。実装用の端子１９の数（パッド２２の数）
は、大略、一の半導体パッここで、９個の半導体パッケ
ージ１３が段積み状態で組み込まれているたケージ１３
のリード１６の数に、各半導体パッケージ１３のチップ
セレクトリードの総数を加えた数となり、一の半導体パ
ッケージ１３のリード１６の数より多くなる。
半田付けして固定してあり、複数の実装用の端子１９
が、プリント板１１、１２の下辺１７、１８に沿って、
並んでいる。実装用の端子１９の数（パッド２２の数）
は、大略、一の半導体パッここで、９個の半導体パッケ
ージ１３が段積み状態で組み込まれているたケージ１３
のリード１６の数に、各半導体パッケージ１３のチップ
セレクトリードの総数を加えた数となり、一の半導体パ
ッケージ１３のリード１６の数より多くなる。
【０００６】一方、実装用の端子１９のピッチは、Ｐ１
であり、スルーホール１４及びリード１６のピッチＰ１
と同じである。なお、三次元構造半導体装置１０は、実
装用の端子１９をマザーボードのスルーホール（共に図
示せず）に接続されて、マザーボード上に実装される。
であり、スルーホール１４及びリード１６のピッチＰ１
と同じである。なお、三次元構造半導体装置１０は、実
装用の端子１９をマザーボードのスルーホール（共に図
示せず）に接続されて、マザーボード上に実装される。
【０００７】
【発明が解決しようとする課題】しかるに、従来の三次
元構造半導体装置１０においては、全部の実装用の端子
１９が収まる長さ寸法Ｌ１は、半導体パッケージ１３の
パッケージ本体１５の長さ寸法Ｌ２より相当に長くな
る。プリント板１１、１２は、矩形状を有しており、長
さ寸法Ｌ３は、上記の長さ寸法Ｌ１より少し長い。長さ
寸法Ｌ３は、半導体パッケージ１３のパッケージ本体１
５の長さ寸法Ｌ２より相当に長くなる。この長さ寸法Ｌ
３が、三次元構造半導体装置１０の長さ寸法となる。
元構造半導体装置１０においては、全部の実装用の端子
１９が収まる長さ寸法Ｌ１は、半導体パッケージ１３の
パッケージ本体１５の長さ寸法Ｌ２より相当に長くな
る。プリント板１１、１２は、矩形状を有しており、長
さ寸法Ｌ３は、上記の長さ寸法Ｌ１より少し長い。長さ
寸法Ｌ３は、半導体パッケージ１３のパッケージ本体１
５の長さ寸法Ｌ２より相当に長くなる。この長さ寸法Ｌ
３が、三次元構造半導体装置１０の長さ寸法となる。
【０００８】このため、従来の三次元構造半導体装置１
０は、実装効率が充分でないという問題点があった。ま
た、プリント板１１、１２のうち、半導体パッケージ１
３より右側に張り出している張り出し部２３、及び半導
体パッケージ１３より左側に張り出している張り出し部
２４の長さ寸法Ｌ４が相当に長くなる。このため、三次
元構造半導体装置１０が電子機器内に組み込まれた状態
において、この長い張り出し部２３、２４が、冷却風が
半導体パッケージ１３に当たるのを妨害し、半導体パッ
ケージ１３の熱が逃げにくくなる。従って、従来の三次
元構造半導体装置１０は、熱放散性が充分でないという
問題点があった。
０は、実装効率が充分でないという問題点があった。ま
た、プリント板１１、１２のうち、半導体パッケージ１
３より右側に張り出している張り出し部２３、及び半導
体パッケージ１３より左側に張り出している張り出し部
２４の長さ寸法Ｌ４が相当に長くなる。このため、三次
元構造半導体装置１０が電子機器内に組み込まれた状態
において、この長い張り出し部２３、２４が、冷却風が
半導体パッケージ１３に当たるのを妨害し、半導体パッ
ケージ１３の熱が逃げにくくなる。従って、従来の三次
元構造半導体装置１０は、熱放散性が充分でないという
問題点があった。
【０００９】そこで、本発明は上記課題を解決した三次
元構造半導体装置を提供することを目的とする。
元構造半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明は、並ん
でいるスルーホールを有し、垂立して対向している一対
のプリント板と、上記スルーホールと電気的に接続され
て、該プリント板の下辺に沿って並んでいる複数の実装
用の端子と、パッケージ本体の両側より延出しているリ
ードを、上記プリント板のスルーホールに接続されて、
上記一対のプリント板の間に、段積み状態で組み込まれ
ている複数の半導体パッケージとよりなる三次元構造半
導体装置において、上記実装用の端子は、半導体パッケ
ージのリードのピッチより小さいピッチを有する構成と
したものである。
でいるスルーホールを有し、垂立して対向している一対
のプリント板と、上記スルーホールと電気的に接続され
て、該プリント板の下辺に沿って並んでいる複数の実装
用の端子と、パッケージ本体の両側より延出しているリ
ードを、上記プリント板のスルーホールに接続されて、
上記一対のプリント板の間に、段積み状態で組み込まれ
ている複数の半導体パッケージとよりなる三次元構造半
導体装置において、上記実装用の端子は、半導体パッケ
ージのリードのピッチより小さいピッチを有する構成と
したものである。
【００１１】請求項２の発明は、上記複数の実装用の端
子は、上記パッケージ本体の長さ寸法内に収まってお
り、上記一対のプリント板は、上記パッケージ本体の長
さ寸法と実質上等しい長さ寸法を有する構成としたもの
である。請求項３の発明は、請求項１又は請求項２の一
対のプリント板を、レジストより熱伝導度の高いフィラ
ーを含有しているレジスト膜を有する構成としたもので
ある。
子は、上記パッケージ本体の長さ寸法内に収まってお
り、上記一対のプリント板は、上記パッケージ本体の長
さ寸法と実質上等しい長さ寸法を有する構成としたもの
である。請求項３の発明は、請求項１又は請求項２の一
対のプリント板を、レジストより熱伝導度の高いフィラ
ーを含有しているレジスト膜を有する構成としたもので
ある。
【００１２】請求項４の発明は、請求項１又は請求項２
の一対のプリント板を、エポキシ樹脂より熱伝導度の高
いフィラーを含有しているプリント板本体を有する構成
としたものである。
の一対のプリント板を、エポキシ樹脂より熱伝導度の高
いフィラーを含有しているプリント板本体を有する構成
としたものである。
【００１３】
【作用】請求項１の発明の、実装用の端子を、、半導体
パッケージのリードのピッチより小さいピッチを有する
構成としたことは、プリント板の長さ寸法を短くするよ
うに作用する。
パッケージのリードのピッチより小さいピッチを有する
構成としたことは、プリント板の長さ寸法を短くするよ
うに作用する。
【００１４】請求項２の発明の、複数の実装用の端子
が、上記パッケージ本体の長さ寸法内に収まり、上記一
対のプリント板が、上記パッケージ本体の長さ寸法と実
質上等９い長さ寸法を有する構成としたことは、三次元
構造半導体装置の長さ寸法を、これ以上は小さく出来な
い最小の長さ寸法とするように作用する。
が、上記パッケージ本体の長さ寸法内に収まり、上記一
対のプリント板が、上記パッケージ本体の長さ寸法と実
質上等９い長さ寸法を有する構成としたことは、三次元
構造半導体装置の長さ寸法を、これ以上は小さく出来な
い最小の長さ寸法とするように作用する。
【００１５】請求項３の発明の、プリント板を、レジス
トより熱伝導度の高いフィラーを含有しているレジスト
膜を有する構成としたことは、プリント板の熱伝導度を
高くするように作用する。請求項４の発明の、プリント
板を、エポキシ樹脂より熱伝導度の高いフィラーを含有
しているプリント板本体を有する構成としたことは、プ
リント板の熱伝導度を高くするように作用する。
トより熱伝導度の高いフィラーを含有しているレジスト
膜を有する構成としたことは、プリント板の熱伝導度を
高くするように作用する。請求項４の発明の、プリント
板を、エポキシ樹脂より熱伝導度の高いフィラーを含有
しているプリント板本体を有する構成としたことは、プ
リント板の熱伝導度を高くするように作用する。
【００１６】
【実施例】図１、図２は、本発明の一実施例になる三次
元構造半導体装置３０を示す。各図中、図６に示す構成
部分と同一部分には同一符号を付す。三次元構造半導体
装置３０は、垂立して相対向している一対のプリント板
３１、３２の間に、メモリー素子としての９個の半導体
パッケージ１３が、段積み状態で組み込まれた構成であ
り、メモリーモジュールである。
元構造半導体装置３０を示す。各図中、図６に示す構成
部分と同一部分には同一符号を付す。三次元構造半導体
装置３０は、垂立して相対向している一対のプリント板
３１、３２の間に、メモリー素子としての９個の半導体
パッケージ１３が、段積み状態で組み込まれた構成であ
り、メモリーモジュールである。
【００１７】プリント板３１、３２は、マトリクス状に
並んでいるスルーホール３４を有する。半導体パッケー
ジ１３は、Ｔ−ＳＯＰ（Ｔｈｉｎ−Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）であり、パッケージ本体１
５と、この両側より延出しているリード１６とよりな
る。リード１６のピッチとスルーホール３４のピッチと
は同じであり、Ｐ１（例えば、１．２７ｍｍ）である。
半導体パッケージ１３は、リード１６をスルーホール３
４に接続されて、プリント板３１、３２の間に支持され
ている。
並んでいるスルーホール３４を有する。半導体パッケー
ジ１３は、Ｔ−ＳＯＰ（Ｔｈｉｎ−Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）であり、パッケージ本体１
５と、この両側より延出しているリード１６とよりな
る。リード１６のピッチとスルーホール３４のピッチと
は同じであり、Ｐ１（例えば、１．２７ｍｍ）である。
半導体パッケージ１３は、リード１６をスルーホール３
４に接続されて、プリント板３１、３２の間に支持され
ている。
【００１８】複数の実装用の端子（ピン端子）３５が、
プリント板３１、３２の下辺３６、３７に沿って、並ん
でいる。なお、三次元構造半導体装置３０は、実装用の
端子３５をマザーボードのスルーホール（共に図示せ
ず）に接続されて、マザーボード上に実装される。
プリント板３１、３２の下辺３６、３７に沿って、並ん
でいる。なお、三次元構造半導体装置３０は、実装用の
端子３５をマザーボードのスルーホール（共に図示せ
ず）に接続されて、マザーボード上に実装される。
【００１９】プリント板３１（３２）は、図３に示すよ
うに、下辺３６に沿って等間隔で並んでいる複数のパッ
ド３８を有する。ここで、９個の半導体パッケージ１３
が段積み状態で組み込まれているため、パッド３８の数
は、大略、一の半導体パッケージ１３のリード１６の数
に、各半導体パッケージ１３のチップセレクトリードの
総数を加えた数となり、一の半導体パッケージ１３のリ
ード１６の数より多い。一方、パッド３８のピッチは、
Ｐ２（例えば、０．６ｍｍ）であり、プリント板３１の
スルーホール３４のピッチＰ１より小さい。
うに、下辺３６に沿って等間隔で並んでいる複数のパッ
ド３８を有する。ここで、９個の半導体パッケージ１３
が段積み状態で組み込まれているため、パッド３８の数
は、大略、一の半導体パッケージ１３のリード１６の数
に、各半導体パッケージ１３のチップセレクトリードの
総数を加えた数となり、一の半導体パッケージ１３のリ
ード１６の数より多い。一方、パッド３８のピッチは、
Ｐ２（例えば、０．６ｍｍ）であり、プリント板３１の
スルーホール３４のピッチＰ１より小さい。
【００２０】プリント板３１の配線パターン３９は、各
スルーホール３４をつないだ後、符号４０で示すよう
に、プリント板３１の幅方向上中央部４１側に寄せら
れ、かつ、垂直に下がって、プリント板１１の下辺１７
に沿って等間隔で並んでいる複数のパッド３８と接続し
てある。３４−１は、最上位置の半導体パッケージ１３
−１のチップセレクトリードが接続してあるスルーホー
ルである。３４−２は、最上位置の次の半導体パッケー
ジ１３−２のチップセレクトリードが接続してあるスル
ーホールである。スルーホール３４−１，３４−２は、
夫々配線パターン３９−１，３９−２を介してプリント
板３１の左端近傍のパッド３８−１，３８−２と接続し
てある。配線パターン３９−１，３９−２も、プリント
板３１の幅方向上中央部４１側に寄せられた部分を有す
る。４０は、中央寄せパターン部である。
スルーホール３４をつないだ後、符号４０で示すよう
に、プリント板３１の幅方向上中央部４１側に寄せら
れ、かつ、垂直に下がって、プリント板１１の下辺１７
に沿って等間隔で並んでいる複数のパッド３８と接続し
てある。３４−１は、最上位置の半導体パッケージ１３
−１のチップセレクトリードが接続してあるスルーホー
ルである。３４−２は、最上位置の次の半導体パッケー
ジ１３−２のチップセレクトリードが接続してあるスル
ーホールである。スルーホール３４−１，３４−２は、
夫々配線パターン３９−１，３９−２を介してプリント
板３１の左端近傍のパッド３８−１，３８−２と接続し
てある。配線パターン３９−１，３９−２も、プリント
板３１の幅方向上中央部４１側に寄せられた部分を有す
る。４０は、中央寄せパターン部である。
【００２１】一のパッド２２に一の実装用の端子３５が
半田付けして固定してあり、複数の実装用の端子３５
が、プリント板３１、３２の下辺３６、３７に沿って、
並んでいる。実装用の端子３５の数はパッド２２の数と
同じであり、一の半導体パッケージ１３のリード１６の
数より多い。
半田付けして固定してあり、複数の実装用の端子３５
が、プリント板３１、３２の下辺３６、３７に沿って、
並んでいる。実装用の端子３５の数はパッド２２の数と
同じであり、一の半導体パッケージ１３のリード１６の
数より多い。
【００２２】ここで、各実装用の端子３５の幅寸法Ｗ２
は、図７の実装用の端子１９の幅寸法Ｗ１より小さい。
また、複数の実装用の端子３５は、ピッチＰ２で並んで
いるる。これにより、図１に示すように、全部の実装用
の端子３５は、半導体パッケージ１３のパッケージ本体
１５の長さ寸法Ｌ２より少し短い長さ寸法Ｌ１０内に収
まっている。
は、図７の実装用の端子１９の幅寸法Ｗ１より小さい。
また、複数の実装用の端子３５は、ピッチＰ２で並んで
いるる。これにより、図１に示すように、全部の実装用
の端子３５は、半導体パッケージ１３のパッケージ本体
１５の長さ寸法Ｌ２より少し短い長さ寸法Ｌ１０内に収
まっている。
【００２３】プリント板３１、３２は、矩形状を有して
おり、長さ寸法は、上記の長さ寸法Ｌ１０より少し長
く、半導体パッケージ１３のパッケージ本体１５の長さ
寸法Ｌ２と等しく、Ｌ２である。この長さ寸法Ｌ２が、
三次元構造半導体装置３０の長さ寸法となる。
おり、長さ寸法は、上記の長さ寸法Ｌ１０より少し長
く、半導体パッケージ１３のパッケージ本体１５の長さ
寸法Ｌ２と等しく、Ｌ２である。この長さ寸法Ｌ２が、
三次元構造半導体装置３０の長さ寸法となる。
【００２４】このため、三次元構造半導体装置３０は、
これ以上は小さく出来ない最小の大きさとなり、従来の
三次元構造半導体装置１０に比べて小型となり、実装に
要する面積が狭くなり、従来の三次元構造半導体装置１
０に比べて、高い効率で実装することができる。
これ以上は小さく出来ない最小の大きさとなり、従来の
三次元構造半導体装置１０に比べて小型となり、実装に
要する面積が狭くなり、従来の三次元構造半導体装置１
０に比べて、高い効率で実装することができる。
【００２５】また、三次元構造半導体装置３０は、図６
中の張り出し部２３、２４を実質上有しない。このた
め、三次元構造半導体装置３０が電子機器内に組み込ま
れた状態において、冷却風は、円滑に半導体パッケージ
１３に当たり、半導体パッケージ１３が効率良く冷却さ
れる。従って、三次元構造半導体装置３０は、従来の三
次元構造半導体装置１０に比べて、良好な熱放散性を有
する。
中の張り出し部２３、２４を実質上有しない。このた
め、三次元構造半導体装置３０が電子機器内に組み込ま
れた状態において、冷却風は、円滑に半導体パッケージ
１３に当たり、半導体パッケージ１３が効率良く冷却さ
れる。従って、三次元構造半導体装置３０は、従来の三
次元構造半導体装置１０に比べて、良好な熱放散性を有
する。
【００２６】また、三次元構造半導体装置３０は、プリ
ント板３１、３２によっても、良好な熱放散性を有して
いる。図４に示すように、プリント板３１は、プリント
板本体５０にスルーホール３４を有し、かつ、プリント
板本体５０の表面に、配線パターン３９（図３参照）及
びレジスト膜５１を有する。レジスト膜５１は、レジス
ト内に、シリカ、アルミナ、窒化珪素等のフィラー５２
が含有された組成を有する。フィラー５２の熱伝導度
は、レジストの熱伝導度より高い。プリント板本体５０
は、ガラスエポキシ樹脂内に、シリカ、アルミナ、窒化
珪素等のフィラー５３が含有された組成を有する。フィ
ラー５３の熱伝導度は、ガラスエポキシ樹脂の熱伝導度
より高い。プリント板３２も上記プリント板３１と同じ
構成である。従って、プリント板３１、３２は、通常の
プリント板より高い熱伝導度を有する。
ント板３１、３２によっても、良好な熱放散性を有して
いる。図４に示すように、プリント板３１は、プリント
板本体５０にスルーホール３４を有し、かつ、プリント
板本体５０の表面に、配線パターン３９（図３参照）及
びレジスト膜５１を有する。レジスト膜５１は、レジス
ト内に、シリカ、アルミナ、窒化珪素等のフィラー５２
が含有された組成を有する。フィラー５２の熱伝導度
は、レジストの熱伝導度より高い。プリント板本体５０
は、ガラスエポキシ樹脂内に、シリカ、アルミナ、窒化
珪素等のフィラー５３が含有された組成を有する。フィ
ラー５３の熱伝導度は、ガラスエポキシ樹脂の熱伝導度
より高い。プリント板３２も上記プリント板３１と同じ
構成である。従って、プリント板３１、３２は、通常の
プリント板より高い熱伝導度を有する。
【００２７】このため、半導体パッケージ１３で発生し
た熱がリード１６を伝わってプリント板３１、３２に到
った後は、熱は、プリント板３１、３２内を迅速に伝播
して拡がり、空気中に効率良く放熱される。このことに
因っても、三次元構造半導体装置３０は、従来の三次元
構造半導体装置１０に比べて、良好な熱放散性を有す
る。
た熱がリード１６を伝わってプリント板３１、３２に到
った後は、熱は、プリント板３１、３２内を迅速に伝播
して拡がり、空気中に効率良く放熱される。このことに
因っても、三次元構造半導体装置３０は、従来の三次元
構造半導体装置１０に比べて、良好な熱放散性を有す
る。
【００２８】次に、上記構成の三次元構造半導体装置３
０の製造方法について，図５を参照して説明する。ま
ず、同図（Ａ）に示すように、シリンジ６０を使用し
て、半田ペースト６１を、プリント板３１、３２のスル
ーホール３４内に供給する。同図（Ｂ）は、半田ペース
ト６１がスルーホール３４内に付着しているプリント板
３１、３２を示す。
０の製造方法について，図５を参照して説明する。ま
ず、同図（Ａ）に示すように、シリンジ６０を使用し
て、半田ペースト６１を、プリント板３１、３２のスル
ーホール３４内に供給する。同図（Ｂ）は、半田ペース
ト６１がスルーホール３４内に付着しているプリント板
３１、３２を示す。
【００２９】次いで、同図（Ｃ）に示すように、プリン
ト板３１を水平に置き、半導体パッケージ１３のリード
１６をスルーホール３４に差し込み、半導体パッケージ
１３を立てる。次いで、別のプリント板３２を重ね、ス
ルーホール３４をリード１６に嵌合させて、同図（Ｄ）
に示す状態とする。最後に、ＩＲリフローを行って、半
田付けする。
ト板３１を水平に置き、半導体パッケージ１３のリード
１６をスルーホール３４に差し込み、半導体パッケージ
１３を立てる。次いで、別のプリント板３２を重ね、ス
ルーホール３４をリード１６に嵌合させて、同図（Ｄ）
に示す状態とする。最後に、ＩＲリフローを行って、半
田付けする。
【００３０】また。図５（Ｃ）の状態で第１回目のＩＲ
リフローを行ない、同図（Ｄ）の状態で第２回目のＩＲ
リフローを行なってもよい。なお、本発明は、少しの張
り出し部を有する三次元構造半導体装置も包含する。
リフローを行ない、同図（Ｄ）の状態で第２回目のＩＲ
リフローを行なってもよい。なお、本発明は、少しの張
り出し部を有する三次元構造半導体装置も包含する。
【００３１】
【発明の効果】上述の如く、請求項１の発明によれば、
実装用の端子を、、半導体パッケージのリードのピッチ
より小さいピッチで並べた構成であるため、、プリント
板の長さ寸法を従来のものに比べて短くすること出来、
従来の三次元構造半導体装置に比べて小型とし得る。こ
れにより、実装に要する面積が狭くなり、従来の三次元
構造半導体装置に比べて、高い効率で実装することがで
きる。
実装用の端子を、、半導体パッケージのリードのピッチ
より小さいピッチで並べた構成であるため、、プリント
板の長さ寸法を従来のものに比べて短くすること出来、
従来の三次元構造半導体装置に比べて小型とし得る。こ
れにより、実装に要する面積が狭くなり、従来の三次元
構造半導体装置に比べて、高い効率で実装することがで
きる。
【００３２】また、プリント板の長さ寸法が従来のもの
に比べて短くなったことによって、張り出し部の長さが
従来のものに比べて短くなり、或いは、張り出し部を実
質上有しない構成とすることが出来る。これにより、三
次元構造半導体装置が電子機器内に組み込まれた状態に
おいて、冷却風が、円滑に半導体パッケージに当たるよ
うにすることが出来、半導体パッケージを効率良く冷却
することが出来る。従って、従来の三次元構造半導体装
置に比べて、熱放散性の向上を図ることが出来る。
に比べて短くなったことによって、張り出し部の長さが
従来のものに比べて短くなり、或いは、張り出し部を実
質上有しない構成とすることが出来る。これにより、三
次元構造半導体装置が電子機器内に組み込まれた状態に
おいて、冷却風が、円滑に半導体パッケージに当たるよ
うにすることが出来、半導体パッケージを効率良く冷却
することが出来る。従って、従来の三次元構造半導体装
置に比べて、熱放散性の向上を図ることが出来る。
【００３３】請求項２の発明によれば、複数の実装用の
端子が、上記パッケージ本体の長さ寸法内に収まり、上
記一対のプリント板が、上記パッケージ本体の長さ寸法
と実質上等しい長さ寸法を有する構成としてあるため、
三次元構造半導体装置の長さ寸法が、これ以上は小さく
出来ない最小の長さ寸法となり、三次元構造半導体装置
を最小の大きさとし得、よって、最良の効率で実装する
ことができる。
端子が、上記パッケージ本体の長さ寸法内に収まり、上
記一対のプリント板が、上記パッケージ本体の長さ寸法
と実質上等しい長さ寸法を有する構成としてあるため、
三次元構造半導体装置の長さ寸法が、これ以上は小さく
出来ない最小の長さ寸法となり、三次元構造半導体装置
を最小の大きさとし得、よって、最良の効率で実装する
ことができる。
【００３４】また、張り出し部を実質上有しない構成と
することが出来る。これにより、三次元構造半導体装置
が電子機器内に組み込まれた状態において、冷却風が、
円滑に半導体パッケージに当たるようにすることが出
来、半導体パッケージを効率良く冷却することが出来
る。従って、熱放散性の向上を良好に図ることが出来
る。
することが出来る。これにより、三次元構造半導体装置
が電子機器内に組み込まれた状態において、冷却風が、
円滑に半導体パッケージに当たるようにすることが出
来、半導体パッケージを効率良く冷却することが出来
る。従って、熱放散性の向上を良好に図ることが出来
る。
【００３５】請求項３の発明によれば、プリント板が、
レジストより熱伝導度の高いフィラーを含有しているレ
ジスト膜を有する構成であるため、プリント板の熱伝導
度が、従来のプリント板の熱伝導度に比べて高くなり、
半導体パッケージの熱がプリント板上を良好に拡がるよ
うにすることが出来、よって、プリント板の表面からの
空気中への放熱の量を多くすることが出来、熱放散性の
向上を良好に図ることが出来る。
レジストより熱伝導度の高いフィラーを含有しているレ
ジスト膜を有する構成であるため、プリント板の熱伝導
度が、従来のプリント板の熱伝導度に比べて高くなり、
半導体パッケージの熱がプリント板上を良好に拡がるよ
うにすることが出来、よって、プリント板の表面からの
空気中への放熱の量を多くすることが出来、熱放散性の
向上を良好に図ることが出来る。
【００３６】請求項４の発明によれば、プリント板が、
エポキシ樹脂より熱伝導度の高いフィラーを含有してい
るプリント板本体を有する構成であるため、プリント板
の熱伝導度が、従来のプリント板の熱伝導度に比べて高
くなり、半導体パッケージの熱がプリント板上を良好に
拡がるようにすることが出来、よって、プリント板の表
面からの空気中への放熱の量を多くすることが出来、熱
放散性の向上を良好に図ることが出来る。
エポキシ樹脂より熱伝導度の高いフィラーを含有してい
るプリント板本体を有する構成であるため、プリント板
の熱伝導度が、従来のプリント板の熱伝導度に比べて高
くなり、半導体パッケージの熱がプリント板上を良好に
拡がるようにすることが出来、よって、プリント板の表
面からの空気中への放熱の量を多くすることが出来、熱
放散性の向上を良好に図ることが出来る。
【図１】本発明の一実施例になる三次元構造半導体装置
を示す斜視図である。
を示す斜視図である。
【図２】図１の三次元構造半導体装置の側面図である。
【図３】図１中、円Ｂ１及びＢ２で囲んだ部分を拡大し
て示す図である。
て示す図である。
【図４】図２中、プリント板の構造を示す図である。
【図５】図１の三次元構造半導体装置の製造方法を説明
する図である。
する図である。
【図６】従来の１例の三次元構造半導体装置を示す斜視
図である。
図である。
【図７】図６中、円Ａ１及びＡ２で囲んだ部分を拡大し
て示す図である。
て示す図である。
１３ 半導体パッケージ １５ パッケージ本体 １６ リード ３０ 三次元構造半導体装置 ３１、３２ プリント板 ３５ 実装用の端子 ３６、３７ 下辺 ３８、３８−１，３８−２ パッド ３９、３９−１，３９−２ 配線パターン ４０ 寄せ配線パターン ４１ プリント板の中央部 ５０ プリント板本体 ５１ レジスト膜 ５２、５３ フィラー ６０ シリンジ ６１ 半田ペースト
Claims (4)
- 【請求項１】 並んでいるスルーホールを有し、垂立し
て対向している一対のプリント板と、 上記スルーホールと電気的に接続されて、該プリント板
の下辺に沿って並んでいる複数の実装用の端子と、 パッケージ本体の両側より延出しているリードを、上記
プリント板のスルーホールに接続されて、上記一対のプ
リント板の間に、段積み状態で組み込まれている複数の
半導体パッケージとよりなる三次元構造半導体装置にお
いて、 上記実装用の端子は、半導体パッケージのリードのピッ
チより小さいピッチを有する構成としたことを特徴とす
る三次元構造半導体装置。 - 【請求項２】 上記複数の実装用の端子は、上記パッケ
ージ本体の長さ寸法内に収まっており、上記一対のプリ
ント板は、上記パッケージ本体の長さ寸法と実質上等し
い長さ寸法を有する構成としたことを特徴とする請求項
１記載の三次元構造半導体装置。 - 【請求項３】 請求項１又は請求項２の一対のプリント
板は、レジストより熱伝導度の高いフィラーを含有して
いるレジスト膜を有する構成としたことを特徴とする三
次元構造半導体装置。 - 【請求項４】 請求項１又は請求項２の一対のプリント
板は、エポキシ樹脂より熱伝導度の高いフィラーを含有
しているプリント板本体を有する構成としたことを特徴
とする三次元構造半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122774A JPH08316408A (ja) | 1995-05-22 | 1995-05-22 | 三次元構造半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122774A JPH08316408A (ja) | 1995-05-22 | 1995-05-22 | 三次元構造半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316408A true JPH08316408A (ja) | 1996-11-29 |
Family
ID=14844289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7122774A Withdrawn JPH08316408A (ja) | 1995-05-22 | 1995-05-22 | 三次元構造半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316408A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990058460A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 스택 칩 패키지 |
| JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
| JP2007129412A (ja) * | 2005-11-02 | 2007-05-24 | Sony Corp | 通信用半導体チップ、キャリブレーション方法、並びにプログラム |
| JP4991518B2 (ja) * | 2005-01-31 | 2012-08-01 | スパンション エルエルシー | 積層型半導体装置及び積層型半導体装置の製造方法 |
-
1995
- 1995-05-22 JP JP7122774A patent/JPH08316408A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990058460A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 스택 칩 패키지 |
| JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
| US7400038B2 (en) | 2004-08-24 | 2008-07-15 | Sony Corporation | Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication |
| US7579691B2 (en) | 2004-08-24 | 2009-08-25 | Sony Corporation | Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication |
| US7633155B2 (en) | 2004-08-24 | 2009-12-15 | Sony Corporation | Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication |
| JP4991518B2 (ja) * | 2005-01-31 | 2012-08-01 | スパンション エルエルシー | 積層型半導体装置及び積層型半導体装置の製造方法 |
| JP2007129412A (ja) * | 2005-11-02 | 2007-05-24 | Sony Corp | 通信用半導体チップ、キャリブレーション方法、並びにプログラム |
| US7995966B2 (en) | 2005-11-02 | 2011-08-09 | Sony Corporation | Communication semiconductor chip, calibration method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US7071574B1 (en) | Semiconductor device and its wiring method | |
| KR100301649B1 (ko) | 반도체장치 | |
| US20050270749A1 (en) | Thermally improved placement of power-dissipating components onto a circuit board | |
| TW520627B (en) | Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board | |
| US5220491A (en) | High packing density module board and electronic device having such module board | |
| KR19980044729A (ko) | 표면실장용 반도체ic의 위치결정장치 | |
| JP2003188565A (ja) | 表面実装用電子部品の放熱構造 | |
| JPH08316408A (ja) | 三次元構造半導体装置 | |
| JP2801810B2 (ja) | 樹脂封止型半導体装置 | |
| US7126219B2 (en) | Small memory card | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JP2002031663A (ja) | テスト用マルティプルライングリッド、半導体チップ、並びに、半導体チップの性能チェック用テスト素子 | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JP2721223B2 (ja) | 電子部品装置及びその製造方法 | |
| JP2503873B2 (ja) | 集積回路パッケ―ジの構造 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2001035975A (ja) | Ｂｇａ型半導体装置パッケージ | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| JPS59194458A (ja) | 半導体装置用カセツトケ−ス | |
| JP3052044B2 (ja) | 半導体装置 | |
| JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |