KR19980044729A

KR19980044729A - 표면실장용 반도체ic의 위치결정장치

Info

Publication number: KR19980044729A
Application number: KR1019960062852A
Authority: KR
Inventors: 김지상
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-12-07
Filing date: 1996-12-07
Publication date: 1998-09-05
Also published as: KR100268460B1; JPH10173398A; US5978229A

Abstract

본 발명은 반도체IC를 회로판 상의 조립위치에 정확하게 표면실장될 수 있도록 하는 표면실장용 반도체IC의 위치결정장치에 관한 것으로, 본 발명의 일 특징에 의하면 표면실장용 반도체IC의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와, 회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공을 구비하고, 본 발명의 다른 특징에 의하면 표면실장용 반도체IC가 수납되어 회로판에 설치되도록 형성된 조립부재와, 상기 조립부재의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와, 회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공을 구비함으로써, 표면실장법에 의하여 자동으로 회로판에 조립되는 반도체IC의 설치면에 위치기준이 형성되어 공정중 반도체IC의 위치가 변하는 영향을 방지하여 장착불량을 없앨 수 있다.

Description

표면실장용 반도체IC의 위치결정장치(A datum apparatus of a surface mounting smiconductor IC)

본 발명은 표면실장용 반도체IC의 위치결정장치에 관한 것으로, 좀 더 구체적으로는 반도체IC가 회로판 상의 조립위치에 정확하게 표면실장될 수 있도록 하는 표면실장용 반도체IC의 위치결정장치에 관한 것이다.

전자장치의 소형화와 생력화, 그리고 고기능화에의 대응으로 종래 개별부품의 실장에서 표면실장(SMT:Surface Mount Technology)이 더욱 대두되고 있으며, 전력계 등 형상이 크고, 납으로 자체 무게를 지탱할 수 없는 부품을 제외하고 대부분의 부품이 표면실장화되고 있다.

최근 표면실장기술은 부품 형상이 작으며, 기판에 리드부착용 랜드홀이 필요없으며, 기판 표면에 부착하기 때문에 필름 모양의 기판이라도 좋다는 것과, 배선 패턴이 짧아지므로 고주파 특성이 좋아지고, 자동화에 의한 양산 이점이 현저하게 우수하기 때문에 범용화되고 있는 바, 상기 표면실장에서 부품을 자동화에 의하여 실장하는 장비를 표면실장기라고 한다.

이와 같은 실장기술의 변화와 함께 도 1에서 도시한 바와 같이 반도체IC는 기능의 증가에 따른 전극수의 급증에 의해 리드 삽입타입의 Dual In-line Package(이하 DIP라 함)(1)에서 표면실장 타입의 Small Outline Package(이하 SOP라 함)(2), Quad Flat Package(이하 QFP라 함)(3), 그리고 리드 삽입 타입의 DIP에서 다핀 대응의 Pin Grid Array Package(이하 PGA라 함)(4)를 대신에 최근에 와서 그 표면실장 타입인 Ball Grid Array Package(이하 BGA라 함)(10)가 출현하였다.

상기 BGA(10)는 단순히 상기 PGA(4)의 연장선에서 소형화라고 하기 보다는 0.5㎜에서 0.3㎜ 피치로 다핀 및 파인피치화가 가속하는 상기 QFP(3) 실장의 어려움을 피하는 소형패키지로 개발된 것이며, 이와 같은 상기 BGA(10)는 더욱 초소형화한 타입인 Chip Scale Package(이하 CSP라 함)로 발전하고 있다.

상술한 바와 같은 표면실장형 반도체IC의 장착기술을 이용하여 프린터된 회로판에 바로 장착하는 휴대용 컴퓨터, 휴대용 타자기, PCMCIA(Personal Computer Card International Association) 카드의 이용이 급성장하고 있는데, 이와 같은 이유는 표면실장형 반도체IC의 고집적 및 소형화로 인하여 회로판의 크기가 매우 축소된다는데 있다. 일례로 A4 크기의 휴대용 컴퓨터의 CPU 보드에 BGA(10)를 사용하는 기술을 이용하여 CPU 보드의 크기가 원래 크기의 1/4로 감소되었다.

일반적으로 상기 반도체IC는 프로그래밍된 표면실장기에 의해 회로판에 장착되는데, 이와 같은 장착과정에서 반도체IC가 정해진 위치에 정확하게 장착되도록 하는 것이 중요하다. 한편, 상기 표면실장용 반도체IC 중에서 상기 SOP(2)와 QFP(3)는 불량장착되는 경우라 할지라도 리드선이 시각적으로 나타나기 때문에 바로 알수 있지만, 상기 BGA(10)는 리드핀이 조립면의 밑면에 있고, 그 리드핀이 매우 짧은 관계로 장착시 불량하게 장착된 것을 알 수 없다.

따라서, 본 발명에서는 표면실장용 반도체IC 중에서 조립상 가장 문제가 많은 BGA(10)를 실시예로 나타내었다.

도 2에서 도시한 바와 같이 종래 BGA(10)는 몸체(14)의 내부에 IC칩과 전기적배선, 그리고 기판과 와이어 본더등이 설치되고, 그 몸체(14)의 일면에는 회로판과 전기적으로 접속하기 위한 리드핀(12)이 설치되며, 도 3에서 도시한 바와 같이 이미 프로그래밍되어 있는 표면실장기(30)에 의해서 회로판(20) 상에 형성된 정해진 위치에 조립된다.

이와 같은 BGA(10)가 회로판(20) 상의 정해진 위치에 정확하게 조립되기 위해서는 상기 표면실장기(30)에 이미 프로그래밍되어 있는 내용의 위치변수와 동일하게 조립위치가 설정되어야 하는데, 상기 표면실장기(30)의 위치결정은 도 4A에 도시된 바와 같이 가로방향(X)과 세로방향(Y), 그리고 수직방향(Z) 및 회전방향(θ)의 4가지 변수에 의하여 이루어지는바, 이와 같은 표면실장기의 위치변수뿐만아니라 공정흐름을 위하여 이동레일에 의해서 회로판을 이동하므로써 발생하는 유동에 의하여 회로판의 단자와 반도체IC의 단자가 불량하게 조립될 수 있고, 특히, BGA(10)는 전술한 바와 같이 리드핀이 상기 회로판과 조립되는 면상에 위치하고 그 리드핀의 크기가 매우 작으므로 표면실장기의 위치변수와 회로판의 유동에 의하여, 빈번하게 조립불량이 발생된다.

도 4B에서 도시된 바와 같이 약간의 조립오차(회전방향 θ의 오차)로 인하여 발생되는 반도체IC의 잘못된 조립에 의해서 반도체IC는 기능을 제대로 발휘하지 못한다. 특히, 상기 표면실장하는 반도체IC중 BGA(10)는 리드핀이 조립면에 있으며 리드핀의 높이가 매우 낮기 때문에 불량조립된 내용을 파악하기 불가능하고, 이미 실장중에 조립되면 재사용할 수 없는 단점이 있다.

상술한 바와 같이 표면실장용 반도체IC의 회로판 장착시 가장 문제가 되는 것은 장착위치의 불량으로 인한 것이다. 이와 같은 장착불량은 반도체IC의 정상적인 작동에 치명적이며, 실장후 검사과정에서 나타나는 반도체IC의 장착불량은 수정하기 어려우므로 제조원가의 손실을 가져온다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 표면실장용의 반도체IC가 회로판 상의 정해진 조립위치상에 정확하게 조립될 수 있도록 하는 새로운 형태의 표면실장용 반도체IC의 위치결정장치를 제공하고자 하는 것이다.

도 1은 반도체IC의 변화를 개략적으로 보여주는 도면,

도 2는 종래 반도체IC를 개략적으로 보여주는 도면,

도 3은 종래 반도체IC가 회로판에 실장되는 것을 보여주는 도면,

도 4A는 표면실장에 사용되는 표면실장기의 좌표변수를 보여주는 도면,

도 4B는 반도체IC가 표면실장기에 의해서 회로판에 부착되었을 때 조립각도 변경에 따른 현상을 개략적으로 보여주는 도면,

도 5는 본 발명의 제1 실시예에 따른 반도체IC의 위치결정장치를 나타내는 분리사시도,

도 6은 본 발명의 제1 실시예에 따른 반도체IC가 회로판에 실장되는 것을 나타내는 단면도,

도 7은 본 발명의 제2 실시예에 따른 반도체IC의 위치결정장치를 나타내는 분리사시도,

도 8은 본 발명의 제2 실시예에 따른 반도체IC가 회로판에 실장된 상태를 도시한 사시도,

도 9는 본 발명의 제2 실시예에 따른 반도체IC의 위치결정장치에서 조립부재로 히트싱크를 사용한 예를 도시한 사시도,

도 10은 본 발명의 제2 실시예에 따른 반도체IC의 위치결정장치에서 조립부재로 히트싱크를 사용하여 회로판에 실장된 상태를 도시한 사시도이다.

도 11A는 본 발명의 실시예에 따른 반도체IC의 위치결정장치에서 위치결정부재의 형상에 대한 제1 실시예를 도시한 단면도,

도 11B는 본 발명의 실시예에 따른 반도체IC의 위치결정장치에서 위치결정부재의 형상에 대한 제2 실시예를 도시한 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명

1 : DIP2 : SOP

3 : QFP4 : PGA

10 : BGA12 : 리드핀

14 : 몸체20 : 회로판

22 : 점단자30 : 표면실장기

50,62,84,100,110 : 위치결정부재

54,70,90,102,112 : 위치결정공

60 : 조립부재68,88 : 접착부재

80 : 히트싱크

이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표면실장용 반도체IC의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와, 회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공으로 이루어진다.

이와 같은 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 표면실장용 반도체IC가 수납되어 회로판에 설치되도록 형성된 조립부재와, 상기 조립부재의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와, 회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공으로 이루어진다.

이와 같은 본 발명에서 상기 조립부재는 상기 반도체IC에서 발생되는 열을 외부로 방열하는 히트싱크이다.

이와 같은 본 발명에서 상기 반도체IC와 조립부재 사이에 접착부재를 갖는다.

이와 같은 본 발명에서 상기 위치결정부재는 하부 끝단부가 상부보다 작은 직경의 소정 형상으로 형성된다.

이하, 본 발명의 제1 실시예를 첨부도면 도 5에 의거하여 상세히 설명한다.

도 5에 도시된 바와 같이 본 발명의 제1 실시예에 따른 위치결정부재가 있는 표면실장용 반도체IC는 이미 내부에 IC칩과 전기적배선, 그리고 기판과 와이어 본더등이 있는 몸체(14)와, 회로판과 전기적으로 접속하기 위한 리드핀(12)이 일면에 도출되어 있다. 이와 같은 반도체IC는 사각형태를 지니고 있으므로 4개의 각 모서리부에 표면실장기에서 회로판에 장착될 때 장착위치를 가이드하는 위치결정부재(50)를 갖는다.

이때, 상기 위치결정부재(50)는 상기 리드핀(12)의 높이보다 높게 형성되어 상기 반도체IC가 상기 회로판에 불량조립되었을 때 쉽게 확인할 수 있으며, 상기 위치결정부재(50) 설치는 작업성에 맞추어 대각선 방향으로 설정하여 2개를 설치할 수 있다. 그리고 상기 반도체IC가 조립되는 상기 회로판(20)에 형성되어 있는 단자면에는 상기 리드핀(12)과 전기적으로 접속되는 땜납처리된 점단자(22)가 있으며, 상기 반도체IC의 상기 위치결정부재(50)와 결합되는 위치결정공(54)이 형성되어 있다.

이와 같은 구성을 갖는 표면실장용 반도체IC는 도 6에서 도시한 바와 같이 표면실장기에 의해서 회로판에 조립된다. 이때, 상기 반도체IC가 조립될 때 상기 반도체IC에 형성된 상기 위치결정부재(50)가 상기 회로판(20)에 형성되어 있는 상기 위치결정공(54)에 먼저 위치하여야 만이 조립된다.

이와 같은 방법을 이용하여 상기 표면실장기(30)에서 상기 표면실장용 반도체IC를 조립하기 위하여 프로그래밍하는 과정에서 전술한 바와 같은 위치변수를 제어하므로써 상기 반도체IC의 조립위치를 더욱 정확하게 할 수 있다.

이하, 본 발명의 제2 실시예를 첨부도면 도 7에 의거하여 상세히 설명하며, 도 5에 도시된 구성요소와 같은 역할을 하는 구성요소에 대해서는 동일한 참조번호를 병기한다.

도 7에서 도시한 바와 같이 본 발명의 제2 실시예에 따른 표면실장용 반도체IC의 위치결정장치는 표면실장용 반도체IC(10)가 수납되어 회로판(20)에 설치되도록 형성된 조립부재(60)와, 상기 조립부재(60)의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와, 회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공으로 이루어진다.

이때, 상기 표면실장용 반도체IC의 위치결정장치는 상기 조립부재(60)의 네 모서리에 각각 소정의 길이로 형성된 네 개의 위치결정부재(64)와, 상기 회로판(20)상의 반도체IC(10)의 장착면상에 상기 네 개의 위치결정부재(64)와 결합되는 네 개의 관통된 위치결정공(70)을 갖되, 상기 위치결정부재(64)는 상기 반도체IC(10)의 리드핀(12)보다 높게 소정의 길이를 갖는다.

그리고 상기 반도체IC(10)와 조립부재(60) 사이에 접착부재(68)를 부가하여 상기 조립부재(62)에 상기 반도체IC(10)가 수납되었을 때 소정의 외력이 작용하여 이탈되지 않도록 한다.

한편, 상기 조립부재(60)의 윗면은 관통홀(62)이 형성되어 있으며 상기 관통홀(62)의 주위는 상기 접착부재(68)와 결합되는 접착부(66)가 형성되어 있다. 도 8에서 도시한 바와 같이 상기 관통홀(62)을 통하여 상기 반도체IC(10)의 윗부분이 외부로 노출되어 상기 반도체IC에서 발생되는 열이 외부로 쉽게 방열되도록 한다.

도 9 및 도 10에서 도시한 바와 같이 일반적으로 반도체IC(10)에서 발생되는 열을 외부로 방열하기 위하여 상기 반도체IC(10)에 접촉되어 설치되는 히트싱크(80)를 본 발명의 제2 실시예에 따른 조립부재로 사용하면 더욱 효과적인 방열과 함께 표면실장용 반도체IC의 위치결정장치로써 사용할 수 있다.

이와 같은 표면실장용 반도체IC의 위치결정장치에 의해서 표면실장기뿐만아니라 일반적인 조립공정라인에서도 쉽게 상기 표면실장용 반도체IC를 실장할 수 있다.

한편, 도 11A 및 11B에 도시한 바와 같이 위치결정부재(100)(110)는 하부 끝단부가 상부보다 작은 직경의 소정 형상으로 형성되어 위치결정공(102)(112)에 실장시 가이드 역할을 하도록 한다.

즉, 도 11A에서 도시한 바와 같이 위치결정부재(100)의 하부 끝단부의 형상을 뽀족하게 형성하고 상기 위치결정부재(100)가 실장되는 회로판(20)에 형성된 위치결정공(102)의 형상을 상기 위치결정부재(100)의 끝단부의 형상에 맞추어 형성함으로써 실장시 걸림현상이 발생하지 않고 부드럽게 실장되도록 하는 것이다.

도 11B에서 도시한 바와 같이 위치결정부재(110)의 끝단부의 형상과 상기 위치결정부재(110)에 맞추어지는 위치결정공(112)을 핀형으로 형성하는 방법 등 실장시 안정적으로 실장되도록 되도록 형상을 구성하는 방법에는 여러 가지를 추구할 수 있다.

이와 같은 본 발명을 적용하면, 표면실장법에 의하여 자동으로 회로판에 조립되는 반도체IC의 설치면에 위치기준이 형성됨으로써 공정중 반도체IC의 위치가 변하는 것을 방지하여 장착불량을 없앨 수 있다. 또한, 반도체IC를 수납하도록 형성된 조립부재에 위치결정부를 형성함으로써 반도체IC를 별도로 표면실장할 때 정확하고 안정된 실장을 할 수 있다.

Claims

표면실장용 반도체IC의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와;

회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공으로 이루어진 표면실장용 반도체IC의 위치결정장치.
표면실장용 반도체IC가 수납되어 회로판에 설치되도록 형성된 조립부재(60)와;

상기 조립부재(60)의 저면 소정 위치로부터 하향 돌출되는 적어도 하나의 위치결정부재와;

회로판상의 반도체IC의 장착면상 소정 위치에 형성되며, 상기 위치결정부재가 끼워지는 적어도 하나의 위치결정공으로 이루어진 표면실장용 반도체IC의 위치결정장치.
제 2 항에 있어서,

상기 조립부재(60)는 상기 반도체IC에서 발생되는 열을 외부로 방열하는 히트싱크(80)인 표면실장용 반도체IC의 위치결정장치.
제 2 항에 있어서,

상기 반도체IC와 조립부재(60) 사이에 접착부재(68)를 갖는 표면실장용 반도체IC의 위치결정장치.
제 1 항, 또는 제 2 항에 있어서,

상기 위치결정부재는 하부 끝단부가 상부보다 작은 직경의 소정 형상으로 형성되어 상기 위치결정공에 실장시 가이드 역할을 하는 표면실장용 반도체IC의 위치결정장치.