KR0139700B1 - 반도체장치, 리드프레임 및 반도체장치의 제조방법 - Google Patents

반도체장치, 리드프레임 및 반도체장치의 제조방법

Info

Publication number
KR0139700B1
KR0139700B1 KR1019940017089A KR19940017089A KR0139700B1 KR 0139700 B1 KR0139700 B1 KR 0139700B1 KR 1019940017089 A KR1019940017089 A KR 1019940017089A KR 19940017089 A KR19940017089 A KR 19940017089A KR 0139700 B1 KR0139700 B1 KR 0139700B1
Authority
KR
South Korea
Prior art keywords
lead
frame
mold
chip mounting
package
Prior art date
Application number
KR1019940017089A
Other languages
English (en)
Other versions
KR950004495A (ko
Inventor
준이치 아사다
마사히코 호리
신지 다케이
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950004495A publication Critical patent/KR950004495A/ko
Application granted granted Critical
Publication of KR0139700B1 publication Critical patent/KR0139700B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 평면적, 공간적 실장밀도를 향상시킴과 더불어 리드의 구부러짐을 방지하는 것이 가능한 반도체장치 및 그 제조방법, 리드프레임을 제공한다.
본 발명에 의하면, 외부리드(41)가 패키지(8)내에 매립되어 있다.
외부리드의 적어도 회로기판에 접속하기 위한 접촉부분이 패키지(8)로부터 노출하고 있고, 그 노출부부은 패키지표면과 동일한 평탄한 면을 구성하고 있다. 이 패키지를 형성할 때에, 외부리드(41)는 몰드성형금형의 측벽으로 이용되기 때문에, 패키지내부의 내부리드보다 두껍게 되어 있는 것도 특징이다.

Description

[발명의 명칭]
반도체장치, 리드프레임 및 반도체장치의 제조방법
[도면의 간단한 설명]
제 1 도는 본 발명의 제 1실시예의 반도체장치의 사시도,
제 2 도는 제 1실시예의 반도체장치의 단면도,
제 3 도는 제 1 실시예에 이용한 리드프레임재료의 평면도 및 단면도,
제 4 도는 제 1 실시예에 이용한 리드프레임의 평면도 및 단면도,
제 5 도는 제 1 실시예에 이용한 칩을 탑재한 리드프레임의 평면도,
제 6 도는 제 1 실시예에 이용한 몰드성형금형의 단면도,
제 7 도는 제 1실시예에 이용한 수지몰드된 리드프레임의 평면도,
제 8 도는 제 1 실시예의 수지몰드된 칩이 탑재된 회로기판의 단면도,
제 9 도는 제 2 실시예에 이용한 몰드성형금형의 단면도,
제 10 도는 제 9도의 리드프레임을 탑재한 몰드성형금형의 사시도,
제 11 도는 제 3실시예에 이용한 리드프레임의 평면도 밀 단면도,
제 12 도는 본 발명의 수지몰드 반도체장치를 탑재한 회로기판의 단면도 및 평면도,
제 13 도는 종래의 몰드성형금형의 단면도,
제 14 도는 회로기판에 탑재한 종래의 반도체장치의 단면도,
제 15 도는 종래의 리드프레임의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 --- 반도체칩,2 --- 칩탑재부,
3 --- 접착제,4 --- 리드,
5 --- 리드의 본딩부,6 --- 칩의 전극패드,
7 --- 본딩와이어,8 --- 몰드수지패키지,
9 --- 회로기판,10 --- 몰드성형금형,
11 --- 하형(下型)12 --- 상형(上型)
13 --- 하형 캐비티,14 --- 상형 캐비티,
16 --- 리너,17 --- 게이트,
18 --- 칩탑재부 지지체19, 23 --- 타이 바,
20 --- 리드프레임용 금속판,21 --- 리드프레임의 박부,
22 --- 프레임부,23 --- 게이트부,
24 --- 하형의 단부,25 --- 수지주입부,
26 --- 위치결정구멍,27 --- 위치결정핀,
30, 31, 32, 33 --- 리드프레임,41 --- 외부리드,
42 --- 내부리드,81 --- 몰드용 수지,
[발명의 상세한 설명]
산업상의 이용분야
본 발명은 고밀도실장을 가능하게 하는 수지봉지형 반도체장치에 관한 것으로, 특히 박형화된 반도체장치의 수지봉지구조, 리드프레임 및 수지봉지구조를 형성하기 위한 제조방법에 관한 것이다.
종래의 기술 및 그 문제점
IC, LSI 등의 반도체장치는, 반도체소자가 형성된 반도체기판(칩)을 진애(塵埃), 약품, 가스, 습기 등의 악영향을 미치는 오염원이나 기계적인 파괴로부터 보호하기 위해 패키징을 행한다. 이에 이용하는 패키지에는, 기밀봉지성이 높은 것, 조립공정에서의 고온가열상태에 견디어 낼 수 있는 것, 기계적 강도가 높은 것, 화학적으로 안정한 것, 절연성이나 고주파특성 등의 전기적 특성이 우수한 것 등의 제특성을 구비하고 있는 것이 필요하며, 그 재료로서는 합성수지나 세라믹스 등이 사용되고 있다.
제 13도 및 제 14도를 참조하여 합성수지를 패키지에 이용한 종래의 반도체장치와 그 패키지의 형성방법에 관하여 설명한다. 제 13도는 수지패키지를 형성하는 수지몰드성형금속과 그 안에 배치된 리드프레임 및 리드프레임의 칩탑재부(island)에 설치된 칩의 단면도이다. 제 14도는 패키징 된 DIP(Dualinline Package)타입의 반도체장치의 단면도이다. 종래, 반도체장치의 고밀도 실장화를 도모한 패키지에는, 외부리드(outer lead)형상이 가루윙형의 QFP(Quad Flat Package)이나 J형의 PLCC(Plastic Leaded Chip Carrier)가 있고, 더욱이 공간적 실장밀도의 향상을 위해 박형화된 패키지두께 1.0mm 정도 이하의 TSOP(Thin Small Outline Package)나 TQFP(Thin Quad Flat Package) 등이 있다.
어느 것이나 리드프레임에 탑재된 칩은, 제 14도에서 나타낸 바와 같이 합성수지로 수지몰드되어 있다. 도면에 있어서, 메모리 등의 반도체소자가 형성된 칩(1)을 리드프레임의 칩탑재부(2)에 접착제(3)로 고착한다.
이 칩(1)은 외부회로와 접속하기 위한 리드(4)를 구비하고 있다. 통상 이 리드(4)는 이 리드프레임으로 형성된다. 리드(4)의 일단의 내부(inner)리드(42) 부분에는 본딩부(5)가 있고, 칩(1) 표면에는 전극패드(6)가 형성되어 있다. 그리고, 이 본딩부(5)와 전극패드(6)는 알루미늄(Al)이나 금(Au) 등의 본딩와이어(7)로 전기적으로 접속되어 있다.
칩(1), 칩탑재부(2), 본딩와이어(7) 및 리드(4)의 일부는, 예컨데 트랜스퍼몰드법 등에 의해 몰드수지에 의한 패키지(8)로 피복되어 있다. 이 반도체장치는 완성후에 회로기판에 장착된다. 반도체장치의 리드(4)의 외부리드(41)부분의 선단이 회로기판의 배선과 납땜에 의해 전기적으로 접속된다.
이 패키지(8)를 형성하는데는, 제 13도에 나타낸 성형금형(10)을 이용한다.
금형(10)은 하형(下型;11) 및 상형(上型;12)으로 이루어지고, 각각은 하형 캐비티(cavity)(13) 및 상형 캐비티(14)를 구비하고 있다. 이 양캐비티로 리드프레임(30)을 장착하는 요() 부를 형성한다.
이부에 칩(1), 칩탑재부(2) 및 본딩와이어(7) 등이 배치되도록 리드프레임(30)을 하형(11) 및 상형(12)에 삽입하고 나서, 외부에서 공급되는 몰드수지(81)를 하형(11)에 조작해 넣은 리너(runner)(16) 및 게이트(17)을 통하여부에 유입하여, 제 14도에 나타낸 패키지(8)를 형성한다.
그 후, 성형시에 수지의 유출을 방지하는 리드프레임의 타이 바(tie bar)나 그 외 불필요한 부분을 절단제거하고, 패키지(8)로부터 노출하고 있는 리드(4)의 외부리드(41)부분에 도금처리를 실시하며, 소정의 리드형상으로 구부리는 가공을 행하여 제 14도의 반도체장치를 완성한다.
이들 여러가지의 형상의 반도체장치에 있어서, 리드형상이 가루윙형의 패키지에서는 패키지로부터 노출한 리드간이 고정되어 있진 않기 때문에 리드가 구부러지기 쉬워 미세피치화를 진행함에 있어 큰 장애로 되고 있다.
J형의 PLCC에서는 패키지이면(裏面)에 포켓을 설치하고, 리드단자를 포켓에 구부려 넣음으로써 리드가 구부러지는 것을 억제할 수 있지만, 포켓을 형성하는 필요상 패키지의 두께를 어느 정도 두껍게 하지 않으면 안되기 때문에, 패키지를 1mm이하로 박형화하는데는 적당하지 않다. 일반적으로 패키지측면으로부터 도출한 리드는 기계적 충경에 약하다고 알려져 있다. 또한, 현재의 박형 패키지의 패키지로부터 노출한 부분의 리드형상은 가루윙형이지만, 예컨대 제14도에 나타낸 바와 같은 패키지두께(T)가 1mm의 패키지의 반도체장치를 회로기판(9)에 실장한 때에, 패키지(8)저면과 회로기판(9)표면의 사이에 공간이 생기고, 그 거리(D)는 100∼200㎛로 되는 것이 있다.
이와 같은 반도체장치를 회로기판에 실장하고 메모리카드를 형성하는 경우, 메모리카드는 1매의 카드에 수층의 박형 패키지를 포개기 때문에, 이러한 공간을 어떻게 변동없이 작게하는가가 큰 문제로 되고 있다.
패키지로부터 노출한 리드, 즉 외부리드의 기계적 강도를 향상시키기 위해, 외부리드의 두께를 패키지내에 매립되어 있는 리두부분(내부리드)보다 두껍게 하는 것이 제안되어 있다(일본국 특개평 92-53252호 공보 참조). 이 기술에서는, 더욱이 두께를 두껍게 하여 팽출부(膨出部)를 형성한 외부리드의 팽출부를 패키지의 측벽과 하벽에서 수지봉착하여 고정한 상태로 하여 리드를 외부에 돌출시키고 있다. 그러나, 이와 같이 기계적인 강도가 향상해도, 외부리드는 여전히 패키지로부터 돌출하고 있으므로, 금후 점점 발달하는 고밀도실장에는 충분히 대응할 수 없다. 또한, 패키지를 형성하는 공정에 있어서는 통상의 금형을 이용하지만, 이 금형은 상기 외부리드의 팽출부를 놓아 주기 위해 구멍을 설치하지 않으면 안된다.
또한, 내부의 리드를 금형의 하형과 상형에 끼워 수지몰드를 행하기 때문에, 리드의 두께만큼 양자에 빈틈이 생기고, 거기로부터 수지를 유출할 수 있다. 그것을 방지하기 위해 역시 금형의 어느 쪽인가에 구멍을 설치하지 않으면 안되고, 형성되는 패키지의 두께도 특별히 얇게 하도록 처리가 되어 있지 않으면 안된다.
[발명의 목적]
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 평면적, 공간적 실장도를 향상시킴과 더불어 리드가 구부러지는 것을 방지할 수 있는 반도체장치 및 그 제조방법, 그 반도체장치를 형성하기 위해 이용되는 신규구조의 리드프레임을 제공하고자 함에 그 목적이 있다.
발명의 구성
본 발명은, 외부리드가 패키지내에 매립되고, 그 적어도 회로기판에 접속하기 위한 접촉부분이 패키지로부터 노출하고 있으며, 그 노출부분은 패키지표면과 동일한 평탄한 면을 형성하고 있는 점에 특징이 있다. 또한 본 발명은, 리드프레임의 칩탑재부 및 그 주변의 내부리드의 주위에는 이들 칩탑재부나 내부리드를 둘러싸도록, 칩탑재부 및 내부리드로부터 그들의 상부방향 밀 하부방향을 향하여 두껍게 되어 있는 후부(厚部)가 형성되어 있는 점에 특징이 있다. 더욱이, 본 발명은 이 반도체장치를 형성함에 있어서 마주 보는 면의 캐비티부 및 그 부근이 모두 평탄한 상형 및 하형을 구비한 금형을 이용하고, 이 양자의 사이에 상술한 리드프레임을 끼워 넣고 이것을 캐비티의 일부로서 사용하는 점에 특징이 있다. 즉, 본 발명의 반도체장치는 반도체칩과, 상기 반도체칩을 피복하는 패키지, 상기 반도체칩과 전기적으로 접속되어 상기 패키지에 의해 피복되어 있는 내부리드 및, 상기 내부리드보다 두껍고 또한 이 내부리드와 일체로 형성되며 그 표면의 일부는 상기 패키지로부터 노출하고 있는 외부리드를 구비하고, 상기 외부리드의 표면은 상기 외부리드의 표면은 상기 패키지의 상면, 하면 및 측면에 노출하고 있으며, 더욱이 그것은 상기 패키지의 상면, 하면 및 측면의 각면과는 평탄한 면을 형성하고 있는 것을 제1특징으로 하고 있다.
또한, 본 발명의 리드프레임은, 상기 외부리드가 상기 내부리드의 위쪽 및 아래쪽에 내달며, 더욱이 상기 내부리드보다 두껍게 되어 있는 것을 특징으로 하고 있다.
또한, 본 발명의 리드프레임은, 양측에 형성된 프레임부와, 상기 양측의 프레임부 사이를 접속함과 더불어 서로 이간배치된 타이 바(tie bar), 상기 프레임부와 상기 타이 바로 둘러싸인 영역내에 배치된 칩탑재부, 상기 칩탑재부와 상기 프레임부를 접속하며 상기 칩탑재부를 지지하는 칩탑재부 지지체, 상기 타이 바로부터 상기 칩탑재부 방향으로 연재하고 있는 외부리드 및 상기 외부리드와 일단이 이어져 있으며 타단이 상기 칩탑재부와 근접하고 있는 내부리드를 구비하고, 상기 칩탑재부 및 상기 내부리드는 상기 외부리드, 상기 타이바 및 상기 프레임부보다 얇게 형성되어 잇는 것을 제2특징으로 하고 있다. 상기 리드프레임은, 상기 타이 바, 상기 프레임부, 상기 칩탑재부, 상기 칩탑재부 지지체, 상기 외부리드 및 상기 내부리드를 구비한 똑같은 두께의 주(主)리드프레임과 그 양면에 상기 타이 바, 상기 프레임부, 상기 칩탑재부 지지체의 일부 및 상기 외부리드를 구비한 똑같은 두께의 상부 및 하부 리드프레임을 접합형성하여 이루어진 것을 특징으로 하고 있다.
본 발명의 반도체장치의 제조방법은, 리드프레임에 반도체칩을 탑재하고 나서, 몰드성형금형을 구성하는 하형과 상형의 대향하는 평탄한 면 사이에 이 리드프레임을 삽입하고, 이들 평탄한 면과 상기 리드프레임의 프레임부, 타이 바 및 외부리드로 캐비티를 형성하는 공정, 상기 캐비티내에 몰드수지를 주입하고 경화시켜 몰드수지의 패키지를 형성하는 공정 및 상기 몰드성형금형으로부터 상기 리드프레임을 꺼내고 나서, 상기 리드프레임의 몰드수지의 주변을 절단하여, 상기 패키지의 상면, 하면 및 측면에 노출하고 , 그 표면은 상기 패키지의 상면, 하면 및 측면의 각면과 평탄한 면을 형성하고 있는 외부리드를 형성하는 공정을 구비하고 있는 것을 특징으로 하고 있다. 상기 몰드성형금형 또는 상기 리드프레임의 프레임부에 상기 몰드수지를 상기 캐비티내에 공급하는 러너 및 게이트를 형성하는 공정을 더 추가해도 좋다. 상기 몰드성형금형의 하형에는 상기 몰드성형금형의 상형에 당접(當接)하여 상기 리드프레임의 상기 외부리드, 상기 타이바 및 상기 프레임부와 거의 같은 두께나 그 보다도 약간 낮은 높이의 철()부를 형성하는 공정을 더 추가해도 좋다.
(작용)
몰드성형금형을 구성하는 상형 및 하형의 캐비티부 및 그 부근은 평판상(平板狀)으로 하고, 리드프레임을 조각해 넣어 몰드성형금형의 마주 보는 면에부를 형성하지 않는 형상으로 해 둔다. 이 상형 및 하형의 사이에 후부를 갖춘 리드프레임을 삽입하고 수지봉지한다. 이때, 리드프레임의 후부는 상형 및 하형의 마주 보는 면과 함께 캐비티를 구성하고, 여기에 칩 및 내부리드 등이 배치된다. 이 후부는 캐비티의 측벽을 구성하고 있다. 이 캐비티내에 패키지를 구성하는 수지가 충전되기 때문에, 상기 후부의 두께가 패키지의 두께로 된다.
실시예
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
우선, 제1도∼제8도를 참조하여 제1실시예를 설명한다. 제1도는 본 발명에 의해 형성된 반도체장치의 사시도, 제2도는 제1도의 반도체장치의 A-A' 선에 따른 단면도, 제3도는 리드프레임을 형성하는 금속판의 평면도 및 그 A-A' 선에 따른 단면도, 제4도는 제3도의 금속판으로 형성한 리드프레임의 평면도 및 A-A' 선, B-B' 선에 따른 단면도, 제5도는 칩을 탑재한 리드프레임의 평면도, 제6도는수지몰드를 행하기 위한 몰드성형금형, 제7도는 칩이 수지몰드된 리드프레임의 평면도, 제8도는 본 발명의 칩이 탑재된 회로기판의 단면도이다. 칩(1) 및 리드프레임을 수지몰드하여 형성된 패키지(8)는, 에폭시수지 등으로 구성되어 있으며, 표면이 평탄하게 직방체이다. 패키지(8)의 마주 보는 2변에는, 외부리드(41)가 정렬하고 있으며, 다른 2변에는 칩탑재부를 지지하고 있는 칩탑재부 지지체(18)가 노출하고 있다. 외부리드(41)는 패키지(8)의 상면, 측면 및 하면에 노출하고 있으며, 게다가 각면과 각각 평탄한 면을 형성하고 있다. 제2도와 같이, 외부리드(41)는 칩탑재부(2)나 내부리드(42)보다 두껍게 되어 있으며, 약 0.5mm의 두께가 있다. 칩탑재부(2)나 내부리드(42)의 두께는 약 0.15mm이고, 칩탑재부(2)에 접착제(3) 등으로 접착된 칩의 두께는 약 0.2mm이다.
칩(1), 내부리드(42) 및 칩의 전극패드(6)와 내부리드의 본딩부(5)를 접속하는 Au선 등의 본딩와이어(7)는 에폭시수지 등의 합성수지(8)로 몰드된다.
이 반도체장치는, 리드프레임에 패키지를 성형하고 나서 리드프레임의 불필요한 부분을 잘라 버리고 형성하지만, 그 후 이 외부리드(41)표면에 땜납딥(Dip)처리에 의해 땜납층을 형성하고, 이 반도체장치치를 서로 복수개적층하면, 회로기판을 매개하지 않고 반도체장치 사이의 전기적 접속이 가능하게 된다. 또한, 반도체장치를 기판실장하는 경우에는, 제8도에 나타낸 바와 같이 패키지(8)를 거꾸로 세워 강고히 기판에 납땜(16)으로 접합하는 것이 가능하게 된다.
다음에, 제1도에 나타낸 반도체장치의 제조방법에 관하여 설명한다.
먼저, 예컨대 니켈(Ni)을 42wt% 함유한 철(Fe)합금으로 이루어진 두께 0.5mm의 금속판(20)을 준비한다. 그리고, 리드프레임의 칩탑재부 및 그 주변의 와이어본딩에 필요한 영역은 에칭액에 의해 부분적으로 부식제거하여 박부(薄部;21)를 형성한다. 박부(21) 이외는 후부로 되어 있다. 그 박부(21)는 에칭가공에 의하지 않고, 프레스가공에 의해 형성할 수도 있다(제3도).
그 후 타발(打拔)가공 등에 의해 칩탑재부(2), 이 칩탑재부(2)를 둘러싸도록 형성된 박부의 내부리드(42), 후부의 외부리드(41), 리드프레임의 양측에 형성된 후부의 프레임부(22), 칩탑재부(2)와 프레임부(22)의 사이를 이어주는 박부(21)의 칩탑재부, 지지체(18), 외부리드(41)을 지지하는 후부의 타이 바(19) 및 후부의 프레임부(22)의 일부를 타발하는 게이트부(23) 등을 설치하여 리드프레임(30)을 형성한다(제4도). 다음으로, 이 리드프레임(30)에 칩을 탑재한다. 상기 칩탑재부(2)에, 예컨대 접착제 등을 이용하여 칩(1)을 고착한다. 칩(1)을 칩탑재부(2)에 설치하고 나서, 칩(1)의 전극패드와 내부리드(42)의 선단을 Au선 등의 본딩와이어(7)로 접속한다(제5도). 다음에, 칩을 탑재하고, 본딩와이어로 칩과 전기적인 접속을 행한 리드프레임을 플랫(flat)한 접촉면을 갖춘 하형(11) 및 상형(12)을 구비한 몰드성형금형(10)에 장착한다(제6도). 도면과 같이, 하형(11)과 상형(12)의 사이는 리드프레임의 외부리드(41)의 두께만큼 공간이 생긴다.
하형(11)에는 상형과 마주 보는 면의 일부에 단부(段部)(혹은부) (24)가 형성되어 있다. 이 단부(24)에는 상기 러너(16) 및 게이트(17)가 형성되어 있다. 그리고, 단부(24)의 높이는 리드프레임의 두께와 같든가 약간 그것보다 작게 되어 있다. 예컨대, 판두께가 0.5mm인 금속판으로 이루어진 리드프레임을 몰드성형하는 경우에는, 단부(24)가 0.5mm나 혹은 그것보다도 약간 낮은 몰드성형금형을 이용하면 좋다. 이 몰드성형금형을 이용하고 하형(11)을 상형(12)에 밀착시키면, 리드프레임이 장착되는 부분은 공간이 생기고, 리드프레임이 항상 일정한 힘으로 고정된다. 또한, 단부(24)가 상형(12)의 면과 밀착하고 있기 때문에, 러너(16) 및 게이트(17)를 흐르는 수지가 캐비티로 공급되기 전에 외부로 누설할 우려는 없게 된다. 상형(12)은 평탄한 면을 구비하고 있으며, 하형(11)도 리드프레임이 실리는영역은 평탄하게 되어 있다. 그러나, 하형(11)은 리드프레임이 끼워지는 영역에 평탄하게 되어 있다. 그러나, 하형(11)은 리드프레임이 끼워지는 영역에 인접한 부분에 러너(16) 및 게이트(17)를 조각해 넣는다. 리드프레임의 박부(21)(제3도 참조)에 둘러싸인 후부는 하형(11) 및 상형(12)과 밀접하고 있다.
제6도에서는, 후부는 외부리드(41)가 이것에 상당하고, 그 둘러싸인 부분은 공간으로 되며, 이 공간이 캐비티를 구성한다. 외부로부터 주입되는 몰드수지(81)는 러너(16)로부터 게이트(17)로 공급되고, 제4도에 나타낸 리드프레임(30)의 게이트부(23)를 통해 이 캐비티에 주입된다. 몰드수지(81)는 캐비티내에 완전히 충전되어, 제7도에 나타낸 외부리드(41), 칩탑재부 지지체(18)의 선단 및 타이 바(19)가 노출되어 있는 몰드수지의 패키지(8)를 형성한다. 이와 같은 상기 몰드성형금형으로 몰드성형을 한경우, 내부리드, 칩탑재부 지지체 등을 몰드성형금형의 형체(型締)에 따라 고정할 수 있기 때문에, 수지형성시의 칩탑재부 부유나 내부리드끼리의 접촉 등의 문제가 없게 되어 초박형 패키지의 트랜스퍼몰드성형이 가능하게 된다. 리드프레임(30)에 수지몰드를 실시한 후에는, 리드프레임의 리드로 되지 않는 불필요한 부분을 절단제거하여 완전한 반도체장치를 완성시킨다(제2도). 리드프레임(30)은, 그 후부와 외부리드(41)의 경계선에 따라서 패키지(8)의 주위에 따라 절단되기 때문에, 외부리드(41)가 패키지(8)로부터 돌출하는 일없이, 복수의 반도체장치를 회로기판에 가능한 한 접근시킬 수 있게 된다. 몰드성형후, 외부리드의 노출부분의 표면의 얇은 돌기(burr)를 제거한 다음, 도금처리를 행하고 타이 바(19)를 절단하면, 제1도 및 제2도에 나타낸 본 발명의 반도체장치가 얻어진다.
다음에, 제9도 및 제10도를 참조하여 제2실시예를 설명한다. 제9도는 리드프레임의 평면도, 제10도는 제9도의 리드프레임을 장착하는 몰드성형금형의 사시도이다. 이 실시예에서는, 리드프레임의 형상에 특징이 있다. 이제까지의 실시예에서는 캐비티에 수지를 주입하는 러너나 게이트는 하형에 형성되었지만, 이 실시예에서는 리드프레임(30)에 러너나 게이트를 설치한다. 리드프레임은 양측에 프레임부(22)를 형성하며, 그 사이에 칩탑재부(2), 칩탑재부 지지체(18), 타이 바(19), 외부리드(41), 내부리드(42)가 형성되어 있다. 이 리드프레임의 좌측의 프레임부(22)는 우측의 프레임부(22)보다 2배정도 이상 넓게 되어 있다. 그리고 그 좌측의 전송구멍이 형성되어 있는 부분보다 외측에 러너(16) 및 게이트(17)를 배열시킨다. 이것은, 상형(12)에 대향하는 리드프레임의 표면에 리드프레임의 박부(21)(제3도 참조)를 형성하는 공정에 있어서, 박부와 동시에 에칭처리에 의해 형성된다. 제10도의 리드프레임(30)에 있어서, 제3도에 나타낸 박부(21)는 캐비티부를 구성하고 있으며, 그 밖에 러너(16), 게이트(17), 수지주입부(25) 등은 모두 상술한 에칭에 의해 형성된다.
이 리드프레임(30)에는 위치결정구멍(26)이 그 양측의 적당한 위치에 적당한 수만큼 형성되어 있으며, 하형(11)의 표면에 식설(植設)된 위치결정핀(27)에 대응하고 있다. 위치결정은 위치결정핀에 의한 것 외에, 몰드성형금형의 프레임부에 상당하는 부분에 단부를 형성하는 등, 그 이외의 방법을 이용해도 좋다.
상형(12)과 하형(11)의 사이에는 리드프레임(30)이 끼워지도록 되어 있다. 하형(11), 상형(12) 모두 리드프레임과 접하는 부분은 평면상으로 되어 있다. 수지주입부(25)의 구멍부(孔部)는 상형(12)에도 형성되어 있으며, 여기로부터 수지를 주입한다. 주입된 수지는 리드프레임(30)의 수지주입부(25)에 공급된 다음, 러너(16)을 통해 각 게이트(17)을 매개로 각 캐비티에 공급된다.
다음에, 제11도를 참조하여 제3실시예를 설명한다. 도면은 리드프레임의 평면도 및 단면도이다. 이 리드프레임(30)은 미세한 피치(약 0.3mm)이고, 제4도에 기재한 것과 마찬가지로 몰드성형금형에 세트한 때에 칩탑재부 및 내부리드부분이 캐비티를 구성할 수 있도록 그 부분이 주변보다 얇게 되어 있는 구조이지만, 그 제조방법은 다르다. 미세한 피치의 리드프레임은 에칭처리로 형성되기 때문에, 프레임두께는 리드간격과 같은 0.15mm로 되지 않으면 안된다. 이와 같이, 프레임을 0.15mm로 한 경우의 몰드성형은 곤란하다. 이 실시예에서는, 얇은 금속판을 3매 적층함으로써 리드프레임의 각 부의 두께를 조정하고 있다. 접착에는 용접을 이용한다. 먼저, 리드프레임을 구성하는 주리드프레임(31)은, 예컨대 42wt% 니켈을 함유하는 철합금으로 이루어지며, 2매의 금속판에 끼워져 있다. 이 리드프레임(31)은 어느 부분도 0.15mm의 판두께를 가지며, 양측에 형성된 프레임부(22)와, 그 사이에 형성되어 있는 칩탑재부(2), 칩탑재부를 프레임부(22)에 의해 지지하는 칩탑재부 지지체(18), 리드를 지지하는 타이 바(19), 게이트부(23), 외부리드(41) 및 내부리드(42)를 구비하고 있다.
한편, 상부 및 하부 리드프레임(32, 33)은, 예컨대 구리(Cu)로 이루어지며, 2매 모두 어느 부분도 판두께가 약 0.15mm이다. 이 판두께는 같은 두께일 필요는 없다. 예컨대, 상부 리드프레임을 이것보다 두껍게 하고, 하부 리드프레임을 얇게 하면, 패키지 두께가 변하지 않아도 칩이나 본딩 와이어가 충분히 몰드수지에 피복되는 여유를 갖는 공간을 형성할 수 있다. 상부 및 하부 리드프레임은 주리드프레임(31)의 상하에 용접된다.
상부 및 하부 리드프레임은 양측에 형성된 프레임부(22)와, 칩탑재부를 프레임부에 의해 지지하는 칩탑재부 지지체(18)의 일부, 리드를 지지하는 타이 바(19), 게이트부(23) 및 외부리드(41)를 구비하고 있으며, 칩탑재부(2), 내부리드(42) 및 칩탑재부 지지체(18)의 대부분은 형성되어 있지 않다. 제11도의 사선으로 표시된 부분이 주리드프레임(30)에 고착된 상부 리드프레임(32)을 나타내고 있다.
더욱이, 리드프레임에 칩을 탑재하고, 수지몰드를 행하고 나서, 리드프레임(32, 33)을 떼어내면, 종래와 동일한 가루윙형 패키지를 갖춘 반도체장치가 형성된다.
본 발명의 반도체장치는, 제8도에 나타낸 바와 같이 회로 반도체기판에 대하여 수직으로 설치할 수도 있지만, 제12도에 나타낸 바와 같이 회로기판(9)에 장착함에 있어서 적층하는 경우(제12도(a))나 평면적으로 매트릭스모양으로 배치하는 경우(제12도(b))나 어느 경우에도 리드가 패키지보다 돌출하지 않기 때문에, 평면적으로도 공간적으로도 실장밀도를 높일 수 있다. 본 발명의 반도체장치는, 예컨대 메모리카드에 편입시키기 위해 회로기판에 탑재한 경우, 패키지보다 바깥으로 외부리드가 나가지 않기 때문에 종래보다 패키지 사이를 근접시켜 배치할 수 있고, 더욱이 칩끼리를 적층하는 것도 용이하게 된다. 또한 외부리드의 두께 방향을 캐비티의 측벽으로 이용하기 때문에, 이 두께를 적당히 조정함으로써 용이하게 패키지의 두께를 결정할 수가 있다.
종래의 리드프레임은 통상 거의 균일한 두께를 갖고 있지만, 제15도에 나타낸 바와 같이 외부리드(41)를 지지하는 타이 바(19) 이외에도 외부리드(41)와 내부리드(42)의 사이에 타이 바(19)를 설치하여, 리드의 기계적 강도의 강화를 도모하고 있다. 그러나, 본 발명의 리드프레임은, 예컨대 제4도에 나타낸 바와 같이, 프레임, 외부리드, 외부리드에 접속된 타이 바 등 칩탑재부나 내부리드를 둘러싸는 영역이 두껍게 되어 있기 때문에, 내부리드 부근에 타이바를 추가하여 리드를 보강할 필요는 없다. 더욱이, 본원 청구범위의 각 구성요건에 병기한 도면 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것일 뿐이고, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
본 발명은 이상과 같은 구성에 의해 패키지 바깥의 외부리드를 길게 인출할 필요가 없으므로, 리드가 구부러지는 문제가 해소되고, 패키지 표면에 노출한 외부리드에서 회로기판이나 칩끼리의 납땜접속이 가능하게 되어 실장면적의 축소가 가능하며, 더욱이 신규한 구성의 몰드성형금형을 이용함으로써 패키지의 두께를 리드프레임의 후부의 두께와 같게 할 수 있으므로 공간적으로 실장밀도의 향상을 기대할 수 있게 되었다.

Claims (7)

  1. 반도체칩(1)과,
    상기 반도체칩을 피복하는 패키지(8),
    상기 반도체칩과 전기적으로 접속되어, 상기 패키지에 의해 피복되어 있는 내부리드(42) 및,
    상기 내부리드보다 두껍고 또한 이 내부리드와 일체로 형성되며 그 표면의 일부는 상기 패키지로부터 노출하고 있는 외부리드(41)를 구비하고,
    상기 외부리드의 표면은 상기 패키지의 상면, 하면 및 측면에 노출하고 있으며, 더욱이 상기 외부리드의 표면은 상기 패키지의 상면, 하면 및 측면의 각면과 평탄한 면을 형성하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 외부리드(41)는, 상기 내부리드(42)의 상방 및 하방으로 튀어 나오고, 또한 이 내부리드 보다 두껍게 되어 있는 것을 특징으로 하는 반도체장치.
  3. 양측에 형성된 프레임부(22)와,
    상기 양측의 프레임부 사이를 접속함과 더불어 서로 이간배치된 타이 바(19),
    상기 프레임부와 상기 타이 바로 둘러싸인 영역내에 배치된 칩탑재부(2),
    상기 칩탑재부와 상기 프레임부를 접속하며 상기 칩탑재부를 지지하는 칩탑재부 지지체(18).
    상기 타이 바로부터 상기 칩탑재부 방향으로 연재하고 있는 외부리드(41) 및,
    상기 외부리드와 일단이 이어져 있으며 타단이 상기 칩탑재부와 근접하고 있는 내부리드(42)를 구비하고,
    상기 칩탑재부 및 상기 내부리드는, 상기 외부리드, 상기 타이 바 및 상기 프레임부보다 얇게 형성되어 있는 것을 특징으로 하는 리드프레임(30, 31, 32, 33).
  4. 제3항에 있어서, 상기 리드프레임(30, 31, 32, 33)은, 상기 타이 바(19), 상기 프레임부(22), 상기 칩탑재부(2), 상기 칩탑재부 지지체(18), 상기 외부리드(41) 및 상기 내부리드(42)를 구비한 똑같은 두께의 주리드프레임(31)과 그 양면에 상기 타이 바, 상기 프레임부, 상기 칩탑재부 지지체의 일부 및 상기 외부리드를 구비한 똑같은 두께의 상부 및 하부 리드프레임(32, 33)을 접합형성하여 이루어진 것을 특징으로 하는 리드프레임.
  5. 양측에 형성된 프레임부와,
    상기 양측의 프레임부 사이를 접속함과 더불어 서로 이간배치된 타이 바,
    상기 프레임부와 상기 타이 바로 둘러싸인 영역내에 배치된 칩탑재부,
    상기 칩탑재부와 상기 프레임부를 접속하며 상기 칩탑재부를 지지하는칩탑재부 지지체,
    상기 타이 바로부터 상기 칩탑재부 방향으로 연재하고 있는 외부리드 및,
    상기 외부리드와 일단이 이어져 있으며 타단이 상기 칩탑재부와 근접하고 있는 내부리드를 구비하고,
    상기 칩탑재부 및 상기 내부리드가, 상기 외부리드, 상기 타이 바 및 상기 프레임부보다 얇게 형성되어 있는 리드프레임에 반도체칩을 탑재하고 나서, 몰드성형금형을 구성하는 하형과 상형의 대향하는 평탄한 면의 사이에 이 리드프레임을 삽힙하고, 이 몰드성형금형의 평탄한 면과 상기 리드프레임의 프레임부, 타이 바 및 외부리드로 캐비티를 형성하는 공정,
    상기 캐비티내에 몰드수지를 주입하고 경화시켜 몰드수지의 패키지를 형성하는 공정 및,
    상기 몰드성형금형으로부터 상기 리드프레임을 꺼내고 나서, 상기 리드프레임을 몰드수지의 주변을 절단하여 상기 패키지의 상면, 하면 및 측면에 노출하고, 그 표면은 상기 패키지의 상면, 하면 및 측면의 각면과 평탄한 면을 형성하고 있는 외부리드를 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 5항에 있어서, 상기 몰드성형금형 또는 사기 리드프레임의 상기 프레임부에 상기 몰드수지를 상기 캐비티내에 공급하느 러너 및 게이트를 형성하는 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 몰드성형금형의 하형에는 상기 몰드성형금형의 상형에 당접하여, 상기 리드프레임의 상기 외부리드, 상기 타이 바 및 상기 프레임부와 거의 같은 두께나 그 보다도 약간 낮은 높이의부를 형성하는 공정을 더 구비한 것을 특징으로 하는 반도체장치의 제조방법.
KR1019940017089A 1993-07-15 1994-07-15 반도체장치, 리드프레임 및 반도체장치의 제조방법 KR0139700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5197938A JP2875139B2 (ja) 1993-07-15 1993-07-15 半導体装置の製造方法
JP93-197938 1993-07-15

Publications (2)

Publication Number Publication Date
KR950004495A KR950004495A (ko) 1995-02-18
KR0139700B1 true KR0139700B1 (ko) 1998-06-01

Family

ID=16382798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017089A KR0139700B1 (ko) 1993-07-15 1994-07-15 반도체장치, 리드프레임 및 반도체장치의 제조방법

Country Status (3)

Country Link
US (2) US5493151A (ko)
JP (1) JP2875139B2 (ko)
KR (1) KR0139700B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657158B1 (ko) * 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
JPH0964240A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
EP1026741A4 (en) * 1997-10-07 2001-02-21 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
KR19990058460A (ko) * 1997-12-30 1999-07-15 김영환 스택 칩 패키지
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100302594B1 (ko) 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100437821B1 (ko) * 1999-12-31 2004-06-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JP4598316B2 (ja) * 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP4618941B2 (ja) * 2001-07-24 2011-01-26 三洋電機株式会社 半導体装置
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2004023076A (ja) * 2002-06-20 2004-01-22 Mitsubishi Electric Corp 配線基板装置
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
JP4600124B2 (ja) * 2005-04-04 2010-12-15 ソニー株式会社 半導体パッケージの製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7748839B2 (en) * 2006-05-09 2010-07-06 Lexmark International, Inc. Handheld printing with reference indicia
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
JP5413829B2 (ja) * 2008-11-10 2014-02-12 サンデン株式会社 インバータ一体型電動圧縮機
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607259A (ja) * 1983-06-27 1985-01-16 Nippon Telegr & Teleph Corp <Ntt> 音声処理交換方式
JPS60138929A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置用樹脂封止金型
JPS60240153A (ja) * 1984-05-14 1985-11-29 Matsushita Electric Ind Co Ltd 電子部品体
US4660127A (en) * 1985-12-17 1987-04-21 North American Philips Corporation Fail-safe lead configuration for polar SMD components
JPH02103941A (ja) * 1988-10-13 1990-04-17 Mitsubishi Electric Corp 半導体素子の樹脂封止方法およびこれに用いる真空式樹脂封止装置と長尺リードフレーム
FR2659157B2 (fr) * 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH03173167A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 面実装パッケージ半導体装置及びその実装方法
JP2754875B2 (ja) * 1990-06-20 1998-05-20 富士通株式会社 半導体装置
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657158B1 (ko) * 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR950004495A (ko) 1995-02-18
US5665651A (en) 1997-09-09
JP2875139B2 (ja) 1999-03-24
US5493151A (en) 1996-02-20
JPH0730046A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
KR0139700B1 (ko) 반도체장치, 리드프레임 및 반도체장치의 제조방법
US5666064A (en) Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
KR940007757Y1 (ko) 반도체 패키지
US6166328A (en) Package stack via bottom leaded plastic (BLP) packaging
US5334872A (en) Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US7339259B2 (en) Semiconductor device
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
US6879037B2 (en) Semiconductor device and a method of manufacturing the same
US5929513A (en) Semiconductor device and heat sink used therein
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US20050110127A1 (en) Semiconductor device
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3366460B2 (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR20050000972A (ko) 칩 스택 패키지
JP3747991B2 (ja) 半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
KR100253388B1 (ko) 반도체 패키지의 제조방법
JPH0758248A (ja) 半導体装置及びその製造方法
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JPS59121959A (ja) 半導体装置及びその製造方法
JPH06216179A (ja) 半導体装置の製造方法およびその製造に用いるリードフレームならびにトランスファモールド型

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee