CN208861980U - 功率模块组件、功率半导体模块和车辆 - Google Patents

功率模块组件、功率半导体模块和车辆 Download PDF

Info

Publication number
CN208861980U
CN208861980U CN201821503739.4U CN201821503739U CN208861980U CN 208861980 U CN208861980 U CN 208861980U CN 201821503739 U CN201821503739 U CN 201821503739U CN 208861980 U CN208861980 U CN 208861980U
Authority
CN
China
Prior art keywords
frd
igbt
chip
chip unit
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821503739.4U
Other languages
English (en)
Inventor
任思瀚
石彩云
杨胜松
曾秋莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201821503739.4U priority Critical patent/CN208861980U/zh
Application granted granted Critical
Publication of CN208861980U publication Critical patent/CN208861980U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开涉及一种功率模块组件、功率半导体模块和车辆。所述功率模块组件包括：绝缘层；设置在绝缘层上的第一金属层；由多个IGBT芯片并联连接而成的第一IGBT芯片组，第一IGBT芯片组包括多个第一IGBT芯片单元，每个第一IGBT芯片单元包括一个或多个IGBT芯片；由多个FRD芯片并联连接而成的第一FRD芯片组，所述第一FRD芯片组包括多个第一FRD芯片单元，每个第一FRD芯片单元包括一个或多个FRD芯片，其中，第一IGBT芯片组和第一FRD芯片组反向并联，多个第一IGBT芯片单元和多个第一FRD芯片单元在第一金属层上交替相间排列。这样能够增大芯片工作时的散热间隙，降低芯片结温并减小并联的芯片之间的温度差，使并联的芯片之间温度更加均衡。

Description

功率模块组件、功率半导体模块和车辆
技术领域
本公开涉及半导体技术领域，具体地，涉及一种功率模块组件、功率半导体模块和车辆。
背景技术
目前，在绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)模块中集成有IGBT芯片和快速恢复二极管(Fast Recovery Diode，FRD)芯片。功率半导体的每次开关都会产生内部功耗，使器件的结温升高。IGBT的结温升与其功耗呈简单的线性关系。
针对所有的功率模块，其内部芯片的结温上限限制了其输出功率，因此，有效降低模块热阻，达到模块热性能的设计目标格外重要，尤其是对于3300V的高压模块来说。模块结构设计中通常选用具有优良导热性能的材料做散热基底，并且在应用时模块散热基板通常会安装到散热器上，以提高对芯片的降温能力。在固有的散热条件下，模块的结构设计将影响芯片的最终结温。
实用新型内容
本公开的目的是提供一种散热性能好、温度均衡的功率模块组件、功率半导体模块和车辆。
为了实现上述目的，本公开提供一种功率模块组件。所述功率模块组件包括：
绝缘层；
设置在所述绝缘层上的第一金属层；
由多个IGBT芯片并联连接而成的第一IGBT芯片组，所述第一IGBT芯片组包括多个第一IGBT芯片单元，每个第一IGBT芯片单元包括一个或多个IGBT芯片；
由多个FRD芯片并联连接而成的第一FRD芯片组，所述第一FRD芯片组包括多个第一FRD芯片单元，每个第一FRD芯片单元包括一个或多个FRD芯片，其中，所述第一IGBT芯片组和所述第一FRD芯片组反向并联，所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上交替相间排列。
可选地，所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一行或多行上交替相间排列；
或者，
所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一列或多列上交替相间排列；
或者，
所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一行或多行上交替相间排列，并且，在所述第一金属层上的一列或多列上交替相间排列。
可选地，所述功率模块组件还包括：
设置在所述绝缘层上的第二金属层；
由多个IGBT芯片并联连接而成的第二IGBT芯片组，所述第二IGBT芯片组包括多个第二IGBT芯片单元，每个第二IGBT芯片单元包括一个或多个IGBT芯片；
由多个FRD芯片并联连接而成的第二FRD芯片组，所述第二FRD芯片组包括多个第二FRD芯片单元，每个第二FRD芯片单元包括一个或多个FRD芯片，其中，所述第二IGBT芯片组和所述第二FRD芯片组反向并联，所述多个第二IGBT芯片单元和所述多个第二FRD芯片单元在所述第二金属层上交替相间排列。
可选地，所述第一金属层和所述第二金属层为铜箔，所述绝缘层为陶瓷绝缘层。
可选地，所述多个第一IGBT芯片单元、所述多个第二IGBT芯片单元、所述多个第一FRD芯片单元和所述多个第二FRD芯片单元四者的数量相同；所述第一IGBT芯片组的发射极连接所述第二IGBT芯片组的集电极，或者，所述第二IGBT芯片组的发射极连接所述第一IGBT芯片组的集电极。
可选地，与所述第二金属层相邻的一个第一IGBT芯片单元与一个第二FRD芯片单元相邻，与所述第二金属层相邻的一个第一FRD芯片单元与一个第二IGBT芯片单元相邻；
与所述第一金属层相邻的一个第二IGBT芯片单元与一个第一FRD芯片单元相邻，与所述第一金属层相邻的一个第二FRD芯片单元与一个第一IGBT芯片单元相邻。
可选地，所述第一金属层和所述绝缘层为覆铜陶瓷基板。
可选地，所述第二金属层和所述绝缘层为覆铜陶瓷基板。
本公开还提供一种功率半导体模块，包括一个或多个如本公开提供的上述功率模块组件，所述功率模块组件设置在散热基板上。
本公开还提供一种车辆，包括本公开提供的上述功率半导体模块。
功率模块组件的发热部分是来源于IGBT的开通以及FRD的续流过程。在开通时，IGBT芯片发热，FRD芯片温度较低；关断时，FRD芯片持续发热，IGBT芯片温度较低。尤其是高电压大功率的功率模块组件，其应用频率较低，模块的通态损耗相较于开关损耗影响较明显。本公开中，IGBT芯片和FRD芯片穿插设置。由于IGBT芯片和FRD芯片是交替发热的，所以这种设置方式能够减小二者之间的热耦合的影响，增大芯片工作时的散热间隙，抑制并联的IGBT芯片间的热传导，从而降低芯片结温并减小并联的芯片之间的温度差，使并联的芯片之间温度更加均衡。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是现有技术中一示例性实施例提供的功率模块组件的俯视图；
图2是本公开的一示例性实施例提供的功率模块组件的俯视图；
图3是本公开的另一示例性实施例提供的功率模块组件的俯视图；
图4是本公开的又一示例性实施例提供的功率模块组件的俯视图；
图5是本公开的一示例性实施例提供的功率半导体模块的俯视图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1是现有技术中一示例性实施例提供的功率模块组件的俯视图。如图1所示，该功率模块组件采用直线并联结构，多个(图1中为3个)IGBT芯片1排成一条直线，多个(图1中为3个)FRD芯片2排成一条直线。这种情况下，并联芯片之间散热面积较小，结与壳之间的热阻较大，且中间芯片的散热面积相对两端芯片较小，其热传导会使中间芯片温度偏高，温度不均衡，对产品的电性能影响较大。
图2是本公开的一示例性实施例提供的功率模块组件的俯视图。如图2所示，功率模块组件100可以包括绝缘层10、设置在绝缘层10上的第一金属层20、由多个(图2中为3个)IGBT芯片1并联连接而成的第一IGBT芯片组、以及由多个(图2中为3个)FRD芯片2并联连接而成的第一FRD芯片组。
第一IGBT芯片组包括多个(图2中为3个)第一IGBT芯片单元30，每个第一IGBT芯片单元30包括一个或多个(图2中为1个)IGBT芯片1；第一FRD芯片组包括多个(图2中为3个)第一FRD芯片单元40，每个第一FRD芯片单元40包括一个或多个(图2中为1个)FRD芯片2。第一IGBT芯片组和第一FRD芯片组反向并联，多个第一IGBT芯片单元30和多个第一FRD芯片单元40在第一金属层20上交替相间排列。
具体地，多个第一IGBT芯片单元30和多个第一FRD芯片单元在第一金属层上的交替相间排列可以包括以下多种排列方式。
1)多个第一IGBT芯片单元30和多个第一FRD芯片单元40在第一金属层20上的一行或多行上交替相间排列。
2)多个第一IGBT芯片单元30和多个第一FRD芯片单元40在第一金属层20上的一列或多列上交替相间排列。
3)多个第一IGBT芯片单元30和多个第一FRD芯片单元40在第一金属层20上的一行或多行上交替相间排列，并且，在第一金属层20上的一列或多列上交替相间排列。
其中，行和列是相对的术语。图2以及下文中图3的实施例中，都是属于上述第3)种情况。并且，在图2和图3中，多个第一IGBT芯片单元30和多个第一FRD芯片单元40在第一金属层20上的每一行和每一列上都交替相间排列。
其中，第一金属层20可以为铜箔，绝缘层10可以为陶瓷绝缘层(例如，氧化铝、氮化铝等)。第一金属层20和绝缘层10可以为覆铜陶瓷基板(Direct Bonding Copper，DBC)。
IGBT芯片1可以焊接在第一金属层20上并通过金属键线并联在一起。绝缘层10可以起到绝缘和结构支撑的作用。这样，当功率模块组件开通，IGBT芯片1发热时，FRD芯片2的温度较低，可以忽略热影响，IGBT芯片1的散热面积较大，芯片结与壳之间热阻较小，最终芯片温度较低，IGBT芯片1之间的热传递较小，温升较均衡。
而在图1所示的功率模块组件中，IGBT芯片1直线排布的结构，IGBT芯片1之间距离较近，相同条件下开通时，并联的IGBT芯片1散热面积均较小，结与壳之间热阻较大，最终芯片温升较高，位于中间的IGBT芯片1温度尤其高。
功率模块组件的发热部分是来源于IGBT的开通以及FRD的续流过程。在开通时，IGBT芯片发热，FRD芯片温度较低；关断时，FRD芯片持续发热，IGBT芯片温度较低。尤其是高电压大功率的功率模块组件，其应用频率较低，模块的通态损耗相较于开关损耗影响较明显。本公开中，IGBT芯片和FRD芯片穿插设置。由于IGBT芯片和FRD芯片是交替发热的，所以这种设置方式能够减小二者之间的热耦合的影响，增大芯片工作时的散热间隙，抑制并联的IGBT芯片间的热传导，从而降低芯片结温并减小并联的芯片之间的温度差，使并联的芯片之间温度更加均衡。
图3是本公开的另一示例性实施例提供的功率模块组件100的俯视图。在图3中，第一IGBT芯片组包括3个第一IGBT芯片单元30，每个第一IGBT芯片单元30包括两个IGBT芯片1。第一FRD芯片组包括3个第一FRD芯片单元40，每个第一FRD芯片单元40包括两个FRD芯片2。
在图2和图3的实施例中，第一IGBT芯片组和第一FRD芯片组可以构成一个上桥臂或一个下桥臂。也就是，一个功率模块组件包括一个上桥臂或一个下桥臂。
在又一实施例中，功率模块组件可以包括一个上桥臂和一个下桥臂。图4是本公开的又一示例性实施例提供的功率模块组件的俯视图。如图4所示，在图2所示结构的基础上，功率模块组件100还可以包括：设置在绝缘层10上的第二金属层50、由多个(图4中为4个)IGBT芯片1并联连接而成的第二IGBT芯片组、以及由多个(图4中为4个)FRD芯片2并联连接而成的第二FRD芯片组。
第二IGBT芯片组包括多个(图4中为4个)第二IGBT芯片单元60，每个第二IGBT芯片单元60包括一个或多个(图4中为1个)IGBT芯片1；第二FRD芯片组包括多个(图4中为4个)第二FRD芯片单元70，每个第二FRD芯片单元70包括一个或多个(图4中为1个)FRD芯片2。第二IGBT芯片组和第二FRD芯片组反向并联，多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层50上交替相间排列。
相似地，多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层上的交替相间排列可以包括以下多种排列方式。
1)多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层50上的一行或多行上交替相间排列。
2)多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层50上的一列或多列上交替相间排列。
3)多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层50上的一行或多行上交替相间排列，并且，在第二金属层上的一列或多列上交替相间排列。
在图4的实施例中，多个第二IGBT芯片单元60和多个第二FRD芯片单元70在第二金属层50上的每一行和每一列上都交替相间排列。
并且，在图4的实施例中，IGBT芯片单元(第一IGBT芯片单元或第二IGBT芯片单元)和FRD芯片单元(第一FRD芯片单元或第二FRD芯片单元)在绝缘层上的每一行和每一列上都交替相间排列。
其中，第二金属层50可以为铜箔。第二金属层50和绝缘层10可以为覆铜陶瓷基板。
在上一实施例中，功率模块组件可以包括由第一金属层20上的芯片构成的一个上桥臂和由第二金属层50上的芯片构成的一个下桥臂，第一金属层20上的芯片和第二金属层50上的芯片也可以看作是两个上桥臂或两个下桥臂，在具体应用的时候根据需要进行连接。
在又一实施例中，在上一实施例的基础上，多个第一IGBT芯片单元30、多个第二IGBT芯片单元60、多个第一FRD芯片单元40和多个第二FRD芯片单元70四者的数量相同。第一IGBT芯片组的发射极可以连接第二IGBT芯片组的集电极。这样，就在该功率模块组件上设置了内部已连接好的一个上桥臂(第一金属层20上的芯片)和一个下桥臂(第二金属层50上的芯片)。
或者，第二IGBT芯片组的发射极连接第一IGBT芯片组的集电极。这样，就在该功率模块组件上设置了内部已连接好的一个上桥臂(第二金属层50上的芯片)和一个下桥臂(第一金属层20上的芯片)。
可选地，如图4所示，与第二金属层50相邻的一个第一IGBT芯片单元30与一个第二FRD芯片单元70相邻，与第二金属层50相邻的一个第一FRD芯片单元40与一个第二IGBT芯片单元60相邻；与第一金属层20相邻的一个第二IGBT芯片单元60与一个第一FRD芯片单元40相邻，与第一金属层20相邻的一个第二FRD芯片单元70与一个第一IGBT芯片单元30相邻。
这样，在绝缘层上将IGBT芯片单元和FRD芯片单元较大程度地间隔开，进一步减小并联的芯片之间的温度差，使并联的芯片之间温度更加均衡。
利用上述的功率模块组件，可以根据需要连接成其他多种形式的功率模块组件。
基于相同的发明构思，本公开还提供一种功率半导体模块，该功率半导体模块包括一个或多个如本公开提供的上述功率模块组件，所述功率模块组件设置在散热基板上。图5是本公开的一示例性实施例提供的功率半导体模块的俯视图。在图5中，功率半导体模块由4块图2中的功率模块组件100焊接在一个散热基板上，并通过金属键合线连接而成。其中，左边两块功率模块组件100作为上桥臂通过电极端子超声焊接到DBC铜箔上，并联在一起作为一个IGBT单元，右边两块功率模块组件100作为下桥臂通过电极端子超声焊接到DBC铜箔上，并联在一起作为另一个IGBT单元。两个IGBT单元通过金属键合线串联在一起形成一个半桥结构。
本公开利用现有工艺，针对模块终端的应用条件，将同一时间发热的IGBT芯片和FRD芯片交错排布，降低芯片结到壳之间的热阻抗，从而降低芯片结温，均衡芯片温升，优化了功率模块组件的热性能。
本公开还提供一种车辆，包括本公开提供的上述功率半导体模块。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (10)

1.一种功率模块组件，其特征在于，所述功率模块组件包括：
绝缘层；
设置在所述绝缘层上的第一金属层；
由多个IGBT芯片并联连接而成的第一IGBT芯片组，所述第一IGBT芯片组包括多个第一IGBT芯片单元，每个第一IGBT芯片单元包括一个或多个IGBT芯片；
由多个FRD芯片并联连接而成的第一FRD芯片组，所述第一FRD芯片组包括多个第一FRD芯片单元，每个第一FRD芯片单元包括一个或多个FRD芯片，其中，所述第一IGBT芯片组和所述第一FRD芯片组反向并联，所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上交替相间排列。
2.根据权利要求1所述的功率模块组件，其特征在于，所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一行或多行上交替相间排列；
或者，
所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一列或多列上交替相间排列；
或者，
所述多个第一IGBT芯片单元和所述多个第一FRD芯片单元在所述第一金属层上的一行或多行上交替相间排列，并且，在所述第一金属层上的一列或多列上交替相间排列。
3.根据权利要求1所述的功率模块组件，其特征在于，所述功率模块组件还包括：
设置在所述绝缘层上的第二金属层；
由多个IGBT芯片并联连接而成的第二IGBT芯片组，所述第二IGBT芯片组包括多个第二IGBT芯片单元，每个第二IGBT芯片单元包括一个或多个IGBT芯片；
由多个FRD芯片并联连接而成的第二FRD芯片组，所述第二FRD芯片组包括多个第二FRD芯片单元，每个第二FRD芯片单元包括一个或多个FRD芯片，其中，所述第二IGBT芯片组和所述第二FRD芯片组反向并联，所述多个第二IGBT芯片单元和所述多个第二FRD芯片单元在所述第二金属层上交替相间排列。
4.根据权利要求3所述的功率模块组件，其特征在于，所述第一金属层和所述第二金属层为铜箔，所述绝缘层为陶瓷绝缘层。
5.根据权利要求3所述的功率模块组件，其特征在于，所述多个第一IGBT芯片单元、所述多个第二IGBT芯片单元、所述多个第一FRD芯片单元和所述多个第二FRD芯片单元四者的数量相同；所述第一IGBT芯片组的发射极连接所述第二IGBT芯片组的集电极，或者，所述第二IGBT芯片组的发射极连接所述第一IGBT芯片组的集电极。
6.根据权利要求3所述的功率模块组件，其特征在于，
与所述第二金属层相邻的一个第一IGBT芯片单元与一个第二FRD芯片单元相邻，与所述第二金属层相邻的一个第一FRD芯片单元与一个第二IGBT芯片单元相邻；
与所述第一金属层相邻的一个第二IGBT芯片单元与一个第一FRD芯片单元相邻，与所述第一金属层相邻的一个第二FRD芯片单元与一个第一IGBT芯片单元相邻。
7.根据权利要求1所述的功率模块组件，其特征在于，所述第一金属层和所述绝缘层为覆铜陶瓷基板。
8.根据权利要求3所述的功率模块组件，其特征在于，所述第二金属层和所述绝缘层为覆铜陶瓷基板。
9.一种功率半导体模块，其特征在于，包括一个或多个如权利要求1-8中任一权利要求所述的功率模块组件，所述功率模块组件设置在散热基板上。
10.一种车辆，其特征在于，包括权利要求9所述的功率半导体模块。
CN201821503739.4U 2018-09-13 2018-09-13 功率模块组件、功率半导体模块和车辆 Active CN208861980U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821503739.4U CN208861980U (zh) 2018-09-13 2018-09-13 功率模块组件、功率半导体模块和车辆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821503739.4U CN208861980U (zh) 2018-09-13 2018-09-13 功率模块组件、功率半导体模块和车辆

Publications (1)

Publication Number Publication Date
CN208861980U true CN208861980U (zh) 2019-05-14

Family

ID=66417912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821503739.4U Active CN208861980U (zh) 2018-09-13 2018-09-13 功率模块组件、功率半导体模块和车辆

Country Status (1)

Country Link
CN (1) CN208861980U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035787A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035787A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法
CN113035787B (zh) * 2019-12-25 2024-04-19 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法

Similar Documents

Publication Publication Date Title
JP6217756B2 (ja) 半導体モジュール
CN100373604C (zh) 高功率mcm封装
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN101179055B (zh) 半导体功率模块及其散热方法
CN109817591B (zh) 一种高功率密度igbt模块的双面水冷散热结构及加工工艺
CN105161477B (zh) 一种平面型功率模块
CN105161467B (zh) 一种用于电动汽车的功率模块
CN110246835B (zh) 一种三维集成高压碳化硅模块封装结构
JP6149938B2 (ja) 半導体モジュール
WO2015005181A1 (ja) 電力変換部品
CN208861980U (zh) 功率模块组件、功率半导体模块和车辆
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN106531725A (zh) 半导体装置、逆变电路以及驱动装置
CN104952859A (zh) 逆变器igbt模块封装结构
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN201146183Y (zh) 半导体功率模块
CN204680661U (zh) Igbt芯片散热包围模块
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN207896087U (zh) 智能功率模块及电器设备
Zhao et al. A method to minimize junction temperature difference of dies in multichip power modules
CN216354202U (zh) 功率器件
JP6555177B2 (ja) 半導体モジュール
CN104465605A (zh) 一种半导体芯片封装结构
CN208368501U (zh) Igbt模块封装结构及冷却系统
EP2802007A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200103

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009

Patentee before: BYD Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

CP01 Change in the name or title of a patent holder