CN116504722A - 功率模块结构和功率器件 - Google Patents
功率模块结构和功率器件 Download PDFInfo
- Publication number
- CN116504722A CN116504722A CN202310436184.5A CN202310436184A CN116504722A CN 116504722 A CN116504722 A CN 116504722A CN 202310436184 A CN202310436184 A CN 202310436184A CN 116504722 A CN116504722 A CN 116504722A
- Authority
- CN
- China
- Prior art keywords
- dbc
- dbc substrate
- substrates
- substrate
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 278
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 28
- 239000010949 copper Substances 0.000 claims abstract description 28
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 67
- 230000000694 effects Effects 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明涉及功率半导体技术领域。具体涉及一种功率模块结构和功率器件。本发明提供的功率模块结构包括:多个底层DBC基板和多个顶层DBC基板,共同构成全桥电路布局模块;多个底层DBC基板和多个顶层DBC基板分别同层阵列排布;顶层DBC基板通过自身的底部导电铜层或接桥与底层DBC基板连接;底层DBC基板和顶层DBC基板一一对应上下叠层设置;底层DBC基板设置有多个并联的功率芯片,并联的功率芯片设置于单个芯片设置区且紧密排布;对于阵列排布的顶层DBC基板,至少一侧的顶层DBC基板设置有交流端子;相对的另一侧的顶层DBC基板设置有直流负极端子;直流负极端子同侧的底层DBC基板设置有直流正极端子。
Description
技术领域
本发明涉及功率半导体技术领域,具体涉及一种功率模块结构和功率器件。
背景技术
近年来,碳化硅(SiC)等新型电力电子器件已广泛应用于新能源发电系统、电动汽车以及电力传动领域。与传统的硅(Si)器件相比,SiC器件具有更低的导通电阻、更高的阻断电压和工作温度。同时,SiC MOSFET在关断过程中没有拖尾电流,可有效降低开关损耗并提高开关速度。这种性能优势为新能源变流器的运输、安装和维护成本降低提供了更为有利的条件。因此,SiC MOSFET有望成为下一代功率器件,替代Si IGBT。由于制造工艺和成本的限制,单个SiC MOSFET芯片的通流能力只有几十安培。在电气传动、新能源等大功率应用场合,通常需要使用多个芯片并联的模块。这种并联设计能够有效提高电流承载能力,并保持SiC MOSFET的高效率和高速开关特性,使其成为满足高功率应用需求的理想解决方案。
传统多芯片并联的功率模块对于全桥电路布局通常使用一层DBC基板(DirectBonding Copper,陶瓷覆铜基板/直接覆铜连接基板)设置多个芯片来进行布局。然而,这种布局方式存在一些问题,如占用过多的平铺面积、尺寸较大、结构较松散和设计自由度低等问题。
发明内容
基于上述问题,本发明提供一种功率模块结构和功率器件,以解决现有技术的功率模块全桥电路布局占用过多的平铺面积、尺寸较大、结构较松散、设计自由度低的问题。
本发明提供一种功率模块结构,包括:多个底层DBC基板和多个顶层DBC基板,所述多个底层DBC基板和多个顶层DBC基板共同构成全桥电路布局模块;其中,多个底层DBC基板同层阵列排布;多个顶层DBC基板同层阵列排布;顶层DBC基板通过自身的底部导电铜层或导电接桥与底层DBC基板连接;底层DBC基板和顶层DBC基板一一对应上下叠层设置;底层DBC基板设置有多个并联的功率芯片,并联的功率芯片设置于单个芯片设置区,且紧密排布;顶层DBC基板不设置功率芯片;对于阵列排布的顶层DBC基板,至少一侧的顶层DBC基板设置有交流端子;相对的另一侧的顶层DBC基板设置有直流负极端子;直流负极端子同侧的底层DBC基板设置有直流正极端子。
可选的,底层DBC基板包括并排设置的至少两个上管底层DBC基板和与之相对的并排设置的至少两个下管底层DBC基板;直流正极端子与各下管底层DBC基板固定连接,且设置于远离上管底层DBC基板一侧。
可选的,单个所述芯片设置区中设置有8个并联的功率芯片。
可选的,底层DBC基板包括并排设置的至少两个上管顶层DBC基板和与之相对的并排设置的至少两个下管顶层DBC基板;直流负极端子与各下管顶层DBC基板固定连接,且设置于远离上管顶层DBC基板一侧;交流端子与各上管顶层DBC基板固定连接,且设置于远离下管顶层DBC基板一侧。
可选的,直流正极端子与各下管底层DBC基板焊接连接。直流负极端子与各下管顶层DBC基板焊接连接。交流端子与各上管顶层DBC基板焊接连接。
可选的,上管顶层DBC基板底部的导电铜层延伸至与之对应的下管底层DBC基板,与下管底层DBC基板电连接;同时,上管顶层DBC基板底部的导电铜层还与其下的上管底层DBC基板电连接。
可选的,功率模块结构还包括:中间接桥;上管顶层DBC基板通过中间接桥和与之相对应的下管底层DBC基板电连接;中间接桥为阶梯形,阶梯形的一端搭接于上管顶层DBC基板,另一端搭接于下管底层DBC基板。
可选的,功率模块结构还包括:上管接桥;上管顶层DBC基板与其下方的上管底层DBC基板中的功率芯片通过上管接桥电连接;上管接桥为波浪形,包括连续的波峰和波谷,每一波谷的底部与上管底层DBC基板中的一个功率芯片接触,上管接桥的两端与上管顶层DBC基板连接。
可选的,功率模块结构还包括:下管接桥;下管顶层DBC基板与其下方的下管底层DBC基板中的功率芯片通过下管接桥电连接;下管接桥为波浪形,包括连续的波峰和波谷,每一波谷的底部与下管底层DBC基板中的一个功率芯片接触,下管接桥的两端与下管顶层DBC基板连接。
本发明还提供一种功率器件,包括本发明提供的功率模块结构。
本发明的有益效果如下:
本发明提供的功率模块结构,通过将功率模块内的DBC基板设置为多个底层DBC基板和多个顶层DBC基板,共同构成全桥电路布局模块的形式,可以通过底层DBC基板和顶层DBC基板一一对应上下设置,每个底层DBC基板仅设置单个芯片设置区供并联的功率芯片设置的方式,使得一组底层DBC基板和其上的顶层DBC基板共同构成全桥电路中的一个开关S。而顶层DBC基板上不设置芯片,如此单个底层DBC基板的单个芯片设置区中可以集中设置比原先平铺模式中单个DBC基板中多个芯片设置区中一个芯片设置区更多的功率芯片,而通过多个底层DBC基板和多个顶层DBC基板配合以DBC基板叠层连接的形式,实现原本平铺模式的DBC基板的全桥电路布局模块需要大面积平铺设置DBC基板才能实现的大批量多个功率芯片设置区中多个功率芯片的并联连接。由于本实施例的功率模块中,是底层DBC基板和顶层DBC基板一一对应上下叠层设置的,因此在功率模块中,相比于平铺模式的DBC基板功率模块(例如图2的形式),在单层面积相同的情况下,能导通的电流铜面积翻倍,因此在导通电流的铜面积需求不变的情况下,可缩减整个功率模块的体积,使得功率模块结构可以更加紧凑,有利于缩小功率模块体积。而且由于顶层DBC基板不设置功率芯片,可以设置芯片设置区但不设置芯片,以暴露下方的底层DBC基板中的功率芯片,或是不设置芯片设置区但大量增加铜层的面积,两种方式均有利于底层DBC基板中的功率芯片的散热。此外,每个DBC基板都有三层结构,顶层铜层、中层AlN陶瓷和底层铜层,且顶层铜层和底层铜层没有电连接。由于DBC基板可以被切割成多个区域来实现不同的电路连接,因此各个底层DBC基板和各个顶层DBC基板均是可以实现多个电连接的。由此通过多个DBC基板拼接层叠的方式实现原本DBC基板平铺的效果,使得单个底层DBC基板和其上的顶层DBC基板作为一组,成为更小的功率单元,在单个小的功率单元出现故障问题时,可单独检测更换,可提高整体的功率模块的容错率。通过多个小的功率单元组合实现大的功率模块效果,提高了设计自由度,有利于实现复杂形式的模块布局。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个全桥电路功率模块结构的等效电路图;
图2为现有技术的DBC基板功率模块结构布局结构图;
图3为本发明一实施例的功率模块结构局部爆炸图;
图4为图3的另一角度的视图;
图5A为显示图1的DBC基板功率模块结构长宽尺寸的俯视图;
图5B为显示本发明一实施例的功率模块结构长宽尺寸的俯视图。
具体实施方式
参考图2,一种现有技术的DBC基板的功率模块结构,用于全桥电路布局,包括至少两个同层平铺的DBC基板100,DBC基板设置有多个并联连接的功率芯片,每个DBC基板为一个全桥电路布局的子模块。功率芯片以4×4的方式分别设置于4个间隔分离的功率芯片设置区中。功率模块还包括一侧的直流正极端子1和直流负极端子2,以及另一侧的交流端子3。交流端子3一侧的功率芯片设置区中的功率芯片通过上管接桥4与DBC基板电连接,直流正极端子1和直流负极端子2一侧的功率芯片通过下管接桥5与DBC基板电连接。参考图1,由于全桥电路布局的需要,16个芯片分为4组,以4×4的方式分别设置于4个间隔分离的功率芯片设置区中。这样无疑使得DBC基板的尺寸相应增大,不可避免的产生诸如占用过多的平铺面积、尺寸较大、结构较松散和设计自由度低等问题。
为解决上述问题,本发明提供一种功率模块结构和功率器件。
本发明提供一种功率模块结构,包括:多个底层DBC基板和多个顶层DBC基板,多个底层DBC基板和多个顶层DBC基板共同构成全桥电路布局模块;其中多个底层DBC基板同层阵列排布;多个顶层DBC基板同层阵列排布;顶层DBC基板通过自身的底部导电铜层或导电接桥与底层DBC基板连接;底层DBC基板和顶层DBC基板一一对应上下叠层设置;底层DBC基板设置有多个并联的功率芯片,并联的功率芯片设置于单个芯片设置区,且紧密排布;顶层DBC基板不设置芯片;对于阵列排布的顶层DBC基板,至少一侧的顶层DBC基板设置有交流端子;相对的另一侧顶层DBC基板设置有直流负极端子;直流负极端子同侧的底层DBC基板设置有直流正极端子。
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图3-图4,并请同时参考图1的全桥电路等效电路图,本实施例提供一种功率模块结构,包括:
多个底层DBC基板和多个顶层DBC基板,共同构成全桥电路布局模块;
其中,多个底层DBC基板同层阵列排布;多个顶层DBC基板同层阵列排布;
顶层DBC基板通过自身的底部导电铜层或接桥与底层DBC基板连接;底层DBC基板和顶层DBC基板一一对应上下叠层设置;
底层DBC基板设置有多个并联的功率芯片,并联的功率芯片设置于单个芯片设置区,且紧密排布;顶层DBC基板不设置芯片;
对于阵列排布的顶层DBC基板,至少一侧的顶层DBC基板设置有交流端子;相对的另一侧的顶层DBC基板设置有直流负极端子;直流负极端子同侧的底层DBC基板设置有直流正极端子。
本实施例提供的功率模块结构,通过将功率模块内的DBC基板设置为多个底层DBC基板和多个顶层DBC基板,共同构成全桥电路布局模块的形式,可以通过底层DBC基板和顶层DBC基板一一对应上下设置,每个底层DBC基板仅设置单个芯片设置区供并联的功率芯片设置的方式,使得一组底层DBC基板和其上的顶层DBC基板共同构成全桥电路中的一个开关S。而顶层DBC基板上不设置芯片,如此单个底层DBC基板的单个芯片设置区中可以集中设置比原先平铺模式中单个DBC基板中多个芯片设置区中一个芯片设置区更多的功率芯片,而通过多个底层DBC基板和多个顶层DBC基板配合以DBC基板叠层连接的形式,实现原本平铺模式的DBC基板的全桥电路布局模块需要大面积平铺设置DBC基板才能实现的大批量多个功率芯片设置区中多个功率芯片的并联连接。由于本实施例的功率模块中,是底层DBC基板和顶层DBC基板一一对应上下叠层设置的,因此在功率模块中,相比于平铺模式的DBC基板功率模块(例如图2的形式),在单层面积相同的情况下,能导通的电流铜面积翻倍,因此在导通电流的铜面积需求不变的情况下,可缩减整个功率模块的体积,使得功率模块结构可以更加紧凑,有利于缩小功率模块体积。而且由于顶层DBC基板不设置功率芯片,可以设置芯片设置区但不设置芯片,以暴露下方的底层DBC基板中的功率芯片,或是不设置芯片设置区但大量增加铜层的面积,两种方式均有利于底层DBC基板中的功率芯片的散热。此外,每个DBC基板都有三层结构,顶层铜层、中层AlN陶瓷和底层铜层,且顶层铜层和底层铜层没有电连接。由于DBC基板可以被切割成多个区域来实现不同的电路连接,因此各个底层DBC基板和各个顶层DBC基板均是可以实现多个电连接的。由此通过多个DBC基板拼接层叠的方式实现原本DBC基板平铺的效果,使得单个底层DBC基板和其上的顶层DBC基板作为一组,成为更小的功率单元,在单个小的功率单元出现故障问题时,可单独检测更换,可提高整体的功率模块的容错率。通过多个小的功率单元组合实现大的功率模块效果,提高了设计自由度,有利于实现复杂形式的模块布局。
进一步的,底层DBC基板包括并排设置的至少两个上管底层DBC基板100和与之相对的并排设置的至少两个下管底层DBC基板200。直流正极端子1与各下管底层DBC基板200固定连接,且设置于远离上管底层DBC基板100一侧。
底层DBC基板包括并排设置的至少两个上管顶层DBC基板300和与之相对的并排设置的至少两个下管顶层DBC基板400。直流负极端子2与各下管顶层DBC基板400固定连接,且设置于远离上管顶层DBC基板300一侧。交流端子3与各上管顶层DBC基板300固定连接,且设置于远离下管顶层DBC基板400一侧。
需说明的是,图3和图4中,为显示单个DBC基板的结构,将一个上管顶层DBC基板300和一个下管顶层DBC400基板爆炸显示而略微抬起。实际产品中,抬起的上管顶层DBC基板300是和与其相邻的上管顶层DBC基板300同层并排设置,层叠于其下的上管底层DBC100上的;同样的,抬起的下管顶层DBC400基板是和与其相邻的下管顶层DBC400同层并排设置,层叠于其下的下管底层DBC200上的。此外,上管和下管的区分是基于:靠近交流端子3一侧的为上管,靠近直流正极端子1和直流负极端子2一侧的为下管。
在本实施例中,为与图2的功率模块做对比,上管底层DBC基板100的数量、下管底层DBC基板200的数量、上管顶层DBC基板300的数量和下管顶层DBC基板400的数量均设置为2个。单个底层DBC基板中分别设置有单个芯片设置区,其中各上管底层DBC基板100的功率芯片设置区A和各下管底层DBC基板的功率芯片设置区B中分别设置有并联的8个芯片。在其他的实施例中,可根据需要设置为更多的数量。直流正极端子1与各下管底层DBC基板200焊接连接。直流负极端子2与各下管顶层DBC基板400焊接连接。交流端子3与各上管顶层DBC基板300焊接连接。
进一步的,上管顶层DBC基板300底部的导电铜层延伸至与之对应的下管底层DBC基板200,与下管底层DBC基板200电连接;同时,上管顶层DBC基板300底部的导电铜层还与其下的上管底层DBC基板100电连接。从而可以实现上管底层DBC基板100中的功率芯片的漏极(正极)与直流正极端子1的电连接。
进一步的,功率模块结构还包括:中间接桥6。上管顶层DBC基板300通过中间接桥6和与之相对应的下管底层DBC基板400电连接。中间接桥6为阶梯形,阶梯形的一端搭接于上管顶层DBC基板300,另一端搭接于下管底层DBC基板400。从而可以实现下管底层DBC基板400中的功率芯片的漏极(正极)与交流端子3的电连接。
进一步的,功率模块结构还包括:上管接桥4。上管顶层DBC基板300与其下方的上管底层DBC基板100中的功率芯片通过上管接桥4电连接。
具体的,上管接桥4为波浪形,包括连续的波峰和波谷,每一波谷的底部与上管底层DBC基板100中的一个功率芯片接触,上管接桥4的两端与上管顶层DBC基板300连接。
进一步的,功率模块结构还包括:下管接桥5。下管顶层DBC基板400与其下方的下管底层DBC基板200中的功率芯片通过下管接桥5电连接。
具体的,下管接桥5为波浪形,包括连续的波峰和波谷,每一波谷的底部与下管底层DBC基板200中的一个功率芯片接触,下管接桥的两端与下管顶层DBC基板400连接。
此外,在本实施例中,功率模块还包括引针(图中柱状体,未标号)。每组底层DBC基板和其上的顶层DBC基板作为一组,构成全桥布局中的一个开关S。每个开关S的底层DBC基板和其上的顶层DBC基板共用一组引针作为作为门级端子。相邻组的底层DBC基板和其上的顶层DBC基板共用的引针组对称设置。如此设置的门极结构可以让左右尽可能对称,可以解决多芯片并联的门极驱动问题。
作为效果的对比,参考图5A和图5B,现有技术的平铺模式的全桥电路布局的DBC基板模块,包括2个平铺的DBC基板,每个DBC基板均设置有4×4个并联的功率芯片,共有4×4×2=32个功率芯片。即图2显示的结构。在芯片尺寸不变的情况下,本实施例1提供的结构,单个底层DBC基板的单个芯片设置区中可设置8个同样的功率芯片,整个功率模块结构以8×4的形式构成全桥电路布局,整个功率模块结构具有8×4=32个功率芯片。在芯片总数不变的情况下,图2的结构长L1为90mm,宽W1为89mm;而本实施例的结构仅为长L2为84.700mm,宽W2为64.50mm。可见,整个功率模块结构的长宽尺寸大大缩小了,面积也相应减小了。
实施例2
本实施例提供一种功率器件,包括上述实施例1提供的功率模块结构。
本实施例提供的功率器件,通过将上述实施例1提供的功率模块内的DBC基板设置为多个底层DBC基板和多个顶层DBC基板的形式,可以通过多个DBC基板每个仅DBC基板仅设置单个芯片设置区供并联的功率芯片设置。单个DBC基板的单个芯片设置区中集中设置比原先单个DBC基板中多个芯片设置区中一个芯片设置区更多的功率芯片,而多个DBC基板配合叠层DBC基板连接的形式,实现原本平铺设置DBC基板才能实现的大面积多个功率芯片设置区中多个功率芯片的并联连接。从而可以使得功率模块结构更加紧凑,有利于缩小功率模块体积。此外通过多个DBC基板拼接层叠的方式实现原本DBC基板平铺的效果,使得单个DBC基板成为更小的功率单元,在单个小的功率单元出现故障问题时,可单独检测更换,可提高整体的功率模块的容错率。通过多个小的功率单元组合实现大的功率模块效果,提高了设计自由度,有利于实现复杂形式的模块布局。
本发明已通过实施例说明如上,相信本领域技术人员已可通过上述实施例了解本发明。显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种功率模块结构,其特征在于,包括:
多个底层DBC基板和多个顶层DBC基板,所述多个底层DBC基板和多个顶层DBC基板共同构成全桥电路布局模块;
其中,多个所述底层DBC基板同层阵列排布;多个所述顶层DBC基板同层阵列排布;
所述顶层DBC基板通过自身的底部导电铜层或导电接桥与所述底层DBC基板连接;所述底层DBC基板和所述顶层DBC基板一一对应上下叠层设置;
所述底层DBC基板设置有多个并联的功率芯片,并联的所述功率芯片设置于单个芯片设置区且紧密排布;所述顶层DBC基板不设置功率芯片;
对于阵列排布的所述顶层DBC基板,至少一侧的顶层DBC基板设置有交流端子;相对的另一侧的顶层DBC基板设置有直流负极端子;直流负极端子同侧的底层DBC基板设置有直流正极端子。
2.根据权利要求1所述的功率模块结构,其特征在于,
所述底层DBC基板包括并排设置的至少两个上管底层DBC基板和与之相对的并排设置的至少两个下管底层DBC基板;所述直流正极端子与各所述下管底层DBC基板固定连接,且设置于远离所述上管底层DBC基板一侧。
3.根据权利要求2所述的功率模块结构,其特征在于,
单个所述芯片设置区中设置有8个并联的功率芯片。
4.根据权利要求2所述的功率模块结构,其特征在于,
所述底层DBC基板包括并排设置的至少两个上管顶层DBC基板和与之相对的并排设置的至少两个下管顶层DBC基板;
所述直流负极端子与各所述下管顶层DBC基板固定连接,且设置于远离所述上管顶层DBC基板一侧;
所述交流端子与各所述上管顶层DBC基板固定连接,且设置于远离所述下管顶层DBC基板一侧。
5.根据权利要求4所述的功率模块结构,其特征在于,
所述直流正极端子与各所述下管底层DBC基板焊接连接;
所述直流负极端子与各所述下管顶层DBC基板焊接连接;
所述交流端子与各所述上管顶层DBC基板焊接连接。
6.根据权利要求4所述的功率模块结构,其特征在于,
所述上管顶层DBC基板底部的导电铜层延伸至与之对应的下管底层DBC基板,与所述下管底层DBC基板电连接;同时,所述上管顶层DBC基板底部的导电铜层还与其下的所述上管底层DBC基板电连接。
7.根据权利要求4所述的功率模块结构,其特征在于,还包括:
中间接桥;
所述上管顶层DBC基板通过中间接桥和与之相对应的下管底层DBC基板电连接;
所述中间接桥为阶梯形,阶梯形的一端搭接于所述上管顶层DBC基板,另一端搭接于所述下管底层DBC基板。
8.根据权利要求4所述的功率模块结构,其特征在于,还包括:
上管接桥;
所述上管顶层DBC基板与其下方的上管底层DBC基板中的功率芯片通过所述上管接桥电连接;
所述上管接桥为波浪形,包括连续的波峰和波谷,每一波谷的底部与所述上管底层DBC基板中的一个功率芯片接触,所述上管接桥的两端与所述上管顶层DBC基板连接。
9.根据权利要求4所述的功率模块结构,其特征在于,还包括:
下管接桥;
所述下管顶层DBC基板与其下方的下管底层DBC基板中的功率芯片通过所述下管接桥电连接;
所述下管接桥为波浪形,包括连续的波峰和波谷,每一波谷的底部与所述下管底层DBC基板中一个功率芯片接触,所述下管接桥的两端与所述下管顶层DBC基板连接。
10.一种功率器件,其特征在于,
包括如权利要求1-9中任一项所述的功率模块结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310436184.5A CN116504722A (zh) | 2023-04-21 | 2023-04-21 | 功率模块结构和功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310436184.5A CN116504722A (zh) | 2023-04-21 | 2023-04-21 | 功率模块结构和功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116504722A true CN116504722A (zh) | 2023-07-28 |
Family
ID=87317665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310436184.5A Pending CN116504722A (zh) | 2023-04-21 | 2023-04-21 | 功率模块结构和功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116504722A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117038627A (zh) * | 2023-08-10 | 2023-11-10 | 苏州悉智科技有限公司 | 一种功率模块结构及电子设备 |
-
2023
- 2023-04-21 CN CN202310436184.5A patent/CN116504722A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117038627A (zh) * | 2023-08-10 | 2023-11-10 | 苏州悉智科技有限公司 | 一种功率模块结构及电子设备 |
CN117038627B (zh) * | 2023-08-10 | 2024-03-15 | 苏州悉智科技有限公司 | 一种功率模块结构及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2568787B1 (en) | Semiconductor device and power conversion apparatus using the same | |
US11532538B2 (en) | Component structure, power module and power module assembly structure | |
US7881086B2 (en) | Power conversion device and fabricating method for the same | |
JP2021097589A (ja) | 電気自動車またはハイブリッド自動車の、パワーエレクトロニクスのトラクションインバータのハーフブリッジモジュール | |
CN102017140A (zh) | 半导体装置 | |
CN111540730B (zh) | 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构 | |
US20220319976A1 (en) | Three-level power module | |
US20210407875A1 (en) | Semiconductor device | |
CN116504722A (zh) | 功率模块结构和功率器件 | |
CN113823625A (zh) | 功率模块及电机控制器 | |
CN115692399A (zh) | 功率模块及电子设备 | |
CN115440713A (zh) | 一种功率模块 | |
CN117374040A (zh) | 功率模块及车辆 | |
CN114725076A (zh) | 一种功率模块及三相电机驱动器 | |
CN220233181U (zh) | 一种功率模块 | |
CN112701111A (zh) | 一种三电平电路碳化硅功率模块 | |
US20230335457A1 (en) | Power module | |
CN110634817B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
CN111384036B (zh) | 功率模块 | |
CN116544127B (zh) | 一种具有大电流的功率器件的制备方法及连接结构 | |
CN220915675U (zh) | 功率模块、电力电子设备和车辆 | |
CN218101258U (zh) | 功率模块和具有其的全桥功率模块 | |
CN117393548A (zh) | 叠层平面布局功率模块结构和功率器件 | |
CN110739294B (zh) | 功率模块结构 | |
CN117672978A (zh) | 功率半导体模块、逆变装置和车辆 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |