JPH11275867A - インバータ装置の出力回路の配線方法 - Google Patents
インバータ装置の出力回路の配線方法Info
- Publication number
- JPH11275867A JPH11275867A JP10088258A JP8825898A JPH11275867A JP H11275867 A JPH11275867 A JP H11275867A JP 10088258 A JP10088258 A JP 10088258A JP 8825898 A JP8825898 A JP 8825898A JP H11275867 A JPH11275867 A JP H11275867A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- circuit
- elements
- conductor plate
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 並列に接続されたスイッチング素子に流れる
各電流を均等にするようにしたインバータ装置の出力回
路の配線方法を提供する。 【解決手段】 直列２辺を構成する２組の並列に接続さ
れたスイッチング素子群Ｑ11〜Ｑ24を、夫々のスイッチ
ング素子群のコレクタを相対向させて配置し、出力回路
を形成する導体板ＯＵＴを各スイッチング素子の並列方
向に対して垂直方向に伸ばして取り付けることにより、
簡単な構成部品で夫々の素子から出力端子までの各通電
ルートの条件を均一に揃え、並列に接続された全てのス
イッチング素子Ｑ11、Ｑ21；Ｑ12、Ｑ22；Ｑ13、Ｑ23；
Ｑ14、Ｑ24に夫々流れる電流ｉ1〜ｉ4を均等化させるよ
うにした。
各電流を均等にするようにしたインバータ装置の出力回
路の配線方法を提供する。 【解決手段】 直列２辺を構成する２組の並列に接続さ
れたスイッチング素子群Ｑ11〜Ｑ24を、夫々のスイッチ
ング素子群のコレクタを相対向させて配置し、出力回路
を形成する導体板ＯＵＴを各スイッチング素子の並列方
向に対して垂直方向に伸ばして取り付けることにより、
簡単な構成部品で夫々の素子から出力端子までの各通電
ルートの条件を均一に揃え、並列に接続された全てのス
イッチング素子Ｑ11、Ｑ21；Ｑ12、Ｑ22；Ｑ13、Ｑ23；
Ｑ14、Ｑ24に夫々流れる電流ｉ1〜ｉ4を均等化させるよ
うにした。
Description
【０００１】
【発明の属する技術分野】本発明は複数のスイッチング
素子を並列接続してインバータ装置を構成する場合、並
列接続されるスイッチング素子（以下並列素子という）
の夫々に流れる電流を均等化させるためのインバータ装
置の出力回路の配線方法の改良に関する。
素子を並列接続してインバータ装置を構成する場合、並
列接続されるスイッチング素子（以下並列素子という）
の夫々に流れる電流を均等化させるためのインバータ装
置の出力回路の配線方法の改良に関する。
【０００２】
【従来の技術】図５は従来の技術のインバータ装置の回
路構成を示す接続図である。同図において、スイッチン
グ素子として、Ｑ11〜Ｑ2ｎで示す絶縁ゲートバイポー
ラトランジスタＩＧＢＴを複数個並列接続して使う例を
示しており、以下ＩＧＢＴをスイッチング素子又は単に
素子と略称する。同図では、１は直流電源で、電解コン
デンサより成る。プラス電源回路Ｐに接続される側のス
イッチング素子Ｑ11〜Ｑ1ｎより成る並列素子群２と、
マイナス電源回路Ｎに接続される側のスイッチング素子
Ｑ21〜Ｑ2ｎより成る並列素子群３とで構成される直列
２辺の回路だけを示しているが、実際のインバータ回路
では、例えば３相インバータ回路の場合は、これらのユ
ニットとなる構成が３組使われ、各々の出力回路ＯＵＴ
に３相負荷が接続される。
路構成を示す接続図である。同図において、スイッチン
グ素子として、Ｑ11〜Ｑ2ｎで示す絶縁ゲートバイポー
ラトランジスタＩＧＢＴを複数個並列接続して使う例を
示しており、以下ＩＧＢＴをスイッチング素子又は単に
素子と略称する。同図では、１は直流電源で、電解コン
デンサより成る。プラス電源回路Ｐに接続される側のス
イッチング素子Ｑ11〜Ｑ1ｎより成る並列素子群２と、
マイナス電源回路Ｎに接続される側のスイッチング素子
Ｑ21〜Ｑ2ｎより成る並列素子群３とで構成される直列
２辺の回路だけを示しているが、実際のインバータ回路
では、例えば３相インバータ回路の場合は、これらのユ
ニットとなる構成が３組使われ、各々の出力回路ＯＵＴ
に３相負荷が接続される。
【０００３】ところで、従来、図５の回路に対応した構
造体の構成として、各スイッチング素子の配置並びに各
回路を形成する導体板Ｐ、Ｎ、ＯＵＴの取り付けは、図
６（Ａ）、（Ｂ）に示す方法により行われていた。な
お、同図（Ａ）は平面図、同図（Ｂ）は側面図である。
即ち、図６（Ａ）、（Ｂ）に示すように、各並列素子群
２及び３の各素子Ｑ11〜Ｑ1ｎ、Ｑ21〜Ｑ2ｎとは、夫々
同一平面上に、同じ向きに配置されており、プラス電源
回路を形成する導体板Ｐは、素子Ｑ11〜Ｑ1ｎの各コレ
クタ端子Ｃに、図６（Ｂ）に示すスタンドＳを介して接
続され、各素子の並列方向に対して垂直方向に伸ばして
取り付けられている。一方、マイナス電源回路を形成す
る導体板Ｎは、素子Ｑ21〜Ｑ2ｎの各エミッタ端子Ｅに
接続され、各素子の並列方向に対して垂直方向に伸ばし
て取り付けられている。
造体の構成として、各スイッチング素子の配置並びに各
回路を形成する導体板Ｐ、Ｎ、ＯＵＴの取り付けは、図
６（Ａ）、（Ｂ）に示す方法により行われていた。な
お、同図（Ａ）は平面図、同図（Ｂ）は側面図である。
即ち、図６（Ａ）、（Ｂ）に示すように、各並列素子群
２及び３の各素子Ｑ11〜Ｑ1ｎ、Ｑ21〜Ｑ2ｎとは、夫々
同一平面上に、同じ向きに配置されており、プラス電源
回路を形成する導体板Ｐは、素子Ｑ11〜Ｑ1ｎの各コレ
クタ端子Ｃに、図６（Ｂ）に示すスタンドＳを介して接
続され、各素子の並列方向に対して垂直方向に伸ばして
取り付けられている。一方、マイナス電源回路を形成す
る導体板Ｎは、素子Ｑ21〜Ｑ2ｎの各エミッタ端子Ｅに
接続され、各素子の並列方向に対して垂直方向に伸ばし
て取り付けられている。
【０００４】これに対して、出力回路を形成する導体板
ＯＵＴは、素子Ｑ11〜Ｑ1ｎの各エミッタ端子Ｅ及び素
子Ｑ21〜Ｑ2ｎの各コレクタ端子Ｃに夫々接続され、各
素子の並列方向に対して同方向に伸ばして取り付けら
れ、その先端に、出力端子（説明の便宜上これをＯＵＴ
で示す）を設けている。従って、出力端子ＯＵＴの位置
から並列素子群２及び３内の各素子Ｑ11〜Ｑ1ｎ、Ｑ21
〜Ｑ2ｎまでの間の距離に差異が大きく生ずる構造にな
っている。なお、図６（Ｂ）に示すように、導体板Ｎと
導体板ＯＵＴの上に絶縁板Ｉが配置され、その上に導体
板Ｐが配置されている。このような従来の構造では、並
列の各素子に分担して流れる電流が均等にならず、出力
端子の近くに位置する素子Ｑ1ｎ、Ｑ2ｎに、より多くの
電流が集中して流れることになる。
ＯＵＴは、素子Ｑ11〜Ｑ1ｎの各エミッタ端子Ｅ及び素
子Ｑ21〜Ｑ2ｎの各コレクタ端子Ｃに夫々接続され、各
素子の並列方向に対して同方向に伸ばして取り付けら
れ、その先端に、出力端子（説明の便宜上これをＯＵＴ
で示す）を設けている。従って、出力端子ＯＵＴの位置
から並列素子群２及び３内の各素子Ｑ11〜Ｑ1ｎ、Ｑ21
〜Ｑ2ｎまでの間の距離に差異が大きく生ずる構造にな
っている。なお、図６（Ｂ）に示すように、導体板Ｎと
導体板ＯＵＴの上に絶縁板Ｉが配置され、その上に導体
板Ｐが配置されている。このような従来の構造では、並
列の各素子に分担して流れる電流が均等にならず、出力
端子の近くに位置する素子Ｑ1ｎ、Ｑ2ｎに、より多くの
電流が集中して流れることになる。
【０００５】次に、この理由を図７の等価回路で説明す
る。図７は、図５の回路で、プラス電源側並列素子群２
がスイッチオンの期間（モード）における通電ルート
と回路インピーダンスを示したものである。並列接続さ
れた各素子Ｑ11〜Ｑ1ｎには分担電流ｉ1〜ｉｎが流れ、
これらが合流して負荷電流ｉとして出力される。各素子
Ｑ11〜Ｑ1ｎから導体板ＯＵＴを通して出力端子ＯＵＴ
側に電流が流れるのであるが、この電流は各素子Ｑ11〜
Ｑ1ｎの並列方向に対して同方向である。各素子Ｑ11〜
Ｑ1ｎ相互間には回路インピーダンス（以下インピーダ
ンスという）が存在し、これを夫々Ｌ12、Ｌ23．．．、
Ｌ(ｎ-1)ｎで示している。なお、各インピーダンスＬ12
〜Ｌ(ｎ-1)ｎに付されている（＋）、（−）の記号は上
記電流が流れることによって発生する逆起電力の極性で
ある。同図からわかるように、各通電ルートにおけるイ
ンピーダンスは全て異なり、従って電流ｉ1〜ｉｎにア
ンバランスが生ずるものである。
る。図７は、図５の回路で、プラス電源側並列素子群２
がスイッチオンの期間（モード）における通電ルート
と回路インピーダンスを示したものである。並列接続さ
れた各素子Ｑ11〜Ｑ1ｎには分担電流ｉ1〜ｉｎが流れ、
これらが合流して負荷電流ｉとして出力される。各素子
Ｑ11〜Ｑ1ｎから導体板ＯＵＴを通して出力端子ＯＵＴ
側に電流が流れるのであるが、この電流は各素子Ｑ11〜
Ｑ1ｎの並列方向に対して同方向である。各素子Ｑ11〜
Ｑ1ｎ相互間には回路インピーダンス（以下インピーダ
ンスという）が存在し、これを夫々Ｌ12、Ｌ23．．．、
Ｌ(ｎ-1)ｎで示している。なお、各インピーダンスＬ12
〜Ｌ(ｎ-1)ｎに付されている（＋）、（−）の記号は上
記電流が流れることによって発生する逆起電力の極性で
ある。同図からわかるように、各通電ルートにおけるイ
ンピーダンスは全て異なり、従って電流ｉ1〜ｉｎにア
ンバランスが生ずるものである。
【０００６】即ち、各ルートのインピーダンスは次のよ
うになる。 ルートｉ1のインピーダンス＝Ｌ12＋Ｌ23．．．＋Ｌ(ｎ
-1)ｎ ルートｉ2のインピーダンス＝Ｌ23＋．．．＋Ｌ(ｎ-1)
ｎ ルートｉｎのインピーダンス≒０ 従って、ｉ1＜ｉ2＜．．．＜ｉｎの関係となり、出力端
子ＯＵＴに近く配置される素子ほど電流が多く流れる。
図８は上記の説明に用いたモードを含めたインバータ
動作における４つのモードに対する等価回路を示したも
ので、ここでは素子Ｑ11〜Ｑ21の部分だけをとりあげ、
他の並列素子は便宜上省略している。モードは、プラ
ス電源側並列素子群２がスイッチオフした直後に、出力
端子ＯＵＴから各素子Ｑ11〜Ｑ1ｎ内のダイオードを通
って、プラス電源Ｐ側に逆流する期間の通電ルートであ
る。モードは、マイナス電源側並列素子群３がスイッ
チオンの期間の通電ルートである。モードは、マイナ
ス電源側並列素子群３がスイッチオフした直後に、マイ
ナス電源Ｎ側から各素子Ｑ21〜Ｑ2ｎ内のダイオードを
通って、出力端子ＯＵＴ側に逆流する期間の通電ルート
である。上記した〜のいずれのモードの通電ルート
においても、各並列素子を流れる電流には、モードで
述べたと同じ理由により、負荷分担電流にアンバランス
が生ずる。
うになる。 ルートｉ1のインピーダンス＝Ｌ12＋Ｌ23．．．＋Ｌ(ｎ
-1)ｎ ルートｉ2のインピーダンス＝Ｌ23＋．．．＋Ｌ(ｎ-1)
ｎ ルートｉｎのインピーダンス≒０ 従って、ｉ1＜ｉ2＜．．．＜ｉｎの関係となり、出力端
子ＯＵＴに近く配置される素子ほど電流が多く流れる。
図８は上記の説明に用いたモードを含めたインバータ
動作における４つのモードに対する等価回路を示したも
ので、ここでは素子Ｑ11〜Ｑ21の部分だけをとりあげ、
他の並列素子は便宜上省略している。モードは、プラ
ス電源側並列素子群２がスイッチオフした直後に、出力
端子ＯＵＴから各素子Ｑ11〜Ｑ1ｎ内のダイオードを通
って、プラス電源Ｐ側に逆流する期間の通電ルートであ
る。モードは、マイナス電源側並列素子群３がスイッ
チオンの期間の通電ルートである。モードは、マイナ
ス電源側並列素子群３がスイッチオフした直後に、マイ
ナス電源Ｎ側から各素子Ｑ21〜Ｑ2ｎ内のダイオードを
通って、出力端子ＯＵＴ側に逆流する期間の通電ルート
である。上記した〜のいずれのモードの通電ルート
においても、各並列素子を流れる電流には、モードで
述べたと同じ理由により、負荷分担電流にアンバランス
が生ずる。
【０００７】
【発明が解決しようとする課題】従来のような出力回路
を形成する導体板の取り付け方法では、各並列素子に流
れる負荷分担電流に必ずアンバランスが生じ、出力端子
の近くに配置される素子ほどより多くの電流が流れる。
このため、最も電流が集中しやすい素子が破損する恐れ
があったり、またこれを防ぐため、並列の低減率を大き
くする、つまり不経済な素子の使い方を余儀なくされる
という問題点があった。本発明は、従来の上記問題点を
解決するようにしたインバータ装置の出力回路の配線方
法を提供することを目的とする。
を形成する導体板の取り付け方法では、各並列素子に流
れる負荷分担電流に必ずアンバランスが生じ、出力端子
の近くに配置される素子ほどより多くの電流が流れる。
このため、最も電流が集中しやすい素子が破損する恐れ
があったり、またこれを防ぐため、並列の低減率を大き
くする、つまり不経済な素子の使い方を余儀なくされる
という問題点があった。本発明は、従来の上記問題点を
解決するようにしたインバータ装置の出力回路の配線方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明のインバータ装置の出力回路の配線方法は、
プラス電源回路に接続される側の並列素子群と、マイナ
ス電源回路に接続される側の並列素子群とは、反対方向
になるように配置するように構成した。この場合、出力
回路を形成する導体板を、並列素子群の並列方向に対し
て垂直方向に伸ばして配置し、その先端に出力端子を設
けるように構成した。
め、本発明のインバータ装置の出力回路の配線方法は、
プラス電源回路に接続される側の並列素子群と、マイナ
ス電源回路に接続される側の並列素子群とは、反対方向
になるように配置するように構成した。この場合、出力
回路を形成する導体板を、並列素子群の並列方向に対し
て垂直方向に伸ばして配置し、その先端に出力端子を設
けるように構成した。
【０００９】
【発明の実施の形態】図３は素子を各４個並列接続した
例のインバータ装置を示すもので、プラス電源回路Ｐに
接続される側の並列に接続した素子Ｑ11〜Ｑ14と、マイ
ナス電源回路Ｎに接続される側の並列に接続した素子Ｑ
21〜Ｑ24とで構成される直列２辺の回路だけが示されて
いる。図１（Ａ）、（Ｂ）は図３の回路に対応した構造
体の構成における本発明の１実施の形態を示したもの
で、図１（Ａ）は平面図、同図（Ｂ）は側面図である。
２組の４並列素子Ｑ11〜Ｑ14及びＱ21〜Ｑ24は、同図に
示すように同一平面上に、コレクタ端子Ｃが内側に向き
合うように配置される。出力回路を形成する導体板（以
下出力回路導体板という）ＯＵＴを素子Ｑ11〜Ｑ14の各
エミッタ端子Ｅ及び素子Ｑ21〜Ｑ24の各コレクタ端子Ｃ
に接続し、素子の並列方向に対し垂直方向に伸ばして配
置すると共に、その先端中央部に出力端子を取り付け
る。出力回路導体板ＯＵＴはスペースの関係上、図１
（Ｂ）に破線で示すように折り曲げて使うことも可能で
ある。プラス回路を形成する導体板（以下プラス回路導
体板という）Ｐを素子Ｑ11〜Ｑ14の各コレクタ端子Ｃ
に、同図（Ｂ）に示すスタンドＳを介して接続する。マ
イナス回路を形成する導体板（以下マイナス回路導体板
という）Ｎを素子Ｑ21〜Ｑ24の各エミッタ端子Ｅに接続
する。マイナス回路導体板Ｎと出力回路導体板ＯＵＴの
上に、図１（Ｂ）に示すように、絶縁板Ｉを配置し、そ
の上にプラス回路導体板Ｐを配置する。図２はこれらの
導体板などの加工例を示すもので、左から出力回路導体
板ＯＵＴとマイナス回路導体板Ｎのセット及び絶縁板Ｉ
並びにプラス回路導体板Ｐを示す。
例のインバータ装置を示すもので、プラス電源回路Ｐに
接続される側の並列に接続した素子Ｑ11〜Ｑ14と、マイ
ナス電源回路Ｎに接続される側の並列に接続した素子Ｑ
21〜Ｑ24とで構成される直列２辺の回路だけが示されて
いる。図１（Ａ）、（Ｂ）は図３の回路に対応した構造
体の構成における本発明の１実施の形態を示したもの
で、図１（Ａ）は平面図、同図（Ｂ）は側面図である。
２組の４並列素子Ｑ11〜Ｑ14及びＱ21〜Ｑ24は、同図に
示すように同一平面上に、コレクタ端子Ｃが内側に向き
合うように配置される。出力回路を形成する導体板（以
下出力回路導体板という）ＯＵＴを素子Ｑ11〜Ｑ14の各
エミッタ端子Ｅ及び素子Ｑ21〜Ｑ24の各コレクタ端子Ｃ
に接続し、素子の並列方向に対し垂直方向に伸ばして配
置すると共に、その先端中央部に出力端子を取り付け
る。出力回路導体板ＯＵＴはスペースの関係上、図１
（Ｂ）に破線で示すように折り曲げて使うことも可能で
ある。プラス回路を形成する導体板（以下プラス回路導
体板という）Ｐを素子Ｑ11〜Ｑ14の各コレクタ端子Ｃ
に、同図（Ｂ）に示すスタンドＳを介して接続する。マ
イナス回路を形成する導体板（以下マイナス回路導体板
という）Ｎを素子Ｑ21〜Ｑ24の各エミッタ端子Ｅに接続
する。マイナス回路導体板Ｎと出力回路導体板ＯＵＴの
上に、図１（Ｂ）に示すように、絶縁板Ｉを配置し、そ
の上にプラス回路導体板Ｐを配置する。図２はこれらの
導体板などの加工例を示すもので、左から出力回路導体
板ＯＵＴとマイナス回路導体板Ｎのセット及び絶縁板Ｉ
並びにプラス回路導体板Ｐを示す。
【００１０】上記のように、本発明によるインバータ装
置の出力回路の配線方法では、出力回路導体板を並列素
子群の並列方向に対して垂直方向に伸ばして配置し、そ
の先端に出力端子を取り付けるため、出力端子から並列
の各素子までの間における通電ルートの距離は皆ほぼ同
じになり、従って並列の各素子に流れる負荷分担電流が
均等になる。このことを図４の等価回路で説明すれば、
次の通りである。同図は、図３の回路で、プラス電源側
素子群がスイッチオンの期間（モード）における通電
ルートと回路インピーダンスを示したものである。図４
に示すように、並列に接続された各素子Ｑ11、Ｑ21；Ｑ
12、Ｑ22；Ｑ13、Ｑ23；Ｑ14、Ｑ24には負荷電流を分担
して夫々電流ｉ1、ｉ2、ｉ3、ｉ4が流れ、これらが合流
して負荷電流ｉとして出力される。各素子から出力回路
導体板ＯＵＴを通して出力側に流れるこれら電流ｉ1〜
ｉ4は、各素子の並列方向に対して垂直方向となるた
め、各通電ルートには、夫々独立してインピーダンスが
存在することになり、これらをＬ1〜Ｌ4で示してある。
出力端子の位置から各素子の位置までの距離がほぼ同じ
であるため、Ｌ1≒Ｌ2≒Ｌ3≒Ｌ4となるので、ｉ1≒ｉ2
≒ｉ3≒ｉ4となり、並列素子には夫々ほぼ均等な電流が
流れる。なお、この点は、図８に示すインバータ動作の
他のモード〜における通電ルートに対しても同じこ
とがいえる。
置の出力回路の配線方法では、出力回路導体板を並列素
子群の並列方向に対して垂直方向に伸ばして配置し、そ
の先端に出力端子を取り付けるため、出力端子から並列
の各素子までの間における通電ルートの距離は皆ほぼ同
じになり、従って並列の各素子に流れる負荷分担電流が
均等になる。このことを図４の等価回路で説明すれば、
次の通りである。同図は、図３の回路で、プラス電源側
素子群がスイッチオンの期間（モード）における通電
ルートと回路インピーダンスを示したものである。図４
に示すように、並列に接続された各素子Ｑ11、Ｑ21；Ｑ
12、Ｑ22；Ｑ13、Ｑ23；Ｑ14、Ｑ24には負荷電流を分担
して夫々電流ｉ1、ｉ2、ｉ3、ｉ4が流れ、これらが合流
して負荷電流ｉとして出力される。各素子から出力回路
導体板ＯＵＴを通して出力側に流れるこれら電流ｉ1〜
ｉ4は、各素子の並列方向に対して垂直方向となるた
め、各通電ルートには、夫々独立してインピーダンスが
存在することになり、これらをＬ1〜Ｌ4で示してある。
出力端子の位置から各素子の位置までの距離がほぼ同じ
であるため、Ｌ1≒Ｌ2≒Ｌ3≒Ｌ4となるので、ｉ1≒ｉ2
≒ｉ3≒ｉ4となり、並列素子には夫々ほぼ均等な電流が
流れる。なお、この点は、図８に示すインバータ動作の
他のモード〜における通電ルートに対しても同じこ
とがいえる。
【００１１】
【発明の効果】本発明のインバータ装置の出力回路の配
線方法によれば、並列素子群の構造体における各導体板
の取り付け及び並列素子の配置を上記のように行うもの
であるから、次のような優れた効果を有する。 （１）本発明の出力回路の配線方法によると、並列接続
される各スイッチング素子に負荷分担電流が均等に流れ
るから、従来の場合のように、並列素子群のうち、特定
の素子に電流が集中することによる素子破損の恐れがな
くなり、また、並列の低減率を必要以上に大きくしなく
て済み、インバータ装置の電流容量を大きくすることが
できる。 （２）また、プラス電源回路及びマイナス電源回路に接
続される各並列素子Ｑ11〜Ｑ14とＱ21〜Ｑ24を互いに反
対方向、つまりコレクタ端子同士が向き合うように配置
することにより、インバータ装置の出力回路用導体板の
構造が複雑化するのを効果的に防ぐことができる。
線方法によれば、並列素子群の構造体における各導体板
の取り付け及び並列素子の配置を上記のように行うもの
であるから、次のような優れた効果を有する。 （１）本発明の出力回路の配線方法によると、並列接続
される各スイッチング素子に負荷分担電流が均等に流れ
るから、従来の場合のように、並列素子群のうち、特定
の素子に電流が集中することによる素子破損の恐れがな
くなり、また、並列の低減率を必要以上に大きくしなく
て済み、インバータ装置の電流容量を大きくすることが
できる。 （２）また、プラス電源回路及びマイナス電源回路に接
続される各並列素子Ｑ11〜Ｑ14とＱ21〜Ｑ24を互いに反
対方向、つまりコレクタ端子同士が向き合うように配置
することにより、インバータ装置の出力回路用導体板の
構造が複雑化するのを効果的に防ぐことができる。
【図面の簡単な説明】
【図１】同図（Ａ）は本発明に基づく並列素子群の構造
体の概要を示す平面図、同図（Ｂ）は側面図である。
体の概要を示す平面図、同図（Ｂ）は側面図である。
【図２】本発明に基づく各導体板及び絶縁板の加工例を
示す図である。
示す図である。
【図３】本発明の技術を説明するインバータの概要回路
図である。
図である。
【図４】図３の回路に対応した本発明の効果を説明する
等価回路である。
等価回路である。
【図５】従来のインバータ装置の概要回路図である。
【図６】同図（Ａ）は従来における並列素子群の構造体
の概要を示す平面図、同図（Ｂ）は側面図である。
の概要を示す平面図、同図（Ｂ）は側面図である。
【図７】図５の回路に対応した従来の技術を説明する等
価回路である。
価回路である。
【図８】本発明と従来の技術を説明するインバータの各
動作モードを示す等価回路である。
動作モードを示す等価回路である。
１：直流電源 ２：プラス電源側並列素子群 ３：マイナス電源側並列素子群 Ｑ11〜Ｑ1ｎ、Ｑ21〜Ｑ2ｎ：スイッチング素子（素子） Ｃ：素子のコレクタ端子 Ｅ：素子のエミッタ端子 Ｐ：プラス電源回路（回路図の場合）、或いはプラス電
源回路を形成する導体板（構造図の場合） ＯＵＴ：インバータ出力回路（回路図の場合）、或いは
出力回路を形成する導体板（構造図の場合） Ｎ：マイナス電源回路（回路図の場合）、或いはマイナ
ス電源回路を形成する導体板（構造図の場合） Ｉ：絶縁板 Ｓ：スタンド ｉ1〜ｉｎ：各素子を流れる電流 ｉ：負荷電流 Ｌ1〜Ｌｎ、Ｌ12〜Ｌ(ｎ-1)ｎ：回路インピーダンス
源回路を形成する導体板（構造図の場合） ＯＵＴ：インバータ出力回路（回路図の場合）、或いは
出力回路を形成する導体板（構造図の場合） Ｎ：マイナス電源回路（回路図の場合）、或いはマイナ
ス電源回路を形成する導体板（構造図の場合） Ｉ：絶縁板 Ｓ：スタンド ｉ1〜ｉｎ：各素子を流れる電流 ｉ：負荷電流 Ｌ1〜Ｌｎ、Ｌ12〜Ｌ(ｎ-1)ｎ：回路インピーダンス
Claims (2)
- 【請求項１】 トランジスタ等の複数のスイッチング素
子を並列接続して成るインバータ装置において、直流電
源のプラス回路に接続される側の並列接続されるスイッ
チング素子群（以下並列素子群という）とマイナス回路
に接続される側の並列素子群とで構成される直列２辺の
構造体について、 ２組の並列素子群のコレクタ同士が互いに内側に向くよ
うに対向して配置するようにしたことを特徴とするイン
バータ装置の出力回路の配線方法。 - 【請求項２】 トランジスタ等の複数のスイッチング素
子を並列接続して成るインバータ装置において、インバ
ータ出力回路を形成する導体板を並列素子群の並列方向
に対し、垂直方向に伸ばして配置し、その先端に出力端
子を設けるようにしたことを特徴とするインバータ装置
の出力回路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088258A JPH11275867A (ja) | 1998-03-18 | 1998-03-18 | インバータ装置の出力回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088258A JPH11275867A (ja) | 1998-03-18 | 1998-03-18 | インバータ装置の出力回路の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11275867A true JPH11275867A (ja) | 1999-10-08 |
Family
ID=13937862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10088258A Pending JPH11275867A (ja) | 1998-03-18 | 1998-03-18 | インバータ装置の出力回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11275867A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040944A (ja) * | 2002-07-05 | 2004-02-05 | Meidensha Corp | 電気車制御装置 |
| JP2007014171A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2007059737A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| JP2009284604A (ja) * | 2008-05-20 | 2009-12-03 | Toyota Industries Corp | 電力変換装置 |
| JP2011015455A (ja) * | 2009-06-30 | 2011-01-20 | Hitachi Ltd | 三相電力変換装置 |
-
1998
- 1998-03-18 JP JP10088258A patent/JPH11275867A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040944A (ja) * | 2002-07-05 | 2004-02-05 | Meidensha Corp | 電気車制御装置 |
| JP2007014171A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2007059737A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| JP4603956B2 (ja) * | 2005-08-26 | 2010-12-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| JP2009284604A (ja) * | 2008-05-20 | 2009-12-03 | Toyota Industries Corp | 電力変換装置 |
| JP4561874B2 (ja) * | 2008-05-20 | 2010-10-13 | 株式会社豊田自動織機 | 電力変換装置 |
| JP2011015455A (ja) * | 2009-06-30 | 2011-01-20 | Hitachi Ltd | 三相電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100533729C (zh) | 带有小寄生电感的功率半导体模块 | |
| JP2979923B2 (ja) | 半導体装置 | |
| JPH1189249A (ja) | ３レベル電力変換装置 | |
| CN213072474U (zh) | 功率组件以及风电变流器 | |
| JPH11235053A (ja) | 電力変換装置用スタック | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| JPH1169840A (ja) | スイッチングアセンブリ | |
| JPH11275867A (ja) | インバータ装置の出力回路の配線方法 | |
| JP3220366B2 (ja) | 半導体装置 | |
| JPH0397257A (ja) | 大電力半導体装置 | |
| JPH09274904A (ja) | バッテリアレイの配線方法 | |
| JPH1094256A (ja) | 電力変換素子モジュール | |
| JPH0629149A (ja) | コンデンサ及びコンデンサユニット | |
| CN214544143U (zh) | 一种功率单元以及三电平功率变换器 | |
| JPH06343269A (ja) | 半導体電力変換装置 | |
| CN207150481U (zh) | 电机驱动器 | |
| JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
| JP3092450B2 (ja) | アクティブフィルタの主回路配線方法 | |
| JP2016158342A (ja) | インバータ装置 | |
| CN107395092A (zh) | 电机驱动器 | |
| JP2743546B2 (ja) | 電圧形インバータ用主回路モジュール | |
| JPS599953A (ja) | パワ−トランジスタの並列接続体 | |
| CN217036760U (zh) | 一种光伏系统功率模组及逆变器 |