JPS599953A - パワ−トランジスタの並列接続体 - Google Patents
パワ−トランジスタの並列接続体Info
- Publication number
- JPS599953A JPS599953A JP57118143A JP11814382A JPS599953A JP S599953 A JPS599953 A JP S599953A JP 57118143 A JP57118143 A JP 57118143A JP 11814382 A JP11814382 A JP 11814382A JP S599953 A JPS599953 A JP S599953A
- Authority
- JP
- Japan
- Prior art keywords
- current
- heat sink
- emitter
- bus
- power transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインバータ或いは無停電電源装置等に用いられ
るパワートランジスタの並列接続体に係シ、特にターン
オフ時の過渡時の電流不平衡をなくし過渡特性を改善す
るようにした、トランジスタの並列接続体を提供しよう
とするものである。
るパワートランジスタの並列接続体に係シ、特にターン
オフ時の過渡時の電流不平衡をなくし過渡特性を改善す
るようにした、トランジスタの並列接続体を提供しよう
とするものである。
インバータ或いは無停電電源装置のスイッチング素子ｔ
してパワートランジスタを適用する場合、一般には第１
図に示すようにＴ、〜Ｔ？Ｌのパワートランジスタを任
意数並列接続して特定アームの主素子を構成し、各素子
のエミッタ側にはＲ１〜Ｒｓで示す抵抗を接続し１定常
時に於ける分担電流の平衡化を図っている。なお第１図
でＣＢ−Ｃｓ ｌｄ各素子のコレクタを同様にＥ１〜Ｅ
ｎはエミッタを、Ｂ１〜Ｅｎはベースをそれぞれ示し、
又、各コレクタは正極母線Ｐにそれぞれ接続され、各バ
ランス抵抗Ｅ１− Ｒｎの他端はそれぞれ負極母線Ｎに
接続されてｒる。このように構成してなるパワートラン
ジスタの並列接続体を実装化した場合の具体例を示した
ものが第２図で、同図で１は素子群の冷却を司どる冷却
フィンで、この冷却フィン上に図示しない取付板を介し
て各素子Ｔ１〜Ｔｎを取付け、各素子のコレクタ端子Ｃ
１〜Ｃ３け図示するように正極母線となるブスバーＰを
介して接続し、同様に各エミッタ端子Ｅ１〜Ｅ３け負極
母線となるブスバーＮを介して接続し、ベース端子Ｂ１
〜Ｂ３ も共通のブスバーＯを介して接続しである。以
上のような特定アームのパワートランジスタの並列接続
体をベースドライブする場合、図示しないトンイブ用プ
リント板よシ所望のベース信号（一定幅の連続した信号
）を供給することによってターンオンし、ベース信号と
は逆方向のベース電流を供給することによってターンオ
フさせるものであるが、かかる０Ｎ−ＯＦＦ制御時に問
題となるのは、特にターンオン時の過渡期に、第３図の
電流過渡特性で示すように各素子の分担電流（エミッタ
電流を示す）がそれぞれ異なり、最も大きい分担電流を
担う素子Ｔ１ には定格電流の略１．５倍以上の電流が
流れ、阻止能力を失なうとか永久破壊を生ずるなど動作
面では全く信頼性のおけないものとなっている。かかる
異常現象を具体的に述べるに、所望のベース信号の印加
時点よシコレクタ電流が定格ｗｉ流に達するまでの期間
は、略２〜３μ８１ｃという極く短時間に急峻に上昇す
るものであるから、このような急峻な電流が流れたよう
な場合、例えば第２図の集電点Ａより最も離れて実装さ
れる素子を注目してみるに、当該素子Ｔ３までのブスバ
ーＮの線路インダクタンスによって発生ずる電圧が素子
Ｔ３ に負帰還作用を与える結果、素子Ｔ３のベース電
流が流れにくくなってコレクタ電ｆｆ、Ｉ ｃも第３図
の１３特性で示す如く減少してしまう。これに対して線
路インダクタンスが最も小さい素子７’ｌ Ｉ″ｉ、電
圧の負帰還作用による影響が最も小さく、しかも素子Ｔ
３のコレクタ電流の減少分に見合う電流を負担するので
、第３図の１１特性で示すように電流分担度合は最も犬
きく電流集中による熱破壊など最も影響が太きい。
してパワートランジスタを適用する場合、一般には第１
図に示すようにＴ、〜Ｔ？Ｌのパワートランジスタを任
意数並列接続して特定アームの主素子を構成し、各素子
のエミッタ側にはＲ１〜Ｒｓで示す抵抗を接続し１定常
時に於ける分担電流の平衡化を図っている。なお第１図
でＣＢ−Ｃｓ ｌｄ各素子のコレクタを同様にＥ１〜Ｅ
ｎはエミッタを、Ｂ１〜Ｅｎはベースをそれぞれ示し、
又、各コレクタは正極母線Ｐにそれぞれ接続され、各バ
ランス抵抗Ｅ１− Ｒｎの他端はそれぞれ負極母線Ｎに
接続されてｒる。このように構成してなるパワートラン
ジスタの並列接続体を実装化した場合の具体例を示した
ものが第２図で、同図で１は素子群の冷却を司どる冷却
フィンで、この冷却フィン上に図示しない取付板を介し
て各素子Ｔ１〜Ｔｎを取付け、各素子のコレクタ端子Ｃ
１〜Ｃ３け図示するように正極母線となるブスバーＰを
介して接続し、同様に各エミッタ端子Ｅ１〜Ｅ３け負極
母線となるブスバーＮを介して接続し、ベース端子Ｂ１
〜Ｂ３ も共通のブスバーＯを介して接続しである。以
上のような特定アームのパワートランジスタの並列接続
体をベースドライブする場合、図示しないトンイブ用プ
リント板よシ所望のベース信号（一定幅の連続した信号
）を供給することによってターンオンし、ベース信号と
は逆方向のベース電流を供給することによってターンオ
フさせるものであるが、かかる０Ｎ−ＯＦＦ制御時に問
題となるのは、特にターンオン時の過渡期に、第３図の
電流過渡特性で示すように各素子の分担電流（エミッタ
電流を示す）がそれぞれ異なり、最も大きい分担電流を
担う素子Ｔ１ には定格電流の略１．５倍以上の電流が
流れ、阻止能力を失なうとか永久破壊を生ずるなど動作
面では全く信頼性のおけないものとなっている。かかる
異常現象を具体的に述べるに、所望のベース信号の印加
時点よシコレクタ電流が定格ｗｉ流に達するまでの期間
は、略２〜３μ８１ｃという極く短時間に急峻に上昇す
るものであるから、このような急峻な電流が流れたよう
な場合、例えば第２図の集電点Ａより最も離れて実装さ
れる素子を注目してみるに、当該素子Ｔ３までのブスバ
ーＮの線路インダクタンスによって発生ずる電圧が素子
Ｔ３ に負帰還作用を与える結果、素子Ｔ３のベース電
流が流れにくくなってコレクタ電ｆｆ、Ｉ ｃも第３図
の１３特性で示す如く減少してしまう。これに対して線
路インダクタンスが最も小さい素子７’ｌ Ｉ″ｉ、電
圧の負帰還作用による影響が最も小さく、しかも素子Ｔ
３のコレクタ電流の減少分に見合う電流を負担するので
、第３図の１１特性で示すように電流分担度合は最も犬
きく電流集中による熱破壊など最も影響が太きい。
かかる線路インダクタンスによって発生する電圧の負帰
還作用に起因する分担電流のアンバランスを解決する具
体的方法として、例えば第４図（４）の破線部で示すよ
うにエミッタ側のブスバーＮｆ折り返しだ構造とし、こ
の構造をイ方向よυみた場合の千面図が第４図（Ｊ３）
であって、この第４図（Ｚ？）より明らかなように、エ
ミッタ側のブスバーは各素子のエミッタ端子と直接接続
される集電用ブスバーＮ１と、このバーの一端と導体３
を介して接続されるブスバーＮ２とに分割した構造とし
、又ブスバー Ｎ、の他端は絶縁バイブ２で支持されて
いる。なお図ではバーＮｌとＮ２とを隔てた構造としで
あるが、実際には各バー同士は数臨を隔てて配置される
密着した構造となっている。かがる構成のものを等価回
路で示したものが第５図で、この等価回路より明らかな
ようにバーＮｌ とＮ２とに流れる電流はそれぞれ逆方
向であるので、結果としてＮｌ 、 ＃２０両ブスバ
ーは無銹導性に近いものとな゛つてインダクタンスによ
る発生重圧のレベルも低くなり、電圧の負帰還作用によ
る影響も緩和され分担電流のアンバランスも充分に改善
することができる。しかしながら第４図に示す従来装置
は、バーＮ１ とＮ２との密着状態によって各素子の分
担電流のアンバランスが変ってしまうなど、製作が難し
くコスト高となって余り実用的ではない。
還作用に起因する分担電流のアンバランスを解決する具
体的方法として、例えば第４図（４）の破線部で示すよ
うにエミッタ側のブスバーＮｆ折り返しだ構造とし、こ
の構造をイ方向よυみた場合の千面図が第４図（Ｊ３）
であって、この第４図（Ｚ？）より明らかなように、エ
ミッタ側のブスバーは各素子のエミッタ端子と直接接続
される集電用ブスバーＮ１と、このバーの一端と導体３
を介して接続されるブスバーＮ２とに分割した構造とし
、又ブスバー Ｎ、の他端は絶縁バイブ２で支持されて
いる。なお図ではバーＮｌとＮ２とを隔てた構造としで
あるが、実際には各バー同士は数臨を隔てて配置される
密着した構造となっている。かがる構成のものを等価回
路で示したものが第５図で、この等価回路より明らかな
ようにバーＮｌ とＮ２とに流れる電流はそれぞれ逆方
向であるので、結果としてＮｌ 、 ＃２０両ブスバ
ーは無銹導性に近いものとな゛つてインダクタンスによ
る発生重圧のレベルも低くなり、電圧の負帰還作用によ
る影響も緩和され分担電流のアンバランスも充分に改善
することができる。しかしながら第４図に示す従来装置
は、バーＮ１ とＮ２との密着状態によって各素子の分
担電流のアンバランスが変ってしまうなど、製作が難し
くコスト高となって余り実用的ではない。
本発明はこの点に鑑みて発明されたものであって、特に
本願は素子群を実装する導体（冷却フィンを含む）その
ものをエミッタ側母線として利用した点に一太特徴を有
し、以下第６図に示す実施例に基づき詳述する。
本願は素子群を実装する導体（冷却フィンを含む）その
ものをエミッタ側母線として利用した点に一太特徴を有
し、以下第６図に示す実施例に基づき詳述する。
同実施例で第１図と同一のものは同一符号を付しておシ
、本実施例でも各素子１１〜Ｔ３のコレクタ端子Ｃ１〜
Ｃ３はブスバーＰを介して接続することは第２図、第４
図の従来装置と全く同様で、従来装置と異にする点は、
各素子のエミッタ端子ＥＩ”’−Ｅ３と冷却フィンたる
ヒートシンク１とを接続する図示形状の取付金具４１〜
４３をそれぞれ用意して、これら取付金具４１〜４３を
介して各エミッタ端子とヒートシンク１とは直接電気的
に接続するようにした点である。なお取付金具はヒート
シンク１と溶接又はろう付は等で固着するか、さらには
ボルト等で螺合すればよく、さらに各素子は任意形状の
取付板５１〜５３を介して図示する如くヒートシンク１
に取付けられて必り、エミッタ電流Ｉｓ、即ち負荷電流
を一括して取出すべく取付金具４１〜４３の反対側には
図示する ゛ような端子ＮｌがヒーＩ・シンク１
上に設けである。
、本実施例でも各素子１１〜Ｔ３のコレクタ端子Ｃ１〜
Ｃ３はブスバーＰを介して接続することは第２図、第４
図の従来装置と全く同様で、従来装置と異にする点は、
各素子のエミッタ端子ＥＩ”’−Ｅ３と冷却フィンたる
ヒートシンク１とを接続する図示形状の取付金具４１〜
４３をそれぞれ用意して、これら取付金具４１〜４３を
介して各エミッタ端子とヒートシンク１とは直接電気的
に接続するようにした点である。なお取付金具はヒート
シンク１と溶接又はろう付は等で固着するか、さらには
ボルト等で螺合すればよく、さらに各素子は任意形状の
取付板５１〜５３を介して図示する如くヒートシンク１
に取付けられて必り、エミッタ電流Ｉｓ、即ち負荷電流
を一括して取出すべく取付金具４１〜４３の反対側には
図示する ゛ような端子ＮｌがヒーＩ・シンク１
上に設けである。
なお６は各素子をベースドライブする為のドライブ用ブ
リ／１・板で、このドライブ用プリント板と各ベース端
子Ｂ１〜Ｂ３とは同一長さの信号線ｒｌを介して接続す
ると共に、他方の信号線β２を端子Ｎ１ と接続して、
これら信号線Ａ、、ｕ２を通して所望のベース信号を各
素子Ｔ、 −Ｔ３に供給するようにバワートラノジスタ
の並列接続体は構成されている。なお各取付金具４１〜
４３も同一長さにしてあって、各素子のエミッタ端子よ
シ端子Ｎ！までの長さを略相等しくして線路インダクタ
ンスをそれぞれ等しくしであることは申す迄もない。
リ／１・板で、このドライブ用プリント板と各ベース端
子Ｂ１〜Ｂ３とは同一長さの信号線ｒｌを介して接続す
ると共に、他方の信号線β２を端子Ｎ１ と接続して、
これら信号線Ａ、、ｕ２を通して所望のベース信号を各
素子Ｔ、 −Ｔ３に供給するようにバワートラノジスタ
の並列接続体は構成されている。なお各取付金具４１〜
４３も同一長さにしてあって、各素子のエミッタ端子よ
シ端子Ｎ！までの長さを略相等しくして線路インダクタ
ンスをそれぞれ等しくしであることは申す迄もない。
このように構成してなる本実施例によれば、ドライブ用
プリント板６よ多並列接続体の各素子１１〜１３に所望
のベース信号を、信号線１工→各素子のベース端子Ｂ、
−Ｂ３→各素子のエミッタ端子Ｅ、 −Ｅ３→各取付金
具４１〜４３→ヒートシック１のＮ１端子の経路で供給
すると、各素子１１〜Ｔ３はそれぞれ略同時にターンオ
ンして、図示しない；ＩＩＩ ｉｌ 電源→ブスバーＰ
→各素子のコレクタ端子Ｃｌ−Ｃｓ→谷エミッタ端子Ｅ
、 −Ｅ３→各取付金具４１〜４３→ヒーｉ・シンク１
→外部回路（負荷などを示す）の経路でコレクタ電流が
流れ始める。かかるターンオン過程での時間経緯に対す
るコレクタ電流Ｉｃの立上り特性を示したものが第７図
で、この電流特性図よシ明らかなように、各素子の立上
シ特性が全く同一でコレクタ電流がバランスしているこ
とが理解できる。このように各素子のコレクタ電流がタ
ーンオン時点の過渡期にバランスする理由は、各素子Ｔ
、−Ｔ３のエミッタ端子Ｅ１〜Ｅ３よシエミッタ電流の
取出し端子Ｎ１までの電流経路が、取付金具４１〜４３
及びヒートシンク１とでイ乍り出されるものであるから
、全て等距離の関係にあル線路インダクタンスはそれぞ
れ相等しい。従って線路インダクタンスによって発生す
る電圧の負帰還作用による影響は、各素子それぞれに同
一であり、これにより分担電流、即ちエミッタ電流の値
も同一レベルとなりバランスする事になる。このように
本発明によれば、ターンオン時点の過渡特性が素子それ
ぞれに相等しくなるので、特定の素子のみが分担電流が
増え熱破壊に陥入るようなことは決して力＜、動作面で
の安定性が向上するばかりでなく、ヒートシンクそのも
のをブスバーとして利用するものであるかう、ヒートシ
ンクそのもののインダクタンス値Ｉ−Ｊニ一般に用いら
れるブスバーのインダクタンス値に比し小さいので、タ
ーンオン時点での素子に与える影響を緩和する事ができ
同−秤量の素子であね２ば、より多くの負荷電流を取出
すことができる。
プリント板６よ多並列接続体の各素子１１〜１３に所望
のベース信号を、信号線１工→各素子のベース端子Ｂ、
−Ｂ３→各素子のエミッタ端子Ｅ、 −Ｅ３→各取付金
具４１〜４３→ヒートシック１のＮ１端子の経路で供給
すると、各素子１１〜Ｔ３はそれぞれ略同時にターンオ
ンして、図示しない；ＩＩＩ ｉｌ 電源→ブスバーＰ
→各素子のコレクタ端子Ｃｌ−Ｃｓ→谷エミッタ端子Ｅ
、 −Ｅ３→各取付金具４１〜４３→ヒーｉ・シンク１
→外部回路（負荷などを示す）の経路でコレクタ電流が
流れ始める。かかるターンオン過程での時間経緯に対す
るコレクタ電流Ｉｃの立上り特性を示したものが第７図
で、この電流特性図よシ明らかなように、各素子の立上
シ特性が全く同一でコレクタ電流がバランスしているこ
とが理解できる。このように各素子のコレクタ電流がタ
ーンオン時点の過渡期にバランスする理由は、各素子Ｔ
、−Ｔ３のエミッタ端子Ｅ１〜Ｅ３よシエミッタ電流の
取出し端子Ｎ１までの電流経路が、取付金具４１〜４３
及びヒートシンク１とでイ乍り出されるものであるから
、全て等距離の関係にあル線路インダクタンスはそれぞ
れ相等しい。従って線路インダクタンスによって発生す
る電圧の負帰還作用による影響は、各素子それぞれに同
一であり、これにより分担電流、即ちエミッタ電流の値
も同一レベルとなりバランスする事になる。このように
本発明によれば、ターンオン時点の過渡特性が素子それ
ぞれに相等しくなるので、特定の素子のみが分担電流が
増え熱破壊に陥入るようなことは決して力＜、動作面で
の安定性が向上するばかりでなく、ヒートシンクそのも
のをブスバーとして利用するものであるかう、ヒートシ
ンクそのもののインダクタンス値Ｉ−Ｊニ一般に用いら
れるブスバーのインダクタンス値に比し小さいので、タ
ーンオン時点での素子に与える影響を緩和する事ができ
同−秤量の素子であね２ば、より多くの負荷電流を取出
すことができる。
さらに従来装置にみられるようなエミッタ側のブスバー
を削除したので、容易に並列接続体を製造することがで
き非常に経済的なインバータ装置等を実現することがで
きると同時に、並列接続体そのものの固有面積を小さく
できインノ（−夕装置等を小型化することができる。
を削除したので、容易に並列接続体を製造することがで
き非常に経済的なインバータ装置等を実現することがで
きると同時に、並列接続体そのものの固有面積を小さく
できインノ（−夕装置等を小型化することができる。
第１図は従来の並列接続体を電気回路で表現した場合の
具体的な回路図、＠２図はそれを実装化した場合の構成
図、第３図は従来の並列接続体をターンオンした場合の
過渡特性を示す電流特性図、第４図（濁は第２Ｍの従来
装置を改良した従来の並列接続体を示す具体的万構成図
、第４図（Ｉｔ）はそれをイ方向より見た場合の構造断
面図、第５図は第４図（４）の従来の並列接続体を電気
的な等価回路を示す回路図、第６図は本発明による一実
施例を示す並列接続体の具体的な構造図、第７図はその
ターンオン時の過渡特性を示す電流特性図。 特許出願人 第３図 第 ４ 図（８） 第５図
具体的な回路図、＠２図はそれを実装化した場合の構成
図、第３図は従来の並列接続体をターンオンした場合の
過渡特性を示す電流特性図、第４図（濁は第２Ｍの従来
装置を改良した従来の並列接続体を示す具体的万構成図
、第４図（Ｉｔ）はそれをイ方向より見た場合の構造断
面図、第５図は第４図（４）の従来の並列接続体を電気
的な等価回路を示す回路図、第６図は本発明による一実
施例を示す並列接続体の具体的な構造図、第７図はその
ターンオン時の過渡特性を示す電流特性図。 特許出願人 第３図 第 ４ 図（８） 第５図
Claims (3)
- （１）導体Ａに任意数並列接続したパワートランジスタ
を塔載し、これらパワートランジスタの各エミッタ端子
を、導体Ｂを介して前記導体Ａに接続するようにしたパ
ワートランジスタの並列接続体。 - （２）導体Ａを冷却フィンとした、特許請求の範囲第１
項記載のパワートランジスタの並列接続体。 - （３） パワートランジスタを絶縁形の素子とした、
特許請求の範囲第１項記載のパワートランジスタの並列
接続体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118143A JPS599953A (ja) | 1982-07-07 | 1982-07-07 | パワ−トランジスタの並列接続体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118143A JPS599953A (ja) | 1982-07-07 | 1982-07-07 | パワ−トランジスタの並列接続体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599953A true JPS599953A (ja) | 1984-01-19 |
Family
ID=14729131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118143A Pending JPS599953A (ja) | 1982-07-07 | 1982-07-07 | パワ−トランジスタの並列接続体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599953A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387848U (ja) * | 1986-11-26 | 1988-06-08 | ||
| EP0463847A2 (en) * | 1990-06-26 | 1992-01-02 | Harris Semiconductor Patents, Inc. | Terminal arrangement for a die on a printed circuit board |
| WO2000075991A1 (en) * | 1999-06-03 | 2000-12-14 | Tokyo R & D Co., Ltd. | Power feed and heat dissipating device for power semiconductor devices |
| WO2002049104A3 (de) * | 2000-12-13 | 2003-09-04 | Daimler Chrysler Ag | Leistungsmodul mit verbessertem transienten wärmewiderstand |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233034A (en) * | 1975-09-10 | 1977-03-12 | Hitachi Ltd | Semi conductor rectifying unit |
| JPS52110574A (en) * | 1976-03-12 | 1977-09-16 | Toshiba Corp | Semiconductor for high frequency |
| JPS5541743A (en) * | 1978-09-19 | 1980-03-24 | Fuji Electric Co Ltd | Semiconductor conversion device |
| JPS5537524B2 (ja) * | 1972-12-02 | 1980-09-29 | ||
| JPS5541743B1 (ja) * | 1970-06-15 | 1980-10-25 |
-
1982
- 1982-07-07 JP JP57118143A patent/JPS599953A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541743B1 (ja) * | 1970-06-15 | 1980-10-25 | ||
| JPS5537524B2 (ja) * | 1972-12-02 | 1980-09-29 | ||
| JPS5233034A (en) * | 1975-09-10 | 1977-03-12 | Hitachi Ltd | Semi conductor rectifying unit |
| JPS52110574A (en) * | 1976-03-12 | 1977-09-16 | Toshiba Corp | Semiconductor for high frequency |
| JPS5541743A (en) * | 1978-09-19 | 1980-03-24 | Fuji Electric Co Ltd | Semiconductor conversion device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387848U (ja) * | 1986-11-26 | 1988-06-08 | ||
| EP0463847A2 (en) * | 1990-06-26 | 1992-01-02 | Harris Semiconductor Patents, Inc. | Terminal arrangement for a die on a printed circuit board |
| WO2000075991A1 (en) * | 1999-06-03 | 2000-12-14 | Tokyo R & D Co., Ltd. | Power feed and heat dissipating device for power semiconductor devices |
| WO2002049104A3 (de) * | 2000-12-13 | 2003-09-04 | Daimler Chrysler Ag | Leistungsmodul mit verbessertem transienten wärmewiderstand |
| US6812559B2 (en) | 2000-12-13 | 2004-11-02 | Daimlerchrysler Ag | Power module with improved transient thermal impedance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153708B2 (en) | Three-level power converter | |
| US9906154B2 (en) | Power conversion unit and power conversion device | |
| JP3652934B2 (ja) | 電力変換装置 | |
| JP4220731B2 (ja) | 電力用半導体装置 | |
| JP2004311685A (ja) | 電力用半導体装置 | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| KR940008343B1 (ko) | 대전력 반도체장치 | |
| US6795324B2 (en) | Power converter | |
| JPS599953A (ja) | パワ−トランジスタの並列接続体 | |
| JP4842018B2 (ja) | 電力変換装置 | |
| JP3156461B2 (ja) | スナバユニット | |
| EP0527033B1 (en) | Semiconductor module | |
| JPH10229681A (ja) | 電動車用スイッチング装置 | |
| JP2009277975A (ja) | 半導体装置 | |
| JP2020025058A (ja) | 半導体装置 | |
| JPH11275867A (ja) | インバータ装置の出力回路の配線方法 | |
| CN218997914U (zh) | 功率半导体模块中覆铜陶瓷基板的优化结构 | |
| JP7218564B2 (ja) | 半導体装置 | |
| JP3092450B2 (ja) | アクティブフィルタの主回路配線方法 | |
| WO2023181493A1 (ja) | 半導体装置、電力変換装置 | |
| JP6766761B2 (ja) | 半導体装置 | |
| JP3364270B2 (ja) | コンデンサユニット及び電力変換装置 | |
| JPH02130954A (ja) | 逆阻止形トランジスタモジュール | |
| CN116031234A (zh) | 一种绝缘基板及功率模块 | |
| JP4380070B2 (ja) | 半導体電力変換装置 |